CN1588509A - 应用于平面显示器的降低电磁干扰的方法与装置 - Google Patents
应用于平面显示器的降低电磁干扰的方法与装置 Download PDFInfo
- Publication number
- CN1588509A CN1588509A CN200410085716.2A CN200410085716A CN1588509A CN 1588509 A CN1588509 A CN 1588509A CN 200410085716 A CN200410085716 A CN 200410085716A CN 1588509 A CN1588509 A CN 1588509A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- positive
- negative
- differential
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明为一种在一时钟产生电路中，降低平面显示器的电磁干扰的方法，其包含有：提供一第一对时钟信号，其包含有一第一正时钟信号与一第一负时钟信号，该第一正时钟信号与该第一负时钟信号之间大体上具有180°的相位差；以及提供一第二对时钟信号，其包含有一第二正时钟信号与一第二负时钟信号，该第二正时钟信号与该第二负时钟信号之间大体上具有180°的相位差。其中该第一正时钟信号与该第二正时钟信号之间大体上具有180°的相位差，该第一负时钟信号与该第二负时钟信号之间大体上具有180°的相位差。
Description
技术领域
本发明涉及一种降低平面显示器的电磁干扰的方法与装置，特别涉及一种在时钟产生电路中，降低平面显示器的电磁干扰的方法与装置。
背景技术
在各种时钟产生电路(clck generating circuit)之中，通常会利用一差动信号(differential signal)来产生多个时钟信号。其中的一种应用如图1所示。图1是为已知技术，一T形架构(T-configuration)的RSDSTM(Reduced Swing Differential Signaling)数据总线(data bus)10的示意图。如RSDSTM规格(RSDSTM Specification Revision 0.95)中所介绍的，RSDSTM是一种信号传输标准，也是一种信号摆幅(signal swing)约为200mV的差动界面。其定义了一传送器所输出或接收器所收到的信号的特性，以及平面显示面板的时序控制器(flat panel timing controller)与列驱动器(Column Driver)之间的芯片对芯片接口(chip-to-chip interface)所使用的通信协议。
图1所示的RSDSTM数据总线电路10包含有一时序控制器12，用来控制多个驱动器电路14的时序运作。举例来说，图1中总共有八个驱动器电路14。时序控制器12可提供一起始脉冲(Start Pulse)SP给一第一驱动器电路14，每一个驱动器电路14则将起始脉冲SP传送给下一个驱动器电路14。当一驱动器电路14接收到起始脉冲SP时，其即可以模拟的形式来驱动数字的差动数据总线信号。
请参阅图2。图2为一时序图，显示时序控制器12如何产生起始脉冲SP。首先，时序控制器12会产生一对差动时钟信号CLKN与CLKP。在理想情况下，这两个时钟信号CLKN与CLKP应该要具有180°的相位差，并具有相同的转换率(slew rate)、或甚至两者具有相同的波形。将时钟信号CLKP减去时钟信号CLKN后会产生一差动信号DIFF，差动信号DIFF可用来作为传送数据所依据的时钟信号。除此之外，起始脉冲SP亦是依据差动信号DIFF所产生的。
请参阅图3。图3的时序图显示在时钟信号CLKP与时钟信号CLKN平衡(balanced)及不平衡(unbalanced)情况下所产生的共模电压(common modevoltage)的示意图。在图3上方的第一对差动时钟信号是平衡的，两个时钟信号具有相同的波形、相位差是180°。若以这两个时钟信号CLKN、CLKP瞬时的平均值来产生一共模电压VCM，则会产生如图3中所示的水平的共模电压VCM，亦即共模电压VCM的值会固定为0。
另一方面，在图3下方的第二对差动时钟信号则是不平衡的，不平衡的原因通常是由于时钟信号CLKN与CLKP具有不同的转换率所造成、或是因为在时钟信号CLKN、CLKP上升或下降的时间点具有偏移的情形。在两个信号相互不平衡的情形下，共模电压VCM的值就不会固定为0。而不幸的是，共模电压VCM是RSDSTM数据总线电路10中，电磁干扰(electromagneticinterference，EMI)的主要来源，电磁干扰的情形不仅会影响RSDSTM数据总线电路10中数据的完整性(integrity)、还会影响到其它外围电路。
发明内容
因此本发明的目的在于提供一种可在一时钟产生电路中，降低平面显示器的电磁干扰的方法与装置，以解决已知技术所面临的问题。
本发明为一种在一时钟产生电路中，降低平面显示器的电磁干扰的方法，其包含有：提供一第一对时钟信号，其包含有一第一正时钟信号与一第一负时钟信号，该第一正时钟信号与该第一负时钟信号之间大体上具有180°的相位差；以及提供一第二对时钟信号，其包含有一第二正时钟信号与一第二负时钟信号，该第二正时钟信号与该第二负时钟信号之间大体上具有180°的相位差。其中该第一正时钟信号与该第二正时钟信号之间大体上具有180°的相位差，该第一负时钟信号与该第二负时钟信号之间大体上具有180°的相位差。
由于本发明的第一正时钟信号与第二正时钟信号之间具有180°的相位差、且第一负时钟信号与第二负时钟信号之间具有180°的相位差，因此肇因于第一对时钟信号的电磁干扰效应会与肇因于第二对时钟信号的电磁干扰效应具有相同的大小及相反的正负号，因此，使用本发明的作法，可以大幅地降低整体的电磁干扰效应。
附图说明
图1是已知技术中一T形架构RSDSTM数据总线的示意图。
图2是图1的时序控制器据以产生起始脉冲SP的一时序图。
图3是差动时钟信号在平衡及不平衡情况下所产生的共模电压的示意图
图4是本发明的双总线架构(SXGA系统)RSDSTM数据总线电路的一实施例示意图。
图5是图4的时序控制器详细的示意图。
图6是图4的时序控制器据以产生左起始脉冲SPR与右起始脉冲SPL的时序图。
图7是不平衡的差动时钟信号所产生的共模电压的示意图。
图8是四种不同型态的辐射场强度的示意图。
图9是本发明相关的共模电压的一仿真图。
图10是已知技术与本发明的电磁干扰效应在频率领域上的仿真图。
附图符号说明
10、30 数据总线电路
12、40 时序控制器
14、32、34 驱动器电路
42、44 时钟产生器
46、48 减法电路
50、52 脉冲产生器
60、62、64、66 传送路径
具体实施方式
请参阅图4。图4是为双总线架构(dual bus configuration)(SXGA系统)RSDSTM数据总线电路的一实施例示意图。类似于图1中的RSDSTM数据总线电路10，图4中的RSDSTM数据总线电路30包含有一时序控制器(timingcontroller)40，用来控制多个驱动器电路(driver circuit)32、34的时序运作。本发明使用了两组不同的驱动器电路32、34。如图4所示，总共有八个驱动器电路，其中左侧包含有四个驱动器电路32(第一～第四驱动器电路)，右侧则包含有另外四个驱动器电路34(第五～第八驱动器电路)。
时序控制器40可提供第一驱动器电路32一左起始脉冲SPL，以及提供第五驱动器电路34一右起始脉冲SPR。因此，本发明的RSDSTM数据总线电路30总共使用了两个起始脉冲。时序控制器40所提供的左起始脉冲SPL会依序自第一驱动器电路32传送至第二、第三、以及第四驱动器电路32；同样地，时序控制器40所提供的右起始脉冲SPR会依序自第五驱动器电路34传送至第六、第七、以及第八驱动器电路34。当其中一驱动器电路32或34接收到一起始脉冲SPL或SPR时，该驱动器电路即可以模拟的形式来驱动数字的差动数据总线信号。
请参阅图5与图6。图5是时序控制器40详细的示意图。图6则是时序控制器40据以产生左起始脉冲SPR与右起始脉冲SPL的时序图。时序控制器40包含有一第一时钟产生器42，用来产生一第一对差动时钟信号RCLKN与RCLKP；第一对差动时钟信号RCLKN与RCLKP是经由一第一对传送路径(afirst pair of signal traces)60与62所传送出。时序控制器40另包含有一第二时钟产生器(clock generator)44，用来产生一第二对差动时钟信号LCLKN与LCLKP；第二对差动时钟信号LCLKN与LCLKP则经由一第二对传送路径(a second pair of signal traces)64与66传送出去。
时序控制器40还包含有一第一减法电路(subtracting circuit)46，用来将时钟信号RCLKP减去时钟信号RCLKN以产生一第一差动时钟信号RDIFF。同样地，一第二减法电路48是用来将时钟信号LCLKP减去时钟信号LCLKN，以产生一第二差动时钟信号LDIFF。一第一脉冲产生器50与一第二脉冲产生器52则分别用来依据第一差动时钟信号RDIFF与第二差动时钟信号LDIFF来产生右起始脉冲SPR与左起始脉冲SPL。
如图6所示，时钟信号RCLKN与时钟信号RCLKP之间具有180°的相位差；同样地，时钟信号LCLKN与时钟信号LCLKP之间亦具有180°的相位差。第一对差动时钟信号中的时钟信号RCLKN与第二对差动时钟信号中的时钟信号LCLKN之间具有180°的相位差，第一对差动时钟信号中的时钟信号RCLKP与第二对差动时钟信号中的时钟信号LCLKP之间亦具有180°的相位差。本发明即依据此一特性，来降低电磁干扰的效应，以下将作更详细的说明。
请参阅图7。图7是差动时钟信号不平衡时所产生的共模电压的示意图。由于时钟信号RCLKN与RCLKP两者具有不同的转换率(slew rate)和工作周期(duty cycle)，因此，时钟信号RCLKN与RCLKP的瞬时平均值(instantaneous average)，亦即右共模电压RVCM不会一直具有等于0的值。为此，本发明的时钟信号LCLKN与LCLKP还会产生一左共模电压LVCM。右共模电压RVCM与左共模电压LVCM两者具有大体上相同的大小以及相位，但相反的正负值。以图7为例，右共模电压RVCM具有非负的值、至于左共模电压LVCM则具有非正的值。由于这两个共模电压RVCM与LVCM具有相同的大小与相反的正负值，因此这两个共模电压所造成的电磁干扰效应大致上可相互抵销掉。
请参阅图8。图8是为四种不同型态的辐射场强度的示意图。这四种型态的辐射场都是电磁干扰的来源。A型态可称为共模辐射(common moderadiation)，会在一对信号传送至相同的方向时产生。B型态可称为差动辐射(differential mode radiation)，会在一对信号传送至相反的方向时产生。就A与B型态而言，用来传送一对信号的两条传输线之间的距离是为S。至于C与D型态则各使用了两对信号，每对传输线中的两条传输线之间的距离依旧是为S、两对传输线之间的距离S12则较大。在C型态中，两对信号皆传送至相同的方向，因此不仅每对信号中的两个信号会产生辐射效应、两对信号也会共同产生额外的辐射效应。至于在D型态中，第一对信号传送的方向是与第二对信号传送的方向相反。
由于本发明使用了两对差动时钟信号RCLKN和RCLKP以及LCLKN和LCLKP，因此C型态的辐射效应会是本发明中电磁干扰效应最主要的来源。如众所周知，C型态的辐射效应通常会都远大于D型态的辐射效应。然而，由于本发明可以让右共模电压RVCM与左共模电压LVCM具有大体上相同的大小、相反的正负值，因此本发明可大幅地降低C型态的辐射效应以及因而产生的电磁干扰效应。
请参阅图9。图9是为本发明相关的共模电压的一仿真图，此一仿真图是显示了电压值与时间的相互关系。在图9的上半部份是显示了时钟信号RCLKN、RCLKP以及右共模电压RVCM的波形；在图9的下半部份则显示了时钟信号LCLKN、LCLKP以及左共模电压LVCM的波形。由于左共模电压RVCM与右共模电压LVCM不是同时为0、就是会具有相同的大小以及相反的正负值，因此，左共模电压RVCM与右共模电压LVCM的效应会相互抵销掉，故而降低了整体的电磁干扰效应。
请参阅图10。图10则是已知技术与本发明的电磁干扰效应在频率领域上的仿真图。其中，圆形的点是已知技术使用单独一对差动时钟信号时的电磁干扰值；三角形的点则是本发明使用两对差动时钟信号时的电磁干扰值。此一模拟结果显示了电磁干扰值与频率之间的关系。很明显地，由于本发明中，两个共模电压的效应会相互抵销掉，因此本发明的电磁干扰值在各个频率上皆会远低于已知技术的电磁干扰值。
总结而言，本发明是使用两对差动时钟信号RCLKN和RCLKP以及LCLKN和LCLKP。藉由在RCLKN和LCLKN以及RCLKP和LCLKP之间造成180°的相位差，两对差动时钟信号所产生的两个共模电压会具有大体上相等的大小，以及相反的正负值，因此，两者所导致的电磁干扰也可以相互抵销掉。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (10)
1.一种降低电磁干扰的方法，至少包含：
提供一第一对时钟信号，其包含有一第一正时钟信号与一第一负时钟信号，该第一正时钟信号与该第一负时钟信号之间具有大体上180°的相位差；以及
提供一第二对时钟信号，其包含有一第二正时钟信号与一第二负时钟信号，该第二正时钟信号与该第二负时钟信号之间具有大体上180°的相位差；
其中，该第一正时钟信号与该第二正时钟信号之间具有大体上180°的相位差，该第一负时钟信号与该第二负时钟信号之间具有大体上180°的相位差。
2.如权利要求1所述的方法，其中，该第一正时钟信号与该第一负时钟信号具有不同的转换率，该第二正时钟信号与该第二负时钟信号具有不同的转换率，且一第一共模电压是大体上为一第二共模电压的反逆，以降低电磁干扰，该第一共模电压是由该第一对时钟信号不同的转换率所造成，且该第二共模电压是由该第二对时钟信号不同的转换率所造成。
3.如权利要求1所述的方法，更包含：
将该第一正时钟信号减去该第一负时钟信号以产生一第一差动时钟信号；以及
将该第二正时钟信号减去该第二负时钟信号以产生一第二差动时钟信号。
4.如权利要求3所述的方法，更包含：
依据该第一差动时钟信号来产生一第一起始脉冲；以及
依据该第二差动时钟信号来产生一第二起始脉冲。
5.如权利要求3所述的方法，更包含：
以该第一起始脉冲来驱动一第一驱动电路；以及
以该第二起始脉冲来驱动一第二驱动电路。
6.一种时序控制装置，包含：
一第一时钟产生器，用来产生一第一对时钟信号，该第一对时钟信号包含有一第一正时钟信号与一第一负时钟信号，该第一正时钟信号与该第一负时钟信号之间大体上具有180°的相位差；
一第二时钟产生器，用来产生一第二对时钟信号，该第二对时钟信号包含有一第二正时钟信号与一第二负时钟信号，该第二正时钟信号与该第二负时钟信号之间大体上具有180°的相位差；以及
多个传送路径，用来传送该第一对与第二对时钟信号；
其中，该第一正时钟信号与该第二正时钟信号之间大体上具有180°的相位差，该第一负时钟信号与该第二负时钟信号之间大体上具有180°的相位差。
7.如权利要求6所述的时序控制装置，其中，该第一正时钟信号与该第一负时钟信号具有不同的转换率，该第二正时钟信号与该第二负时钟信号具有不同的转换率，且一第一共模电压是大体上为一第二共模电压的反逆，以降低电磁干扰，该第一共模电压是由该第一对时钟信号不同的转换率所造成，且该第二共模电压是由该第二对时钟信号不同的转换率所造成。
8.如权利要求6所述的时序控制装置，更包含：
一第一减法电路，用来将该第一正时钟信号减去该第一负时钟信号，以产生一第一差动时钟信号；以及
一第二减法电路，用来将该第二正时钟信号减去该第二负时钟信号，以产生一第二差动时钟信号。
9.如权利要求8所述的时序控制装置，更包含：
一第一脉冲产生器，用来依据第一差动时钟信号来产生一第一起始脉冲；以及
一第二脉冲产生器，用来依据第二差动时钟信号来产生一第二起始脉冲。
10.如权利要求9所述的时序控制装置，更包含：
一第一驱动电路，由该第一起始脉冲所驱动；以及
一第二驱动电路，由该第二起始脉冲所驱动。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100857162A CN100388332C (zh) | 2004-10-15 | 2004-10-15 | 应用于平面显示器的降低电磁干扰的方法与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100857162A CN100388332C (zh) | 2004-10-15 | 2004-10-15 | 应用于平面显示器的降低电磁干扰的方法与装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1588509A true CN1588509A (zh) | 2005-03-02 |
| CN100388332C CN100388332C (zh) | 2008-05-14 |
Family
ID=34605166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100857162A Expired - Fee Related CN100388332C (zh) | 2004-10-15 | 2004-10-15 | 应用于平面显示器的降低电磁干扰的方法与装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100388332C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1983356B (zh) * | 2005-12-12 | 2010-09-01 | 三星电子株式会社 | 显示装置 |
| US8493310B2 (en) | 2007-02-26 | 2013-07-23 | Samsung Electronics Co., Ltd. | Liquid crystal display device having time controller and source driver that can reuse intellectual property blocks |
| CN103854626A (zh) * | 2014-03-31 | 2014-06-11 | 北京邮电大学 | 平板显示器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466457B1 (ko) * | 1995-11-08 | 2005-06-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법 |
| JP2002108522A (ja) * | 2000-09-26 | 2002-04-12 | Internatl Business Mach Corp <Ibm> | データ転送装置、表示装置、データ送出装置、データ受取装置、データの転送方法 |
| US7656682B1 (en) * | 2000-11-21 | 2010-02-02 | Intel Corporation | Electromagnetic noise reduction device |
| JP2003208131A (ja) * | 2002-01-15 | 2003-07-25 | Toshiba Corp | 平面表示装置 |
| CN1490759A (zh) * | 2002-10-17 | 2004-04-21 | 力捷电脑股份有限公司 | 以差动对模式传输模拟电子信号的扫描装置及其动作方法 |
-
2004
- 2004-10-15 CN CNB2004100857162A patent/CN100388332C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1983356B (zh) * | 2005-12-12 | 2010-09-01 | 三星电子株式会社 | 显示装置 |
| US7924256B2 (en) | 2005-12-12 | 2011-04-12 | Samsung Electronics Co., Ltd. | Display device |
| US8493310B2 (en) | 2007-02-26 | 2013-07-23 | Samsung Electronics Co., Ltd. | Liquid crystal display device having time controller and source driver that can reuse intellectual property blocks |
| CN101256753B (zh) * | 2007-02-26 | 2014-05-07 | 三星电子株式会社 | 具有时间控制器和源驱动器的液晶显示装置 |
| CN103854626A (zh) * | 2014-03-31 | 2014-06-11 | 北京邮电大学 | 平板显示器 |
| CN103854626B (zh) * | 2014-03-31 | 2015-12-30 | 北京邮电大学 | 平板显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100388332C (zh) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9934715B2 (en) | Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling | |
| CN1246817C (zh) | 平板显示器及其驱动方法 | |
| KR101127844B1 (ko) | 화상 표시장치의 구동장치 및 구동방법 | |
| CN100343797C (zh) | 显示控制装置及方法 | |
| JP4427038B2 (ja) | 液晶表示装置の駆動回路及びその駆動方法 | |
| KR20130122116A (ko) | 액정표시장치 및 그 구동 방법 | |
| US20130027379A1 (en) | Display device and a driving method thereof | |
| CN1794331A (zh) | 扫描驱动器和有机发光显示器及其驱动方法 | |
| CN100507648C (zh) | 数据传输装置和用其驱动图像显示器的装置 | |
| CN100351889C (zh) | 具有多个级联驱动器集成电路的显示设备驱动电路 | |
| KR100521576B1 (ko) | 액정 디스플레이 장치와 그 신호 전송 방법 | |
| KR20100032724A (ko) | 표시 장치 및 이의 구동방법 | |
| TWI701648B (zh) | Led顯示驅動電路、led驅動電流調製方法、及led顯示器 | |
| CN106601173A (zh) | 时序控制器、像素驱动方法及触控显示装置 | |
| JPH02245793A (ja) | マトリックス表示装置 | |
| JP2002311880A (ja) | 画像表示装置 | |
| CN1588509A (zh) | 应用于平面显示器的降低电磁干扰的方法与装置 | |
| CN1725277A (zh) | 显示面板 | |
| CN1236417C (zh) | 图像显示装置 | |
| US7057437B2 (en) | Method for reducing electromagnetic interference in a clock generating circuit | |
| US10013936B2 (en) | Gamma voltage generation circuit of source driver | |
| CN103680431B (zh) | 源极驱动器及更新伽玛曲线的方法 | |
| CN101009076B (zh) | 液晶显示器及液晶显示器驱动方法 | |
| KR20060098635A (ko) | 플라즈마 디스플레이 패널의 데이터 전송 장치 | |
| CN1619628A (zh) | 液晶显示器的驱动装置和驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080514 Termination date: 20211015 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |