CN1584790A

CN1584790A - 可插拔光模块内部存储器数据的读取装置及方法

Info

Publication number: CN1584790A
Application number: CNA2004100251129A
Authority: CN
Inventors: 杨凡; 杜旭峰
Original assignee: UTStarcom Telecom Co Ltd
Current assignee: UTStarcom Telecom Co Ltd
Priority date: 2004-06-11
Filing date: 2004-06-11
Publication date: 2005-02-23
Anticipated expiration: 2024-06-11
Also published as: CN1277170C

Abstract

一种可插拔光模块内部存储器数据的读取装置，包括CPU、可插拔光模块和可编程逻辑器件，可编程逻辑器件内部设有：与可插拔光模块的I2C通信串行时钟管脚相连的第一寄存器；与可插拔光模块的I2C通信串行数据管脚相连的第二寄存器、第三寄存器和第四寄存器，其中第二寄存器和第三寄存器先与一个三态门输入端连接，该三态门的输出端再接入可插拔光模块的I2C通信串行数据管脚；与可插拔光模块的在位指示管脚相连的第五寄存器；所述的所有寄存器与CPU之间设有读写接口。本发明节约了逻辑资源，可满足大量I2C接口应用场合。

Description

可插拔光模块内部存储器数据的读取装置及方法

技术领域

本发明涉及通信领域，特别是有关于一种可插拔光模块内部存储器数据的读取装置及方法。

背景技术

可插拔光模块是遵循MSA(MultiSource Agreement，多方协议)的光模块，它可以在主系统不断电的情况下向主机中插入或者拔出，MSA除了规定可插拔光模块的封装尺寸、管脚定义等参数之外，还定义了光收发器的串行ID访问接口。

可插拔串行ID通过访问模块内部的E2PROM(ElectricallyErasable Programmable Read Only Memory，电可擦除只读存储器)，可以得到可插拔光模块性能、接口标准、制造商、生产日期和其它信息。带数字诊断的可插拔光模块还可以提供模块工作温度、发送光功率、接收光功率、电源电压、偏置电流等大量维护信息。可插拔光模块串行接口采用的2线串行CMOS E2PROM协议，与ATMEL公司的AT24C01A/02/04芯片相一致。

可插拔光收发模块主要有两种封装形式，包括千兆接口转换模块(GBIC，Gigabit Interface Converter)和小封装可插拔模块(SFP，Small Form-Factor Pluggable)。相对于传统的固定式的光收发模块，可插拔式的光收发模块具有可以热插拔的优点，从而使网络设备的用户降低了成本并且获得了更大的灵活性，可以在同一板卡上支持多模和单模(短距、中距、长距)光纤接口；允许客户按需配置光模块数量，降低用户初次投入；系统维护更加方便，更换单个光模块时不会影响其它已运行业务。鉴于可插拔式光模块以上优点，其在传输、数据通信、接入网等通信设备上，得到了越来越广泛的运用。

传统的光模块，自身都无法提供厂家的制造信息，给维护工作带来极大的不便。采用可插拔模块后，如果不能解决I2C接口问题，那就没有完全发挥可插拔光模块的优势。I2C(Inter-IntegratedCircuit，内部集成电路总线)总线是PHILIPS公司推出的芯片间串行传输总线。它以1根串行数据线和1根串行时钟线实现了全双工的同步数据传输。PHILIPS公司在推出I2C总线的同时，也为I2C总线制订了严格的规范，如：接口的电气特性、信号时序、信号传输的定义等。但是，由于光收发模块中的E2PROM的I2C地址是不能由外部设定的，已经在光收发模块内部被置成“000”。标准的I2C串行总线是靠设备的地址来区分不同的设备的。I2C总线上的每个设备对应一个唯一的地址，这样当所有的光收发模块的地址都是“000”时，如果按照标准的I2C总线的结构连接所有的光收发模块，将无法区分每一个设备。

目前业界提出的方案主要有以下几种：

1.用可编程逻辑器件硬件实现

因为I2C串行协议有明确的规范，可以用可编程逻辑实现整个I2C的协议，需要花费大量的逻辑资源，而且所需要的逻辑资源与光口数目成线性增加。如果一个板卡的可插拔光模块较多，则需要花费极大的逻辑资源。

2.CPU专用I2C接口

一些专用的嵌入式CPU(比如Motorola公司的MPC850)也能够提供I2C接口，但是一般一个CPU只能提供1至2个I2C接口，无法满足大量I2C接口应用场合。

3.采用CPU的普通可编程IO，用软件虚拟实现I2C。但是CPU的可编程IO数量有限，无法满足大量I2C接口应用场合。鉴于以上解决方案在大量I2C接口应用场合应用的困难以及其他一些缺陷，中国专利第03148083号提出了一个新的思路：首先I2C控制器的时钟信号通过逻辑器件与若干可插拔光收发模块的I2C接口连接；当CPU需要读取某一个光收发模块内部的E2PROM时，CPU首先向逻辑器件内部的寄存器写入需要读取的端口编号，然后通过I2C控制器发出操作指令，逻辑器件将I2C控制器发出的时钟信号发给相应的光收发模块，读取可插拔光收发模块内部的E2PROM的信息。但是这样的设计未能充分利用逻辑器件内部的寄存器的功能致使其结构较复杂，进而增加了其成本。

发明内容

本发明的目的在于提供一种可插拔光模块内部存储器数据的读取装置，以克服上述现有技术的不足，能够最大限度地节约了逻辑资源，满足大量I2C接口应用场合。

为实现上述目的，本发明提供一种可插拔光模块内部存储器数据的读取装置，包括CPU、可插拔光模块和可编程逻辑器件，可编程逻辑器件内部设有：与可插拔光模块的I2C通信串行时钟管脚相连的第一寄存器；与可插拔光模块的I2C通信串行数据管脚相连的第二寄存器、第三寄存器和第四寄存器，其中第二寄存器和第三寄存器先与一个三态门输入端连接，该三态门的输出端再接入可插拔光模块的I2C通信串行数据管脚；与可插拔光模块的在位指示管脚相连的第五寄存器；所述的所有寄存器与CPU之间设有读写接口。

其中，所述的每个可插拔光模块占用5个寄存器的各1个比特位。所述的CPU中设有程序控制虚拟I2C通信协议来读取可插拔光模块内部E2PROM中的数据。所述的可编程逻辑器件与CPU之间设有地址、数据和控制总线。所述的可插拔光模块是SFP或GBIC；所述的可编程逻辑器件是FPGA(Field programmable Gates Array，现场可编程门阵列)或CPLD(Complex programmable LogicDevice，复杂可编程逻辑器件)。一些情况下，所述的管脚和寄存器之间的每根连接线都设有由电源和电阻构成的供电装置，电源电压为3.3伏，电阻是4700欧姆。

本发明的另一目的在于提供一种与本发明的读取装置相对应的可插拔光模块内部存储器数据的读取方法。

为实现上述目的，本发明提供一种可插拔光模块内部E2PROM数据的读取方法，包括以下步骤：a.可插拔光模块将其在位指示管脚电平发送到第五寄存器内，CPU读取第五寄存器内的数据以判断可插拔光模块是否在位；b.CPU对第一寄存器进行持续写“1”写“0”的操作，第一寄存器将这些数据送往可插拔光模块的I2C通信串行时钟管脚虚拟出串行时钟信号的高低电平；c.CPU把第二寄存器内的状态设置为“非使能”时，则第三寄存器内的数据不输出到可插拔光模块的I2C通信串行数据管脚，CPU先把数据写入到第三寄存器中，然后再把第二寄存器寄存器设置为“使能”，可插拔光模块的I2C通信串行数据管脚就接收到第三寄存器中的数据；当可插拔光模块向可编程逻辑器件发送数据时，CPU直接从第四寄存器中读取该数据。

其中，所述的在位指示管脚到第五寄存器数据传送是单向的，即由在位指示管脚至第五寄存器方向传送；所述的I2C通信串行时钟管脚到第一寄存器数据传送是单向的，即由第一寄存器至I2C通信串行时钟管脚方向传送；所述的I2C通信串行数据管脚到第三寄存器数据传送是单向的，即由第三寄存器至I2C通信串行数据管脚方向传送；所述的I2C通信串行数据管脚到第四寄存器数据传送是单向的，即由I2C通信串行数据管脚至第四寄存器方向传送。所述的在位指示管脚为低电平时可插拔光模块在位，可与之进行I2C通信。

本发明通过虚拟I2C协议对现有的可插拔光模块内部E2PROM数据的读取装置及方法进行改进，采用寄存器与可插拔光模块的I2C端口连接，通过CPU发送虚拟的I2C协议来读取可插拔光模块内部E2PROM中的数据，节约了大量的可编程逻辑资源；本发明采用可编程逻辑器件，能满足大量I2C接口应用的场合。

以下结合附图与实施例对本发明作进一步的说明。

附图说明

图1为本发明的接口原理示意图。

图2为可编程逻辑器件与可插拔光模块I2C通信逻辑示意图。

图3为I2C起始和停止条件示意图。

具体实施方式

有关本发明的详细说明及技术内容，现就结合附图说明如下：首先参阅图1，图1为本发明的接口原理示意图。本发明的硬件结构主要由CPU、可编程逻辑器件(即图1中的CPLD/FPGA，)和可插拔光模块构成。当然这里的可编程逻辑器件也可以是其他类型的可编程逻辑器件而不仅限于CPLD/FPGA，这里的可插拔光模块可以是GBIC、SFP或其他类型的可插拔光模块。其中一片可编程逻辑器件可连接多块可插拔光模块。CPU和可编程逻辑器件之间有CPU读写接口相连，这样CPU就可以读写可编程逻辑器件内的寄存器中的数据。可编程逻辑器件与和它连接的若干个可插拔光模块之间分别通过三条线连接，即如图1中所示的SDA(Serial Data Line，I2C通信串行数据线)、SCL(Serial Clock Line，I2C通信串行时钟线)、M-ON(Module Present Indication，可插拔光模块在位指示)。这三条线分别对应可插拔光模块的MOD-DEF2、MOD-DEF1、MOD-DEF0管脚。其中，MOD-DEF0是可插拔光模块在位指示(Module-ON)管脚。该信号在可插拔光模块内部是接地的，需要在外围电路中上拉。当可插拔光模块不在位时，CPLD/FPGA检测到高电平；当可插拔光模块在位时，CPLD/FPGA检测到低电平。与可插拔光模块进行I2C通信的前提是检测到该信号为低电平。MOD-DEF1是可插拔光模块I2C通信串行时钟线(SCL)管脚。该信号需要在外围电路中上拉，因为I2C通信协议规定，I2C总线空闲时，SCL应保持高电平。该信号是单向信号，由CPLD/FPGA送往可插拔光模块。MOD-DEF2是可插拔光模块I2C通信串行数据线(SDA)管脚。该信号需要在外围电路中上拉，因为I2C通信协议规定，I2C总线空闲时，SDA应保持高电平。该信号是双向信号，可以由CPLD/FPGA送往可插拔光模块，也可以由可插拔光模块送往CPLD/FPGA。

上述实施例采用CPLD/FPGA的可编程IO与可插拔光模块的I2C接口连接；由于单板上的CPLD/FPGA可编程IO非常丰富，完全可以满足大量I2C接口应用场合。

另外，由于需要采用软件虚拟I2C通信协议，所以CPLD/FPGA与CPU之间，还需保留地址、数据、控制总线。一些实施例中还需要在可插拔光模块和可编程逻辑器件之间的每根连接线上都设有由电源和电阻构成的供电装置。其中电源电压为3.3伏，电阻是4700欧姆。

请参阅图2，图2为可编程逻辑器件与可插拔光模块I2C通信逻辑示意图。图2显示了可编程逻辑器件内部的结构，即图中的CPLD/FPGA部分。在这个实施例中，可编程逻辑器件内部设有五个寄存器和一个三态门，这五个寄存器在图中分别命名为寄存器A、寄存器B、寄存器C、寄存器D、寄存器E。

设置可编程逻辑器件内置寄存器作为I2C通信寄存器，CPU通过总线读写这些寄存器来控制I2C通信的状态，以达到虚拟I2C通信的目的。用CPLD/FPGA完成虚拟I2C通信，需要在CPLD/FPGA内部设置5个寄存器。每个可插拔光模块占用5个寄存器的各1个bit位。所以，对于16位数据宽度的CPU总线，可以完成16个可插拔光模块的I2C接入，而实现整个方案所需要的逻辑资源非常少。

在图2中，寄存器A为SCL寄存器，与可插拔光模块的I2C通信串行时钟管脚MOD-DEF1相连。当软件对它进行写“1”，写“0”的操作，可插拔光模块的MOD-DEF1信号就接收到“高电平”，“低电平”。持续这样的操作，就可以虚拟出串行时钟信号。寄存器B、C、D分别为SDA_Enable寄存器、SDA_Out寄存器、SDA_In寄存器，与可插拔光模块的I2C通信串行数据管脚MOD-DEF2相连。由于SDA信号是双向信号，需要在CPLD/FPGA内部分解为SDA_In和SDA_Out两个信号。在正常情况下，SDA_Enalbe信号设置为“非使能”，SDA_Out输出高阻。当SDA_Enable信号设置为“使能”时，SDA_Out信号输出有效。当CPLD/FPGA需要向可插拔光模块发送数据，CPU先把数据写入到SDA_Out寄存器中，然后再把SDA_Enable寄存器设置为“使能”。这样，可插拔光模块的MOD-DEF2管脚就接收到正确的数据。在本实施例中，这样的功能是通过把寄存器B和寄存器C先与一个三态门输入端连接，该三态门的输出端再接入可插拔光模块的I2C通信串行数据管脚MOD-DEF2而实现的。当可插拔光模块向CPLD/FPGA发送数据时，CPU直接读取SDA_In寄存器，就能得到正确的数据。寄存器E为MOD-ON寄存器，与可插拔光模块的在位指示管脚MOD-DEF0相连。可插拔光模块的MOD-DEF0直接送往该寄存器，作为可插拔光模块是否在位的标识。

请参阅图3，图3为I2C起始和停止条件示意图。本发明可以通过CPU中设有程序控制虚拟I2C通信协议来读取可插拔光模块内部E2PROM中的数据。根据上面的介绍可知CPU可以在寄存器中写入或读取数据，如果能够按照I2C通信协议的流程使CPU按照一定的时序读写连接可插拔光模块特定的I2C通信管脚的寄存器就可以虚拟I2C通信协议来读取可插拔光模块内部E2PROM中的数据。如图3中的I2C起始和停止条件，I2C通信协议规定在I2C总线中：在SCL线是高电平时，SDA线从高电平向低电平切换，表示起始条件。在SCL线是高电平时，SDA线从低电平向高电平切换，表示停止条件。因此只需在CPU中设有的软件程序中编写入：数据线写高；时钟线写高；数据线写低；时钟线写高，这样顺序的语句便可完成一个表示I2C的起始条件的函数。同理，软件程序中编写入：数据线写低；时钟线写高；数据线写高；时钟线写高，这样顺序的语句则可完成一个表示I2C的停止条件的函数。对可插拔光模块的其他的读写操作原理类似，也可以用相应的接口函数实现。这样就可以通过软件完成对读取可插拔光模块内部E2PROM中的数据过程的I2C通信协议的虚拟。

以上所介绍的，仅仅是本发明的较佳实施例而已，不能以此来限定本发明实施的范围，即本技术领域内的一般技术人员根据本发明所作的均等的变化，例如将以上实施例中的各个器件进行功能替换或对各个步骤进行组合。以及本领域内技术人员熟知的改进，都应仍属于本发明专利涵盖的范围。

Claims

1、一种可插拔光模块内部存储器数据的读取装置，包括CPU、可插拔光模块和可编程逻辑器件，其特征在于可编程逻辑器件内部设有：与可插拔光模块的内部集成电路总线通信串行时钟管脚相连的第一寄存器；与可插拔光模块的内部集成电路总线通信串行数据管脚相连的第二寄存器、第三寄存器和第四寄存器，其中第二寄存器和第三寄存器先与一个三态门输入端连接，该三态门的输出端再接入可插拔光模块的内部集成电路总线通信串行数据管脚；与可插拔光模块的在位指示管脚相连的第五寄存器；所述的所有寄存器与CPU之间设有读写接口。

2、如权利要求1所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的每个可插拔光模块占用5个寄存器的各1个比特位。

3、如权利要求1所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的CPU中设有程序控制虚拟内部集成电路总线通信协议来读取可插拔光模块内部存储器中的数据。

4、如权利要求3所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的可编程逻辑器件与CPU之间设有地址、数据和控制总线。

5、如权利要求1所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的可插拔光模块是SFP。

6、如权利要求1所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的可插拔光模块是GBIC。

7、如权利要求1所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的可编程逻辑器件是FPGA。

8、如权利要求1所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的可编程逻辑器件是CPLD。

9、如权利要求1所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的管脚和寄存器之间的每根连接线都设有由电源和电阻构成的供电装置。

10、如权利要求9所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的电源电压为3.3伏。

11、如权利要求9所述的可插拔光模块内部存储器数据的读取装置，其特征在于所述的电阻是4700欧姆。

12、一种可插拔光模块内部存储器数据的读取方法，其特征在于包括以下步骤：

a.可插拔光模块将其在位指示管脚电平发送到第五寄存器内，CPU读取第五寄存器内的数据以判断可插拔光模块是否在位；

b.CPU对第一寄存器进行持续写“1”写“0”的操作，第一寄存器将这些数据送往可插拔光模块的内部集成电路总线通信串行时钟管脚虚拟出串行时钟信号的高低电平；

c.CPU把第二寄存器内的状态设置为“非使能”时，则第三寄存器内的数据不输出到可插拔光模块的内部集成电路总线通信串行数据管脚，CPU先把数据写入到第三寄存器中，然后再把第二寄存器寄存器设置为“使能”，可插拔光模块的内部集成电路总线通信串行数据管脚就接收到第三寄存器中的数据；当可插拔光模块向可编程逻辑器件发送数据时，CPU直接从第四寄存器中读取该数据。

13、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的在位指示管脚到第五寄存器数据传送是单向的，即由在位指示管脚至第五寄存器方向传送。

14、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的内部集成电路总线通信串行时钟管脚到第一寄存器数据传送是单向的，即由第一寄存器至内部集成电路总线通信串行时钟管脚方向传送。

15、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的内部集成电路总线通信串行数据管脚到第三寄存器数据传送是单向的，即由第三寄存器至内部集成电路总线通信串行数据管脚方向传送。

16、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的内部集成电路总线通信串行数据管脚到第四寄存器数据传送是单向的，即由内部集成电路总线通信串行数据管脚至第四寄存器方向传送。

17、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的在位指示管脚为低电平时可插拔光模块在位，可与之进行内部集成电路总线通信。

18、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的每个可插拔光模块占用5个寄存器的各1个比特位。

19、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的CPU中设有程序控制虚拟内部集成电路总线通信协议来读取可插拔光模块内部存储器中的数据。

20、如权利要求19所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的可编程逻辑器件与CPU之间设有地址、数据和控制总线。

21、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的可插拔光模块是SFP。

22、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的可插拔光模块是GBIC。

23、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的可编程逻辑器件是FPGA。

24、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的可编程逻辑器件是CPLD。

25、如权利要求12所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的管脚和寄存器之间的每根连接线都设有由电源和电阻构成的供电装置。

26、如权利要求25所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的电源电压为3.3伏。

27、如权利要求25所述的可插拔光模块内部存储器数据的读取方法，其特征在于所述的电阻是4700欧姆。