CN104820655B - 一种基于fpga的cpu热插拔实现方法及系统 - Google Patents

一种基于fpga的cpu热插拔实现方法及系统 Download PDF

Info

Publication number
CN104820655B
CN104820655B CN201510247519.4A CN201510247519A CN104820655B CN 104820655 B CN104820655 B CN 104820655B CN 201510247519 A CN201510247519 A CN 201510247519A CN 104820655 B CN104820655 B CN 104820655B
Authority
CN
China
Prior art keywords
fpga
hot plug
cpu
signal
bios
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510247519.4A
Other languages
English (en)
Other versions
CN104820655A (zh
Inventor
黄小东
薛广营
王岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201510247519.4A priority Critical patent/CN104820655B/zh
Publication of CN104820655A publication Critical patent/CN104820655A/zh
Application granted granted Critical
Publication of CN104820655B publication Critical patent/CN104820655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开一种基于FPGA的CPU热插拔实现方法及系统，属于计算机应用领域，本发明中FPGA设置I2C通信模块，CPU热插拔控制模块，时序控制模块，利用CPU热插拔控制模块接收及发送FPGA外部信号，同时发送FPGA接收到的上位机命令的指示信号；FPGA将CPU热插拔控制模块接收到的信号通过I2C通信模块发送到BIOS，然后BIOS通过I2C通信模块发送相应的控制命令到FPGA；时序控制模块解析BIOS发送的命令，并控制CPU在热插入时的上电时序和热拔除的掉电时序，以便CPU完成热插拔；本设计充分利用FPGA的内部资源，增加了设计和维护的灵活性，并降低了设计成本。

Description

一种基于FPGA的CPU热插拔实现方法及系统
技术领域
本发明公开一种基于FPGA的CPU热插拔实现方法及系统，属于计算机应用领域，具体地说是服务器系统中基于FPGA的CPU热插拔的实现方法及系统。
背景技术
在服务器技术的发展中，热插拔一直是一个重要的功能，在系统维护时具有重要的作用。CPU热插拔是对CPU进行维护的一种重要方式，可以在不影响系统功能的情况完成CPU的维护。而这种高级特性需要内核在必要时能移除正在使用的CPU，比如，为了RAS的需要，必须将一个执行恶意代码的CPU保持在系统执行路径之外等。一般在实现热插拔时都是利用分立元件或电路模块来实现的，增加了设计复杂度和成本，并且不利于系统维护。本发明提出了一种基于FPGA的CPU热插拔方法，将外围分立元件或电路模块的功能利用FPGA来实现，通过与BIOS进行通信完成CPU热插拔的功能。本设计充分利用FPGA的内部资源，增加了设计和维护的灵活性，并降低了设计成本。
发明内容
本发明针对实现热插拔时都是利用分立元件或电路模块来实现的，增加了设计复杂度和成本，并且不利于系统维护的问题，一种基于FPGA的CPU热插拔方法，利用FPGA，通过与BIOS进行通信完成CPU热插拔的功能，本设计充分利用FPGA的内部资源，增加了设计和维护的灵活性，并降低了设计成本。
本发明提出的具体方案是：
一种基于FPGA的CPU热插拔实现方法：
在服务器系统内包括FPGA，BIOS；FPGA上设置I2C通信模块，CPU热插拔控制模块，时序控制模块；利用CPU热插拔控制模块接收及发送FPGA外部信号，同时发送FPGA接收到的上位机命令的指示信号；
FPGA将CPU热插拔控制模块接收到的信号通过I2C通信模块发送到BIOS，然后BIOS通过I2C通信模块发送相应的控制命令到FPGA；
时序控制模块解析BIOS发送的命令，并控制CPU在热插入时的上电时序和热拔除的掉电时序，完成CPU的热插拔。
FPGA将CPU热插拔控制模块接收到的信号通过I2C通信模块的I2C通信接口发送到BIOS，然后BIOS通过I2C通信接口发送相应的控制命令到FPGA。
利用CPU热插拔控制模块的CPU热插拔控制接口接收及发送FPGA外部信号，同时发送FPGA接收到的上位机命令的指示信号。
利用CPU热插拔控制模块接收及发送FPGA的外部信号包括请求信号、故障信号、在位信号。
一种基于FPGA的CPU热插拔实现系统，在服务器系统内，包括FPGA，BIOS，VR；FPGA上设置I2C通信模块，CPU热插拔控制模块，时序控制模块；
CPU热插拔控制模块接收及发送FPGA外部信号，同时发送FPGA接收到的上位机命令的指示信号；
I2C通信模块负责FPGA与BIOS的通信，FPGA将CPU热插拔控制模块接收到的信号通过I2C通信模块发送到BIOS，然后BIOS通过I2C通信模块发送相应的控制命令到FPGA；
时序控制模块解析BIOS发送的命令，并控制CPU在热插入时的上电时序和热拔除的掉电时序。
所述的I2C通信模块设置I2C通信接口，负责FPGA与BIOS的通信信号的接收和发送。
所述的CPU热插拔控制模块包括CPU热插拔控制接口，负责接收FPGA外部信号，同时发送FPGA接收到的上位机命令的指示信号。
本发明的有益之处是：本发明中FPGA设置I2C通信模块，CPU热插拔控制模块，时序控制模块，利用CPU热插拔控制模块接收及发送FPGA外部信号，同时发送FPGA接收到的上位机命令的指示信号；FPGA将CPU热插拔控制模块接收到的信号通过I2C通信模块发送到BIOS，然后BIOS通过I2C通信模块发送相应的控制命令到FPGA；时序控制模块解析BIOS发送的命令，并控制CPU在热插入时的上电时序和热拔除的掉电时序，以便CPU完成热插拔；利用了FPGA来实现外围分立元件或电路模块的功能，通过与BIOS进行通信完成CPU热插拔的功能。本设计充分利用FPGA的内部资源，增加了设计和维护的灵活性，并降低了设计成本。
附图说明
图1本发明系统结构示意图。
具体实施方式
结合附图对本发明做进一步说明。
设置一种基于FPGA的CPU热插拔实现系统，在服务器系统内，包括FPGA，BIOS；FPGA上设置I2C通信模块，CPU热插拔控制模块，时序控制模块；
CPU热插拔控制模块接收及发送FPGA外部信号，同时发送FPGA接收到的上位机命令的指示信号；其中CPU热插拔控制模块设置CPU热插拔控制接口，负责接收FPGA外部信号，同时发送FPGA接收到的上位机命令的指示信号；
I2C通信模块负责FPGA与BIOS的通信，FPGA将CPU热插拔控制模块接收到的信号通过I2C通信模块发送到BIOS，然后BIOS通过I2C通信模块发送相应的控制命令到FPGA；其中I2C通信模块设置I2C通信接口，负责FPGA与BIOS的通信信号的接收和发送。
时序控制模块解析BIOS发送的命令，并控制CPU在热插入时的上电时序和热拔除的掉电时序。时序控制模块可控制利用VR，即可变电阻器来进一步控制CPU在热插入时的上电时序和热拔除的掉电时序。
利用以上系统一种基于FPGA的CPU热插拔实现方法，其特征是：
利用CPU热插拔控制模块的CPU热插拔控制接口接收及发送FPGA外部信号，包括请求信号、故障信号、在位信号；同时发送FPGA接收到的上位机命令的指示信号；
FPGA将CPU热插拔控制模块接收到的信号通过I2C通信模块的I2C通信接口发送到BIOS，然后BIOS通过I2C通信模块发送相应的控制命令到FPGA；
时序控制模块解析BIOS发送的命令，并控制CPU在热插入时的上电时序和热拔除的掉电时序， 完成CPU的热插拔。
除本发明所公开的技术外，涉及到的其他技术都为所属领域的技术人员所能获知的现有技术。

Claims (4)

1.一种基于FPGA的CPU热插拔实现方法，其特征是：
在服务器系统内包括FPGA，BIOS；FPGA上设置I2C通信模块，CPU热插拔控制模块，时序控制模块；利用CPU热插拔控制模块的CPU热插拔控制接口接收及发送FPGA外部信号，以及根据FPGA接收到的上位机命令发送指示信号；其中FPGA外部信号包括请求信号或故障信号或在位信号；
FPGA将CPU热插拔控制模块接收到的信号通过I2C通信模块的I2C通信接口发送到BIOS，然后BIOS通过I2C通信接口发送相应的控制命令到FPGA；时序控制模块解析BIOS发送的命令，并控制CPU在热插入时的上电时序和热拔除的掉电时序，以便CPU完成热插拔。
2.一种基于FPGA的CPU热插拔实现系统，在服务器系统内，其特征是包括FPGA，BIOS，VR；FPGA上设置I2C通信模块，CPU热插拔控制模块，时序控制模块；
CPU热插拔控制模块接收及发送FPGA外部信号，以及根据FPGA接收到的上位机命令发送指示信号；其中FPGA外部信号包括请求信号或故障信号或在位信号；
I2C通信模块负责FPGA与BIOS的通信，FPGA将CPU热插拔控制模块接收到的信号通过I2C通信模块发送到BIOS，然后BIOS通过I2C通信模块发送相应的控制命令到FPGA；
时序控制模块解析BIOS发送的命令，并控制CPU在热插入时的上电时序和热拔除的掉电时序。
3.根据权利要求2所述的一种基于FPGA的CPU热插拔实现系统，其特征是所述的I2C通信模块设置I2C通信接口，负责FPGA与BIOS的通信信号的接收和发送。
4.根据权利要求2或3所述的一种基于FPGA的CPU热插拔实现系统，其特征是所述的CPU热插拔控制模块包括CPU热插拔控制接口，负责接收FPGA外部信号，同时发送FPGA接收到的上位机命令的指示信号。
CN201510247519.4A 2015-05-15 2015-05-15 一种基于fpga的cpu热插拔实现方法及系统 Active CN104820655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510247519.4A CN104820655B (zh) 2015-05-15 2015-05-15 一种基于fpga的cpu热插拔实现方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510247519.4A CN104820655B (zh) 2015-05-15 2015-05-15 一种基于fpga的cpu热插拔实现方法及系统

Publications (2)

Publication Number Publication Date
CN104820655A CN104820655A (zh) 2015-08-05
CN104820655B true CN104820655B (zh) 2018-11-27

Family

ID=53730955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510247519.4A Active CN104820655B (zh) 2015-05-15 2015-05-15 一种基于fpga的cpu热插拔实现方法及系统

Country Status (1)

Country Link
CN (1) CN104820655B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553888A (zh) * 2015-12-18 2016-05-04 山东海量信息技术研究院 可灵活扩展端口数量的PCI Express交换机硬件设计方案
CN105553886A (zh) * 2015-12-25 2016-05-04 山东海量信息技术研究院 一种可灵活扩展端口数量的pcie交换机
CN107273260B (zh) * 2017-06-15 2022-03-25 联想(北京)有限公司 一种处理方法及电子设备
CN108182163B (zh) * 2018-01-02 2021-03-02 苏州浪潮智能科技有限公司 一种计算板级热插拔控制装置及控制方法
CN111913903A (zh) * 2019-05-10 2020-11-10 烽火通信科技股份有限公司 一种支持NVMe磁盘热插拔的控制系统及方法
CN115454705A (zh) * 2022-07-01 2022-12-09 深圳星云智联科技有限公司 故障处理方法、相关装置、计算机设备、介质和程序

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525338A (zh) * 2003-02-26 2004-09-01 华为技术有限公司 一种cpu访问小封装带电插拔光模块的方法
CN1584790A (zh) * 2004-06-11 2005-02-23 Ut斯达康通讯有限公司 可插拔光模块内部存储器数据的读取装置及方法
TW200825720A (en) * 2006-12-07 2008-06-16 Inventec Corp Method for testing the dead man timer
CN102130669A (zh) * 2011-01-13 2011-07-20 北京星网锐捷网络技术有限公司 一种热插拔模块状态检测方法、系统、装置及网络设备
CN102446149A (zh) * 2010-10-14 2012-05-09 上海研祥智能科技有限公司 一种能够实现紧凑型pci产品热插拔的处理方法以及系统
CN102662903A (zh) * 2012-03-31 2012-09-12 浪潮电子信息产业股份有限公司 一种通过cpld或fpga实现pcie设备热插拔的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7500094B2 (en) * 2005-10-18 2009-03-03 American Megatrends, Inc. BIOS identification, initialization and management

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525338A (zh) * 2003-02-26 2004-09-01 华为技术有限公司 一种cpu访问小封装带电插拔光模块的方法
CN1584790A (zh) * 2004-06-11 2005-02-23 Ut斯达康通讯有限公司 可插拔光模块内部存储器数据的读取装置及方法
TW200825720A (en) * 2006-12-07 2008-06-16 Inventec Corp Method for testing the dead man timer
CN102446149A (zh) * 2010-10-14 2012-05-09 上海研祥智能科技有限公司 一种能够实现紧凑型pci产品热插拔的处理方法以及系统
CN102130669A (zh) * 2011-01-13 2011-07-20 北京星网锐捷网络技术有限公司 一种热插拔模块状态检测方法、系统、装置及网络设备
CN102662903A (zh) * 2012-03-31 2012-09-12 浪潮电子信息产业股份有限公司 一种通过cpld或fpga实现pcie设备热插拔的方法

Also Published As

Publication number Publication date
CN104820655A (zh) 2015-08-05

Similar Documents

Publication Publication Date Title
CN104820655B (zh) 一种基于fpga的cpu热插拔实现方法及系统
CN104199569A (zh) 一种kvm设备中基于usb接口的键鼠切换使用方法
US20110066888A1 (en) System and method for testing sleep and wake functions of computer
IL192731A0 (en) A method for booting a host device from an mmc/sd device, a host device bootable from an mmc/sd device and an mmc/sd device method a host device may be booted from
CN107844165B (zh) 硬盘热插拔实现装置
CN109240966A (zh) 一种基于cpld的加速卡、数据采集方法及装置
CN108337913A (zh) 指纹登录方法、微控制单元、指纹电源组件及电子终端
CN204203971U (zh) 一种可信计算系统
CN204856513U (zh) 射频识别系统、读卡器及射频芯片
TW202118320A (zh) 近場通訊認證的發起方法及相關裝置
CN104850417B (zh) 一种信息处理的方法及电子设备
CN112559082B (zh) 终端设备及nfc时钟控制方法、nfc模块、介质
CN102708079B (zh) 应用于微控制器的控制数据传输的方法及系统
CN105718416A (zh) 一种升级fpga的配置文件的方法和升级设备
CN103077144A (zh) 一种确保数据完整的spi通讯接口及其通讯方法
CN203117968U (zh) 一种spi通讯接口
CN205091677U (zh) 一种计算机芯片固定座
CN104407259A (zh) 用电信息采集终端通信模块硬件id识别方法
CN108965586A (zh) 一种home键操作方法及装置
CN107479629A (zh) 一种基于飞腾处理器的安全可信一体机
CN109711519B (zh) 一种基于金融芯片的外设扩展方法及金融卡
CN110212258B (zh) Bms工程安装配置方法、装置及终端设备
CN105956449A (zh) 一种用户终端屏幕解锁方法、装置及用户终端
CN109976778B (zh) 车辆电子产品的软件更新方法与系统、上位机及存储介质
CN108388481B (zh) Olt设备的智能看门狗电路系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant