CN1577255A - 控制装置以及数据写入方法 - Google Patents

控制装置以及数据写入方法 Download PDF

Info

Publication number
CN1577255A
CN1577255A CNA2004100458675A CN200410045867A CN1577255A CN 1577255 A CN1577255 A CN 1577255A CN A2004100458675 A CNA2004100458675 A CN A2004100458675A CN 200410045867 A CN200410045867 A CN 200410045867A CN 1577255 A CN1577255 A CN 1577255A
Authority
CN
China
Prior art keywords
register
data
write
flash
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100458675A
Other languages
English (en)
Other versions
CN1293460C (zh
Inventor
铃木贵之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1577255A publication Critical patent/CN1577255A/zh
Application granted granted Critical
Publication of CN1293460C publication Critical patent/CN1293460C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供一种既可以抑制电路面积的增大及制造成本的增加，又可以将控制电路的动作程序写入存储器内的控制装置及数据写入方法。ATA寄存器(22a)连接主计算机30。闪速ROM的访问寄存器(25)连接ATA寄存器(22a)，通过从主计算机向ATA寄存器(22a)传送命令码(80h)的特殊命令，从而经由ATA寄存器(22a)传送从主计算机传送来的数据(命令以及微机控制软件)。译码器(23)将传送到访问寄存器(25)的数据进行译码，并生成用于向闪速ROM(12)写入的微机控制软件的格式、地址以及数据。

Description

控制装置以及数据写入方法
技术领域
本发明涉及控制装置以及数据写入方法。
背景技术
一般，在光盘驱动器等计算机外围设备中，作为用于存储对各电路进行控制用的微机动作程序(以下称为微机控制软件)的存储器，装载有ROM。近年来，作为该ROM，一般使用能电改写数据的闪速ROM。这是因为根据外围设备的开发中所进行的调试、外围设备的功能提高用的升级(版本升级)，其外围设备的微机控制软件也必须更新的缘故。
在闪速ROM中写入两种软件，它们是微机进行各电路的控制用的上述微机控制软件和用于更新它的升级用程序。在外围设备通常的动作时，微机依照写入闪速ROM中的微机控制软件对各电路进行控制。另一方面，当微机控制软件更新时，微机依照写入闪速ROM中的升级用程序对存储在闪速ROM中的微机控制软件进行改写。
以上的说明，是已经在闪速ROM中写入微机控制软件或升级用程序的状态的动作。但是，在完全初始的状态下，闪速ROM中当然不会写入任何数据。即，为了将微机控制软件写入闪速ROM，至少必需先将升级用程序写入闪速ROM，但是，在完全初始状态下，连该程序也没有写入。
因此，以往都是委托闪速ROM厂家，利用ROM写入机等在闪速ROM单体的状态下，进行预先决定的初始数据(至少包含升级用程序的数据)的写入。然后，再将该写入了初始微机控制软件的闪速ROM的芯片用焊接等方法安装到该机器的印刷线路板上。
【专利文献1】
特开平5-81012号公报
但是，在上述方法中，在外围设备上安装闪速ROM的芯片前，必须另外进行初始的微机控制软件的写入操作，因而使工序复杂化，只会增加制造成本。
因此，在与上述方法不同的以往技术中，采用先安装未写入数据的闪速ROM，然后再进行微机控制软件的写入的方法。具体地讲，在该机器中，至少内置存储了升级用程序的掩模ROM，且该掩模ROM连接在微机上。然后，按照掩模ROM的程序使微机动作，该微机通过ATA/ATAPI或SCSI等接口将从PC接收的微机控制软件写入闪速ROM。
然而，在该方法中，至少必须有存储了升级用程序的掩模ROM，但该掩模ROM在通常的动作中并不使用。所以，装载在通常的动作中完全没有必要的掩模ROM，会使控制芯片(控制用集成电路)的芯片面积增大。
发明内容
本发明的目的在于，提供一种既可以抑制电路面积的增大及制造成本的增加，又可以将控制电路的动作程序写入存储器内的控制装置以及数据写入方法。
为了解决上述问题点，本发明之第一形态是一种控制装置，其内置控制电路，响应来自主计算机的指示，所述控制电路进行所定的动作控制，其主旨在于，具备：连接所述主计算机，并存储从主计算机传送的命令及数据的第一寄存器；连接所述第一寄存器，并在存储于所述第一寄存器中的命令为第一状态时，读取存储于所述第一寄存器中的数据的功能扩张用的第二寄存器；连接所述第一寄存器，当存储于所述第一寄存器中的命令为第二状态时，读取存储于所述第一寄存器中的数据的第三寄存器；和连接所述第三寄存器，当存储于所述第一寄存器中的命令为第二状态时，通过所述第三寄存器，读取存储于所述第一寄存器中的数据，并实施规定的译码处理后提供给存储器的译码器，读入所述译码器的数据，包含所述控制电路的动作程序。
本发明之第二形态，在第一形态的控制装置中，其主旨在于，所述译码器，在存储于所述第一寄存器中的命令为第二状态时，使所述控制电路休眠。
本发明之第三形态，是一种数据写入方法，其响应来自主计算机的指示，控制电路进行所定的动作控制，其主旨在于，具备：连接所述主计算机，存储从主计算机传送的命令及数据的第一寄存器；连接所述第一寄存器，当存储于所述第一寄存器中的命令为第一状态时，读取存储于所述第一寄存器中的数据的功能扩张用的第二寄存器；连接于所述第一寄存器的第三寄存器；和连接于所述第三寄存器的译码器，当存储于所述第一寄存器中的命令为第二状态时，所述译码器通过所述第三寄存器读取存储于所述第一寄存器的数据，并实施所定的译码处理后提供给存储器，读入所述译码器的数据，包含所述控制电路的动作程序。
根据发明的第一形态，当存储于所述第一寄存器中的命令为第二状态时，所述译码器通过所述第三寄存器，读取存储于所述第一寄存器中的数据，并实施所定的译码处理后提供给存储器。由此，不需要在存储器单体的状态下预先写入控制电路的动作程序再进行安装等操作，因此也可以抑制制造成本的增加。
根据发明之第二形态，当存储于所述第一寄存器的命令为第二状态时，由译码器使所述控制电路进入休眠状态。因此，避免了向所述存储器写入数据(控制电路的动作程序)的处理由所述控制电路的动作妨碍的情况。
根据发明之第三形态，当存储于第一寄存器中的命令为第二状态时，所述译码器通过所述第三寄存器，读取存储于所述第一寄存器中的数据，并实施所定的译码处理后提供给存储器。这样，不需要在存储器单体的状态下预先写入控制电路的动作程序再进行安装等操作，因此可以抑制制造成本的增加。
根据发明之第一形态～第三形态，既可以抑制电路面积的增大及制造成本的增大，又可以向存储器写入控制电路的动作程序。
附图说明
图1是表示本发明一实施方式的主要部分框图。
图2是一实施方式的详细的主要部分框图。
图3是表示闪速存储器(闪存)的命令的说明图。
图4是闪速存储器的擦除动作的时间图。
图5是闪速存储器的编程动作的时间图。
图中：11-控制芯片，12-作为存储器的闪速ROM，21-作为控制电路的CPU，22a-作为第一寄存器的ATA寄存器，22b-作为第二寄存器的ATAPI寄存器，23-译码器，25-作为第三寄存器的闪速ROM访问寄存器，30-主计算机
具体实施方式
以下参照图1，对将本发明具体化的一实施方式进行说明。
图1是表示如CD-ROM驱动装置等计算机外围设备的主要部分框图。如该图所示，该外围设备具备控制芯片(控制用集成电路)11以及闪速ROM12。另外，控制芯片11具备：CPU21、接口22、译码器23、接口24、闪速ROM访问寄存器(以下简称访问寄存器)25。接口22具有ATA任务寄存器(先进技术附属任务文件寄存器)22a及ATAPI寄存器(先进技术附属包接口寄存器)22b。而且，控制芯片11，在接口22的ATA寄存器22a中与主计算机30能通信地连接着。
ATA寄存器22a是按照规定主计算机30与外围设备的信号的交换的ATA规格，用于进行信号(命令或读写的数据)中介的8字节寄存器。ATA寄存器22a由命令寄存器以及数据寄存器等构成，根据ATA的规格可以从主计算机30和CPU21写入和读出数据地构成。
另一方面，ATAIP22b是为了能够访问硬盘以外的外围设备，用于使在规格上被扩张了的功能进行动作而附加的12字节寄存器。主计算机30通过将持有由ATA规格所规定的码值A0h(16进制)的命令写入ATA寄存器22a的命令寄存器，从而可以通过ATA寄存器22a，将12字节的数据写入ATAPI寄存器22b。以下，当明示码值时，在命令中附加该码值。比如，将持有码值A0h的命令作为命令码A0h进行说明。即，在ATA寄存器22a中，通过将命令码A0h的命令写入命令寄存器，从而数据寄存器的信号去向被设定为ATAIP寄存器22b，并将这以后的12字节数据传送到ATAIP寄存器22b。
该12字节的数据包含命令，CPU21对此进行译码并执行它。由此，外围设备根据写入ATAIP寄存器22b的12字节的数据等进行动作。
闪速ROM12在工厂制造完成以后，不写入初始数据(微机控制软件以及升级用程序)，CPU21不能进行任何动作。
以下，对向本实施方式的闪速ROM12写入初始数据的形态进行说明。
控制芯片11在接口22中与主计算机30连接，在主计算机30中存储着初始数据。
该初始数据的写入方式，通过将持有所定码值的特殊命令(写入方式设定命令)从主计算机30传送到ATA寄存器22a而开始。该特殊命令，是在ATA寄存器22a上设定访问寄存器25的窗口并可以进行来自主计算机30的访问的命令，在本实施方式中，持有80h的码值。接口22，响应该特殊命令，将动作方式从通常方式切换成写入方式。而且，接口22，将紧接该特殊命令传送的最大256字节的数据去向指定为访问寄存器25。
特殊命令是在ATA规格中没有规定的命令，即厂家特有(VendorUnique)的命令，在ATA规格中，没有设定持有80h～87h(十六进制)的范围的码值。厂家可以自己设定持有该范围内的码值的命令并使用。
主计算机30通过将命令码80h的命令写入ATA寄存器22a的命令寄存器，从而可以通过ATA寄存器22a将数据写入与此连接的访问寄存器25。该数据量最大容许256字节。
这样，从主计算机30通过ATA寄存器22a传送到访问寄存器25的数据，在译码器23中进行译码。由此，译码器23，通过接口24可以按照序列在闪速ROM12内进行访问，并且生成将所定的写入数据写入所定的写入地址的控制信号，同时生成在写入时使CPU21的动作休眠的控制信号。这样，译码器23就不会受到CPU的阻碍，可以将所定的数据逐次写入闪速ROM12的所定地址。
而且，若写入所有的写入数据(微机控制软件)，则主计算机30通过接口24、译码器23、访问寄存器25、ATA寄存器22a，对写入闪速ROM的数据进行检验。检验后，主计算机30向ATA寄存器22a传送结束写入初始数据的命令。由此，关闭向译码器23的接口24的路径以及向ATA寄存器22a的访问寄存器25的路径并结束写入方式，同时，释放由译码器23进行的CPU21的休眠状态。
图2是主要部分的详细框图。
ATA寄存器22a，具有多个区域(寄存器)，访问这些区域以便写入数据或设定值、读出状态(状态)。寄存器41是数据的写入·读出用的寄存器，称之为数据寄存器41。寄存器42是用于写入命令和读出状态的寄存器，在命令写入时称之为命令寄存器42，而在状态读出时称之为状态寄存器42。实际上，命令寄存器42与状态寄存器42虽然为不同的区域，但是由于访问地址一样，故若主计算机30向这个地址写入，则将数据写入命令寄存器42，如果读出这个地址，则是读出状态寄存器42的内容。
主计算机30将相对外围设备的数据写入数据寄存器41，或者从数据寄存器41读出外围设备的数据。主计算机30将命令写入命令寄存器42，外围设备分析该写入的命令并执行之。主计算机30读出状态寄存器42的内容，从而得知外围设备的状态。
访问寄存器25，具有多个区域(寄存器)51～58，访问各寄存器，以便进行动作方式的设定或地址·数据的写入·读出。这些访问，在写入方式时是通过ATA寄存器22a的数据寄存器41进行的。即，在各寄存器51～58中，通过ATA寄存器22a的数据寄存器41写入从主计算机30输出的数据。而且，各寄存器51～58内的数据，通过数据寄存器41而由主计算机30读出。
寄存器51～54是用于设定动作方式的寄存器。寄存器51是设定是否连续进行数据的写入的寄存器。寄存器52是设定是否进行单一数据的写入的寄存器，寄存器53是设定是否进行单一数据的读出的寄存器。寄存器54是设定是否自动增加访问的地址的寄存器。
寄存器55是存储访问闪速ROM12的地址的寄存器(访问地址寄存器)，寄存器56是用于寄存写入该地址的数据或者从该地址读出的数据的寄存器(访问数据寄存器)。
寄存器57，是写入对闪速ROM的访问所必需的周期数(计数值)的寄存器，设定对应于闪速ROM12的电特性和时钟信号的频率的计数值(周期数)。
闪速ROM12根据设置或保持的时间，在其访问间隔中需要所定期间。比如，当连续地向闪速ROM12写入数据时，从写入一个数据到写入下一个数据为止必须等待所定期间。这个所定期间取决于闪速ROM12的电特性。
译码器23为了等待该时间而使用时钟信号。即，译码器23通过对时钟信号的脉冲数进行计数，从而测量所定期间(等待时间)。而且，时钟信号的频率根据装载该控制芯片11的外围设备不同而各不相同。所以，将对应于来自主计算机30的闪速ROM12的电特性与时钟信号频率的计数值写入寄存器57，译码器23根据由计数值测量的等待时间访问闪速ROM12。
寄存器58是存储对闪速ROM12进行动作用的命令组的寄存器。由多个区域构成。用于使闪速ROM12动作(方式切换)的命令由多字节构成，称之为命令组。这是为了防止将闪速ROM12通常时写入的数据或者噪音误认为是命令。命令组由多对命令地址及命令数据构成，不同的命令具有的对数也各不相同。
在这里，图3所示是闪速存储器的一般命令，图4、图5表示时间图。如图3所示，在擦除、写入或者读出动作之际，向闪速ROM12输入由所定的地址及数据构成的命令。输入该命令需要几个周期，该周期数根据命令而各不相同。
比如，在擦除动作时，如图4所示，用六个周期依次输入擦除用的命令地址和命令数据。而且，根据第六个周期内输入的擦除地址(扇区地址)及数据30h而开始擦除动作。
同样，在写入动作时，在图5所示的4个周期中，依次输入写入用命令地址和命令数据。而且根据第四个周期所输入的写入地址及写入数据，开始写入动作。
比如，在如图3所示的写入命令的情况下，命令组由四对命令地址及命令数据构成，主计算机30将他们存储在八个寄存器内，译码器23将其依次读出并输出到闪速ROM12。
如图2所示，译码器23具有控制电路(控制电路)61、计数器(counter)62、触发器(FlipFlop)63。控制电路61在连接计数器62的同时，通过触发器63连接到接口24上。触发器63设置为保持控制电路61与闪速ROM12之间的多个信号。
控制电路61根据写入访问寄存器25的内容而动作，从主计算机30读出写入访问寄存器25的程序，并且将其写入闪速ROM12。而且，控制电路61将写入寄存器57内的计数值置于计数器62内。
计数器62，例如是增量计数器，计算图中未示出的基准时钟信号的脉冲数。而且，计数器62在该计数器与控制电路61的设定值一致的情况下，向控制电路61输出所定电平的计数完了信号，并将计数值复位。控制电路61应答所定电平的计数完了信号，进行对闪速ROM12的下一个访问。
接口24具有切换电路71、接口(I/F)电路72。I/F电路72及切换电路71对应控制电路61和闪速ROM12之间的多个信号而设置。
切换电路71是切换闪速ROM12、CPU21和译码器23之间的连接的切换电路，根据控制芯片11的动作状态，将闪速ROM12的连接对象切换为CPU21或译码器23。根据对ATA寄存器22a的命令的写入来变更动作状态。具体地讲，切换电路71，在通常动作中，连接闪速ROM12和CPU21。再有，若为写入方式，即主计算机30将命令码80h写入命令寄存器42，则切换电路71根据对应其生成的控制信号S1，连接闪速ROM12和译码器23。另外，若为写入方式的解除，即主计算机30将所定的命令码(本实施方式是87h)写入命令寄存器42，则切换电路71根据对应其生成的控制信号S1，连接闪速ROM12和CPU21。
接着，根据图2所示的构成，说明向闪速ROM12写入程序的方法。
1.从主计算机30写入持有用于开始ATA寄存器22a的命令寄存器42的所定值(80h)的命令码。由此，打开访问寄存器25的窗口(可以通过数据寄存器41，从主计算机30对访问寄存器25进行访问)，并且由切换电路71将闪速ROM12的连接从CPU21切换到译码器23。
2.通过ATA寄存器22a的数据寄存器41，从主计算机30将访问寄存器25中以下的数据写入对应的寄存器。
(1)将选择写程序方式的数据写入寄存器51，将选择增加地址的数据写入寄存器54。
(2)将计数值写入寄存器57。
(3)将用于向闪速ROM12写入动作的初始化动作用的命令组写入寄存器58。
(4)将访问地址写入寄存器55。
3.通过ATA寄存器22a的数据寄存器41，从主计算机30将(5)访问数据写入访问寄存器25的寄存器内。
4.译码器23的控制电路61应答访问数据的写入，读出访问寄存器25的方式设定值。由于选择的是写程序方式，控制电路61，将用于向闪速ROM12写入动作的初始化工作用的命令组依次读出，并通过触发器63、接口24访问闪速ROM12。此时，控制电路61，在每次访问中，等待由计数器在时钟信号周期上乘以计数值的期间(所定期间)。
5.控制电路61，从寄存器55、56读出用于向闪速ROM12写入动作的访问地址及访问数据，并通过触发器63、接口24访问闪速ROM12。
6.主计算机30，在经过将数据写入闪速ROM12的期间(向闪速ROM12输出命令组的期间及访问数据的写入所需要的期间)后，通过ATA寄存器22a的数据寄存器41，将下一个地址的访问数据写入访问寄存器25的寄存器56。
7.控制电路61，应答访问数据的写入，读出访问写入动作的访问地址25的方式设定值。由于选择了写程序方式，控制电路61依次读出用于向闪速ROM12写入动作的初始化动作用的命令组，并通过触发器63、接口24访问闪速ROM12。而且，由于选择了地址增加方式，控制电路61将寄存器55的访问地址增加(+1)。
8.控制电路61，读出用于向闪速ROM12写入动作的访问数据，与已经增加的访问地址一起，通过触发器63、接口24，访问闪速ROM12。
9.控制装置61反复执行所述步骤6、7、8，直到所有的程序数据的写入完成为止。
10.将持有用于结束的所定值(87h)的命令码，从主计算机30写入ATA寄存器22a的命令寄存器42。由此，在关闭访问寄存器25的窗口的同时，将闪速ROM12的连接从译码器23切换到CPU21。
这样，在闪速ROM12中，就写入了CPU21用于控制外围设备的各电路的微机控制软件(控制电路的动作程序)和CPU21用于对微机控制程序进行更新的升级用程序的两种程序。因此，CPU21通过接口24读出写入闪速ROM12的微机控制软件，并根据它对各电路进行控制。比如，在外围设备为CD-ROM驱动装置时，将用于照射激光的拾光器移动到光盘的所定位置，或读取激光的反射光，以读出存储在光盘上的数据。另一方面，在微机控制软件的更新时，CPU21依照升级用程序，进行微机控制软件的数据改写。
如以上所详述的，根据本实施方式，可以得到以下所示的效果。
(1)在本实施方式中，通过将命令码80h等特殊命令从主计算机30传送到ATA寄存器22a，从而通过ATA寄存器22a将从主计算机传送来的数据传送到访问寄存器25。然后，用译码器23对传送到访问寄存器25的数据进行译码，生成用于向闪速ROM12进行写入的写入地址及写入数据。这样，通过向ATA寄存器22a传送特殊的命令，从而以只设置存储传送到ATA寄存器22a的数据的访问寄存器25及对该数据进行译码的译码器23的电路构成，即可生成所述写入地址及写入数据，可以对闪速ROM12进行初始数据的写入。即，只对以现存的接口为主体的若干电路进行变更，没有必要设置用于写入微机控制软件的掩模ROM，可以抑制控制芯片11的电路面积的增大。而且，也不需要在闪速ROM12单体的状态下预先写入初始数据，然后再对其进行安装等操作，因此可以抑制制造成本的增加。
(2)在本实施方式中，利用设定在ATA规格上的空置区域的数据处理(命令)，可以进行向闪速ROM12的数据(微机控制软件)写入。因而，也可以减轻用于微机控制软件的写入的电路设计的负担。特别，由于主计算机30和控制芯片11，即使在进行所述初始数据写入时也可以依照已有的规格进行连接，可以减轻开发专用接口的负担。
(3)在本实施方式中，通过向ATA寄存器22a传送特殊的命令，从而通过译码器23由访问寄存器25使CPU21处于休眠状态。因此，可以避免由CPU21的动作而干扰向闪速ROM12写入微机控制软件的处理。
(4)在本实施方式中，由于没有必要在闪速ROM12中预先存储数据，故例如可以一体地集成在一个控制芯片11中，这种情况下，可以减少作为外围设备的电路面积。
(5)在本实施方式中，将连接于ATA寄存器的访问寄存器25设置为不像ATAIP寄存器22b那样受规格制约的专用寄存器。因此，可以最大限度地利用ATA寄存器22a的数据总线，将初始数据从访问寄存器25写入闪速ROM12。因此，在访问寄存器25进行的微机控制软件的写入中，例如可以增加扩张能设定的功能(命令)等的自由度。
例如，在访问寄存器25中，预先写入在每次向闪速ROM12写入数据时所需的数个字节的写入用命令(用于写入用命令的写入地址及写入数据)、写入用命令的周期时间以及写入地址的初始值。于是，只要通过ATA寄存器22a从主计算机30将向闪速ROM12写入的数据传送到访问寄存器25，译码器23就会生成每次写入上述的数据所需的写入用命令、用于写入的被增量地址以及写入数据，并向闪速ROM12进行写入。
由此，由于没有必要每次都通过ATA寄存器22a从主计算机30传送每次写入时所需的写入用的命令及数据，因此可以高速地向闪速ROM12写入初始数据。
此时，向闪速ROM12每写入一个地址的数据的时间管理如下：主计算机30只等待写入动作充分进行的时间后立即送出下一个写入数据。或者，由译码器23用触发位(toggle bit)或轮询(polling)检测闪速ROM12的写入结束，并且通过ATA寄存器22a将此通知给主计算机30，接到这个通知以后，主计算机30再送出下一个写入数据。另外，通过利用作为ATA规格的信号IORDY(图中未示出)，可以消减从主计算机30向ATA寄存器22a传送下一个写入数据时的不必要的等待时间，从而使向闪速ROM12的写入高速进行。
而且，本发明的实施方式并未不限于所述实施方式，可以有以下的变更。
在所述实施方式中，闪速ROM12也可以与控制芯片11一体地集成。这种情况下，可以减少作为外围设备整体的电路面积。
在所述实施方式中，作为存储器采用的是闪速ROM，但是只要是能够写入数据，也可以采用其它的PROM(可编程ROM)。
在所述实施方式中，作为寄存器采用的是ATA寄存器22a，但是，也可以采用遵循其它规格的寄存器。在这种情况下，也可以根据规格设定能进行同样的数据处理的特殊命令。
在所述实施方式中，外围设备不限于CD-ROM驱动装置，只要与计算机连接且可以进行数据交换，任何设备都可以。比如，MD、DVD-RAM等光盘驱动装置、MO那样的光磁盘驱动装置、硬盘那样的磁盘驱动装置等都可以。还有，也不限于这种信息记录装置，比如，打印机那样的输出装置、扫描仪那样的读取装置、调制解调器或LAN那样的通信装置等也可以。

Claims (3)

1.一种控制装置，其内置控制电路，并响应来自主计算机的指示，所述控制电路进行所定动作的控制，其特征在于，具备：
第一寄存器，其连接所述主计算机，并存储从主计算机传送的命令及数据；
第二寄存器，其连接所述第一寄存器，并在存储于所述第一寄存器中的命令为第一状态时，读取存储于所述第一寄存器中的数据的功能扩张用；
第三寄存器，其连接所述第一寄存器，当存储于所述第一寄存器中的命令为第二状态时，读取存储于所述第一寄存器中的数据；和
译码器，其连接所述第三寄存器，当存储于所述第一寄存器中的命令为第二状态时，通过所述第三寄存器，读取存储于所述第一寄存器中的数据，并实施所定的译码处理后提供给存储器，
读入所述译码器的数据，包含所述控制电路的动作程序。
2.根据权利要求1所述的控制装置，其特征在于，所述译码器，在存储于所述第一寄存器中的命令为第二状态时，使所述控制电路休眠。
3.一种数据写入方法，其中应答来自主计算机的指示，控制电路进行所定的动作控制，其特征在于，具备：
连接所述主计算机，并存储从主计算机传送的命令及数据的第一寄存器；
其连接所述第一寄存器，在存储于所述第一寄存器中的命令为第一状态时，读取存储于所述第一寄存器中的数据的功能扩张用的第二寄存器；
连接于所述第一寄存器的第三寄存器；和
连接于所述第三寄存器的译码器，
当存储于所述第一寄存器中的命令为第二状态时，所述译码器通过所述第三寄存器读取存储于所述第一寄存器的数据，并实施所定的译码处理后提供给存储器，
读入所述译码器的数据，包含所述控制电路的动作程序。
CNB2004100458675A 2003-06-26 2004-05-25 控制装置以及数据写入方法 Expired - Fee Related CN1293460C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003182418 2003-06-26
JP2003182418 2003-06-26
JP2004003081A JP2005038382A (ja) 2003-06-26 2004-01-08 制御装置及びデータ書き込み方法
JP2004003081 2004-01-08

Publications (2)

Publication Number Publication Date
CN1577255A true CN1577255A (zh) 2005-02-09
CN1293460C CN1293460C (zh) 2007-01-03

Family

ID=33543527

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100458675A Expired - Fee Related CN1293460C (zh) 2003-06-26 2004-05-25 控制装置以及数据写入方法

Country Status (5)

Country Link
US (1) US7092301B2 (zh)
JP (1) JP2005038382A (zh)
KR (1) KR100606306B1 (zh)
CN (1) CN1293460C (zh)
TW (1) TWI269173B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005071560A (ja) * 2003-08-01 2005-03-17 Sanyo Electric Co Ltd 制御装置及びデータ書き込み方法
DE102004063757A1 (de) * 2004-12-29 2006-07-13 Francotyp-Postalia Ag & Co. Kg Verfahren und Anordnung zum Manipulieren des Inhalts eines Datenspeichers
JP4442523B2 (ja) * 2005-06-30 2010-03-31 セイコーエプソン株式会社 データ転送制御装置及び電子機器
CN116679887B (zh) * 2023-07-24 2023-10-24 合肥奎芯集成电路设计有限公司 用于NAND Flash的通用控制模块及方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5663901A (en) * 1991-04-11 1997-09-02 Sandisk Corporation Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems
JPH0728772A (ja) * 1993-06-25 1995-01-31 Hitachi Ltd マイクロコンピュータ
JPH08305561A (ja) * 1995-04-28 1996-11-22 Nec Corp ファームウエアダウンロード方法とその装置
JPH09101887A (ja) * 1995-10-06 1997-04-15 Nissin Electric Co Ltd ディスクアレイ装置
US5794054A (en) * 1996-07-19 1998-08-11 Compaq Computer Corporation Flash ROM sharing between a processor and a controller
US5920884A (en) * 1996-09-24 1999-07-06 Hyundai Electronics America, Inc. Nonvolatile memory interface protocol which selects a memory device, transmits an address, deselects the device, subsequently reselects the device and accesses data
TW344059B (en) 1997-06-14 1998-11-01 Winbond Electronics Corp Method and device for carrying out updating firmware of CD-ROM driver through ATA/IDE interface
GB9713094D0 (en) 1997-06-21 1997-08-27 Philips Electronics Nv Optical disc drive
JPH11353170A (ja) * 1998-06-09 1999-12-24 Canon Inc フラッシュメモリ制御装置およびフラッシュメモリ制御装置のメモリアクセス方法
TW374883B (en) * 1998-10-06 1999-11-21 Winbond Electronics Corp Microcontroller featuring engraving functions on chips
US6507881B1 (en) 1999-06-10 2003-01-14 Mediatek Inc. Method and system for programming a peripheral flash memory via an IDE bus
JP2001350625A (ja) * 2000-06-08 2001-12-21 Sanyo Electric Co Ltd 制御装置及びデータ処理システム
JP2002269065A (ja) * 2001-03-08 2002-09-20 Mitsubishi Electric Corp プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ
JP2005071560A (ja) * 2003-08-01 2005-03-17 Sanyo Electric Co Ltd 制御装置及びデータ書き込み方法

Also Published As

Publication number Publication date
JP2005038382A (ja) 2005-02-10
KR20050001443A (ko) 2005-01-06
CN1293460C (zh) 2007-01-03
TW200506620A (en) 2005-02-16
TWI269173B (en) 2006-12-21
US20040264261A1 (en) 2004-12-30
KR100606306B1 (ko) 2006-07-31
US7092301B2 (en) 2006-08-15

Similar Documents

Publication Publication Date Title
US10261701B2 (en) Methods to communicate a timestamp to a storage system
US8386699B2 (en) Method for giving program commands to flash memory for writing data according to a sequence, and controller and storage system using the same
KR101086855B1 (ko) 고속 동작하는 반도체 스토리지 시스템 및 그 제어 방법
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
US9423960B2 (en) Methods of operating memory devices within a communication protocol standard timeout requirement
CN1341942A (zh) 一种多功能半导体存储装置
CN110895448B (zh) 用于管理存储器系统中的有效数据的设备和方法
CN109582215B (zh) 硬盘操作命令的执行方法、硬盘及存储介质
JP2008198206A (ja) データ処理システム並びにその動作方法、データ処理装置、そしてデータ格納装置の動作方法
CN1447227A (zh) 利用与非闪速存储器的引导系统及其方法
WO2011075477A1 (en) Efficient use of flash memory in flash drives
KR101925870B1 (ko) Ｓｓｄ 콘트롤러 및 그의 제어 방법
CN111290704A (zh) 用于控制储存在存储系统中的数据的装置和方法
US8914587B2 (en) Multi-threaded memory operation using block write interruption after a number or threshold of pages have been written in order to service another request
US9235501B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
CN104281413A (zh) 命令队列管理方法、存储器控制器及存储器储存装置
CN1293460C (zh) 控制装置以及数据写入方法
CN1690966A (zh) 控制装置
KR102425470B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN116204112A (zh) 存储器控制器及其操作方法
US8595418B2 (en) Memory configuring method, memory controller and memory storage apparatus
CN1288547C (zh) 控制装置及数据写入方法
Micheloni et al. Solid state drives (ssds)
US8595417B2 (en) Memory configuring method, memory controller and memory storage apparatus
CN1749971A (zh) 用长寿命非挥发性存储芯片提高内部或外部存储器使用寿命

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070103

Termination date: 20100525