CN1556593A - 一种光同步数字传输系统中的数字接口电路及其数据解复用方法 - Google Patents

Abstract

本发明的一种光同步数字传输系统中的数字接口电路及其数据解复用方法，其接口电路包括一数据复用模块和数据解复用模块，所述数据复用模块对数据复用，并将预定个数的数据指示信号复用为1个状态指示信号，选择发送数据与时钟的对应时序，发送CPU的接口配置的告警信息，其还包括时钟沿生成子模块，发送时序计数子模块，发送时序选择子模块，告警及时序配置子模块，数据复用子模块。本发明由于设计了数据定界子模块，设立了数据定界状态机，并提出了接口数据解复用算法，增加了数据恢复的稳定和容错，削弱了由于系统的电平波动对数据恢复的影响。

Description

一种光同步数字传输系统中的数字接口电路及其数据解复用方法

技术领域

本发明涉及光同步数字传输领域(简称SDH/SONET)，具体地说，涉及光同步数字传输系统中，数据从接入层到交换层之间的数字接口电路。

背景技术

光同步数字传输系统一般由传输设备和网络节点两种基本设备组成，对于光同步数字传输系统来说，传输设备就是光缆系统，网络节点则比较复杂，其包含终结设备(TM)、交叉连接设备(DXC)、复用设备(ADM)等。光同步数字传输系统中最基本、最重要的模块信号是STM-1信号，线速率为155.520Mbit/s，STM-N信号是将基本模块信号STM-1同步复用、经字节间插后的结果，线速率是N×155.520Mbit/s。

数据信号从接入层到交换层，有一种叫做TELECOMBUS的数字接口解决方案，如图1所示的为TELECOMBUS在数据接收方向时序图，它有RCLK、RD、CJ和PL等4种信号组成，其中RCLK为接口时钟信号，接入层和交换层在此时钟的上升沿采集数据和发送数据，在STM-1/STS-3c中，RCLK的时钟频率为19.44MHZ；RD信号为接口数据总线，它里面的数据可能是开销，也可能是净荷。CJ信号为SDH/SONET踪迹字节指示信号，当CJ信号为高电平时，表明RD数据线上的数据为J0或J1字节，其余CJ信号为低电平。PL信号为SDH/SONET净荷数据及通路开销指示信号，当PL信号为高电平时，表明RD数据线上的数据为净荷数据或通路开销，其余PL信号为低电平。在整机系统中，数据从接入层到交换层之间的信号由背板联系起来，如果信号线比较多，就会使得背板的走线变得非常复杂，也使得时钟与数据的对应关系变得不确定。

因此这种数据复用解复用的TELECOMBUS接口电路被提出来，就是在发送方向将时钟4倍频，将8位数据线复用为成2位数据线，将CJ信号，PL信号，ALA告警信号以及GND地信号复用为1位状态指示线。同样在接收方向，将时钟4倍频，将2位数据线解复用为8位字节数据，将1位状态指示信号分别解释成CJ指示信号，PL指示信号，ALA告警指示信号以及GND指示信号。如图2所示的，就是这种数据复用解复用接口电路时序图。由图2可以看出，由系统送过来的2个时钟可以认为是同源时钟，它们上升沿的间隔可以通过调整在2ns左右，还可以看到状态指示信号与复用后数据的对应关系，在片外数据线上，状态指示信号GND节拍对应数据的D7D6，状态指示信号告警ALA节拍对应数据的D5D4，状态指示信号净荷及通路开销PL节拍对应数据的D3D2，状态指示信号的踪迹字节CJ节拍对应数据的D1D0。但这种复用解复用接口只是给出输入信号，接口时序特点，并没有给出内部具体的结构以及解复用数据定界的方法，因此如何实现本领域普通技术人员无从得知。而且该复用解复用TELECOMBUS接口只以一个时序关系输出，无疑增加了系统设计和调试的难度。

发明内容

本发明的目的在于提供一种光同步数字传输系统中的数字接口电路及其数据解复用方法，采用复用解复用TELECOMBUS接口电路，提供了一种具体的接口电路以及数据解复用的技术方案，完成接入层与交换层的数据传送。

本发明的技术方案如下：

一种光同步数字传输系统中的数字接口电路，其包括一数据复用模块，所述数据复用模块对数据复用，并将预定个数的数据指示信号复用为1个状态指示信号，选择发送数据与时钟的对应时序，发送CPU的接口配置的告警信息，其还包括时钟沿生成子模块，发送时序计数子模块，发送时序选择子模块，告警及时序配置子模块，数据复用子模块；

所述时钟沿生成子模块为在复用的异步时钟域中，用快速时钟采样慢速时钟，进而得到快速时钟、慢速时钟以及已复用数据的时序关系；

所述发送时序计数子模块用于为发送的时序记数，在快速时钟、慢速时钟和已复用数据的时序关系下，在相应的时序插入相应的数据；

所述发送时序选择子模块为输入告警及时序配置子模块的配置信息，在快速时钟、慢速时钟及已复用数据中形成多个时序关系中，选择其中一种作为输出；

所述告警及时序配置子模块为可通过CPU配置的子模块，该子模块中的寄存器可以选择输出时序，以及系统配置告警信息；

所述数据复用子模块分别与所述发送时序计数子模块、所述发送时序选择子模块、所述告警及时序配置子模块通讯连接，该数据复用子模块为数据复用的转换子模块，同时将状态指示信号复用为较少位的状态指示信号。

所述的数字接口电路，其中，所述数据复用子模块将8位数据复用为2位数据，并将CJ、PL、ALA告警信号以及GND4个指示信号复用为1个状态指示信号。

一种光同步数字传输系统中的数字接口电路，其包括一数据解复用模块，所述数据解复用模块设立一定界算法状态机，保证数据定界的稳定与容错，以及检测由系统发送过来的告警信息，并做为一种告警状态由CPU接口读出，其还包括数据定界子模块，配置及告警检测子模块，CJ侦测子模块，字节记数子模块，帧记数子模块以及数据解复用子模块；

所述数据定界子模块通过1帧的记数找到预定对应信号数据的模型，经过预定界，检测所找到的数据模型是否正确；如果正确，该数据定界子模块即认为已找到正确的字节，否则循环上述过程；

所述配置及告警检测子模块为可通过CPU配置的子模块，其可以在异步时钟域中选择上升沿还是下降沿采集数据，并将告警信号做为一种状态由外部接口访问；

所述CJ侦测子模块输入由所述数据定界子模块送来的已计算了1帧的信息，在CJ侦测寄存器中获得时序对应模型，并和已知的时序模型比较，得到CJ信号在预定个数数据节拍的位置；

所述字节记数子模块记录快速时钟与慢速时钟的节拍关系，同种所述数据解复用子模块在对应的节拍放入相应的数据；

所述帧记数子模块记录所述快速时钟的节拍为1个字节，而不管该字节是否是正确的数据，计算到1帧字节后，通过所述数据定界子模块变换搜寻状态；

所述数据解复用子模块输入由所述字节记数子模块送来的节拍次序，解复用数据，并将所述状态指示信号解复用为对应指示信号。

所述的数字接口电路，其中，所述指示信号包括CJ、PL、ALA及GND指示信号，所述预定个数的数据节拍根据所述快速时钟与所述慢速时钟的节拍关系为4个。

一种光同步数字传输系统的数字接口电路的数据解复用方法，所述数字接口电路包括帧记数子模块、CJ侦测子模块及数据定界子模块，所述数据定界子模块设置有数据定界状态机，其包括以下步骤

a)所述帧记数子模块进行对1帧的记数，记录预定个数快速时钟的节拍为1个字节，而不管该字节是否是正确的数据，计算到1帧字节，通知所述数据定界子模块变换搜寻状态；

b)所述数据定界子模块的所述数据定界状态机由搜寻状态进入预同步状态，并发送信号给所述CJ侦测子模块改变时序节拍，在接下来的数个帧里，判断数据是否同步；

c)如数据同步，将所述数据定界子模块的数据定界状态机由预定同步状态返回搜寻状态，并同时通知所述帧记数子模块重新下1帧的记数；

d)如数据不同步，将所述数据定界子模块的数据定界状态机由预定同步状态进入同步状态，并且每帧都检测CJ侦测寄存器是否已与已知的时序模型相一致，如果是，则保持该同步状态，将解复用的数据送入后续子模块；如果不是，则连续数个帧都不一致；

e)将所述数据定界子模块的数据定界状态机由同步状态返回搜寻状态，并同时通知所述帧记数子模块重新下1帧的记数。

本发明提供的一种光同步数字传输系统中的数字接口电路及其数据解复用方法，不仅可以实现复用解复用TELECOMBUS接口电路，并且还提出了具体的实现电路和工作步骤。不仅如此，在发送方向，本发明设计了发送时序选择子模块，在CPU接口的配置下，快速时钟、慢速时钟和数据的对应关系有4种时序选择，这就增加了接口的适配程度以及灵活性；在接收方向，本发明设计了数据定界子模块，设立了数据定界状态机，提出了接口数据解复用算法，这增加了数据恢复的稳定和容错，削弱了由于系统的电平波动对数据恢复的影响。本发明可以采用FPGA或专用集成电路来实现。

附图说明

图1是现有的TELECOMBUS数据接收方向时钟、数据RD、踪迹字节指示CJ和净荷及通路开销指示PL之间的关系时序图；

图2是现有的复用解复用TELECOMBUS快速时钟(77.76MHZ)、慢速时钟(19.44MHZ)、状态指示和数据之间的对应时序关系图；

图3是本发明的数据复用方向电路的结构示意图；

图4是本发明在数据复用方向输出的4种时序关系图；

图5是本发明数据解复用方向电路的结构示意图；

图6是本发明数据解复用定界算法状态跳转图。

具体实施方式

下面结合附图，对本发明做进一步的详细描述：

本发明的一种光同步数字传输系统中的数字接口电路，其包括一数据复用模块，如图3所示的，所述数据复用模块为将8位数据复用为2位数据，并将4个指示信号复用为1个状态指示信号，它可以选择发送数据与时钟的对应时序，发送CPU接口配置的告警信息。它包括时钟沿生成子模决10，发送时序记数子模块11，发送时序选择子模块12，告警及时序配置子模块14和数据复用子模块13。

所述时钟沿生成子模块10即为在复用的异步时钟域里，用快速时钟采样慢速时钟，进而得到快速时钟，慢速时钟已经复用数据的对应关系。

所述发送时序记数子模块11为发送的时序记数，在快速时钟，慢速时钟和已经复用数据的对应关系下，在相应的时序插入相应的数据。

所述发送时序选择子模块12为输入告警及时序配置子模块的配置信息，在快速时钟，慢速时钟和已经复用数据有4种时序关系中，此子模块选择其中1种作为输出。

所述告警及时序配置子模块14为可通过CPU配置的子模块，该子模块里的寄存器可以选择输出时序，并且系统可以配置告警信息。

所述数据复用子模块13为8位数据到2位数据的转换模块，同时将4位状态指示信号复用为1位状态指示信号。

本发明的一种光同步数字传输系统中的数字接口电路，其可包括一数据解复用模块，如图5所示的，所述数据解复用模块为将2位数据解复用为8位数据，并将1个状态指示信号解复用为4个指示信号，它设立了定界算法状态机，保证数据定界的稳定与容错，它可以检测由系统发送过来的告警信息，并做为一种告警状态由CPU接口读出。它包括数据定界子模块20，配置及告警检测子模块21，CJ侦测子模块22，字节记数子模块23，帧记数子模块24和数据解复用子模块25。

所述数据定界子模块20即通过1帧的记数，找到CJ，PL，ALA和GND与数据对应的模型，在经过3帧的预定界，检测所找到的数据模型是否正确，如果正确，子模块就认为已经找到正确字节，如果不正确，该子模块将重新找下1帧的数据，再寻找CJ，PL，ALA和GND与数据对应的模型。

所述配置及告警检测子模块21为可通过CPU配置的模块，它可以在异步时钟域里选择上升沿还是下降沿采集数据，它还可以将ALA作为一种状态由外部接口访问。

所述CJ侦测子模块22输入由所述数据定界子模块20送来的已经计算了1帧的信息，在其CJ侦测寄存器获得时序对应模型，再和已知的时序模型比较，即得到CJ信号在4个数据节拍的位置。

所述字节记数子模块23，由于快速时钟与慢速时钟有4倍的关系，所述字节记数子模块23就是记录这种节拍关系，通知所述解复用子模块25在对应的节拍放入相应的数据。

所述帧记数子模块24记录4个快速时钟的节拍为1个字节，它不用管这4个节拍的字节是否是正确的数据，计算到1帧字节，也就是2430个字节后，即通知所述数据定界子模块20变换搜寻状态。

所述数据解复用子模块25输入由字节记数子模决送来的节拍次序，将2位数据解复用为8位数据，同时将1为状态指示信号解复用为4位指示信号。

以下详细描述本发明的各较佳实施例：

如图3所示的是本发明数据复用方向电路的结构示意图，它由以下5个子模块组成，分别是所述时钟沿生成子模块10，所述发送时序记数子模块11，所述发送时序选择子模块12，所述告警及时序配置子模块14和所述数据复用子模块13。

所述输入时钟沿生成子模块10内的时钟有两个，分别是有4倍关系的快速时钟(77.76MHZ)和慢速时钟(19.44MHZ)，它们可以由系统的同源时钟送过来，通过系统的调整，它们的上升沿间隔在2ns左右，这样本发明可以控制快速时钟和慢速时钟的相位关系。

首先，本发明用快速时钟采样慢速时钟，通过前面的快速时钟和慢速时钟的相位关系控制可以知道，在这个异步时钟域里，信号有足够的建立时间和保持时间，消除了跨时钟域异步时钟对复用数据的影响。接着，通过逻辑变换，可以得到一个快速时钟脉冲的数据异步时钟域里传送信号，为了方便描述，本发明将这个异步时钟域里传送信号命名为TXDATA_LOAD。最后，将这个TXDATA_LOAD信号送到所述发送时序记数子模块11，作为时序同步设置信号。

所述发送时序记数子模块11就是快速时钟、慢速时钟和已复用数据的时序关系的记录模块。它是工作在快速时钟域里的，每检测到TXDATA_LOAD信号有效时，它都会将模块内的时序计数器同步设置成一个固定的值，这样就确保快速时钟、慢速时钟和数据时序关系的确定性，计数器的数值送到所述数据复用子模块13，以便在固定的时钟节拍内复用对应数据字节，同时所述发送时序记数子模块11完成的TXDATA_LOAD信号的整形，所述TXDATA_LOAD信号为组合逻辑输入，通过所述发送时序记数子模块11转换成寄存器输出到所述数据复用子模块13，提高了接口的可靠性。

所述告警及时序配置子模块14是可以通过CPU接口访问的模块。在状态指示信号中复用了CJ、PL、ALA和GND信号，CJ信号和PL信号由别的设计模块输入，而GND是为了码流识别加入，ALA信号是系统检测到出现异常情况，而这种异常情况又不至于引起致命的影响，系统可以通过CPU接口访问所述告警及时序配置子模块14，将告警寄存器置1，并通过ALA信号将信息送到接收方。通过配置该告警及时序配置子模块14，可以选择快速时钟、慢速时钟和已复用数据的4种对应时序关系的其中一种作为输出。

所述发送时序选择子模块12将复用后的数据和状态指示经4级寄存器连续采样，由输入所述告警及时序配置子模块14的配置值来决定使用哪一级的寄存器的采样值作为输出，在端口上来看就等于选择快速时钟、慢速时钟和已复用数据的4种对应时序关系的其中一种作为输出。对于高速的接口电路，对时钟与已复用数据的对应时序关系要求非常严格，数据从接入层经背板再上交换层，数据的延迟时间变得不确定，并且每个交换层槽位的时隙不同，时钟与数据的对应关系也就不同。如果复用解复用TELECOMBUS只以一个时序关系输出，无疑增加了系统设计和调试的难度。本发明设计了所述发送时序选择子模块12，灵活选择输出时序，虽然不同交换层槽位的时隙不同，但每个槽位的时隙基本固定，所以本发明很方便地选择适合的对应时序。

所述数据复用子模块13是工作在异步时钟域里，即一部份工作在快速时钟域(77.76MHZ)，一部分工作在慢速时钟域(19.44MHZ)。在每个19.44MHZ时钟的上升沿，都会将外部模块送过来的8位数据和4位状态指示采样输入。由所述发送时序记数子模块11输入整形后的TXDATA_LOAD信号，在快速时钟域里，每检测到TXDATA_LOAD信号为有效时，都会从慢速时钟域将要复用的8位数据和4位状态指示抓到快速时钟域，前面的描述本发明已经知道，通过快速时钟与慢速时钟的相位关系控制，本发明已经消除了由于异步时钟操作造成的逻辑关系的不定态。由所述发送时序记数子模块11输入时序关系记数，在相应的节拍里将8位数据和4位状态指示信号复用到2位数据和1位状态指示信号，接着将数据和状态指示送到所述发送时序选择子模块12，由该发送时序选择子模块12决定输出的时序，这就完成了接口数据的复用。

如图4所示的是本发明在数据复用方向输出的4种时序关系图，时序1为复用解复用TELECOMBUS基本的快速时钟、慢速时钟和已复用数据的对应关系时序图，从图中可以看到与77.76MHZ、19.44MHZ时钟上升沿对应的数据和状态指示为D7D6及GND信号，接下来是D1D0和CJ信号，然后是D3D2和PL信号，最后是D5D4和ALA信号。经过本发明所述发送时序选择子模块12的控制后，该时序关系可以后延一拍，即时序2，从图4可以看到与77.76MHZ、19.44MHZ时钟上升沿对应的数据和状态指示为D5D4及ALA信号。所述发送时序选择子模块12可以将时序再延后一拍，即时序3，从图4可以看到与77.76MHZ、19.44MHZ时钟上升沿对应的数据和状态指示为D3D2及PL信号。同样，所述发送时序选择子模块12还可以将时序关系再延后一拍就得时序4，与77.76MHZ、19.44MHZ时钟上升沿对应的数据和状态指示为D1D0及CJ信号。如果再延后一拍，又回到时序1，如此类推。本发明在数据复用方向有这4种时钟、数据对应时序关系的选择，从而可以很灵活的调试系统接口。

如图5所示的，是本发明数据解复用方向电路的结构示意图，它由以下6个子模块组成，分别为所述数据定界子模块20，所述配置及告警检测子模块21，所述CJ侦测子模块22，所述字节记数子模块23，所述帧记数子模块24和所述数据解复用子模块25。

在数据解复用方向，接口使能后，所述数据定界子模块20里的数据定界状态机处在搜寻状态，所述帧记数子模块24的帧计数器开始记数，它每4个快速时钟(77.76MHZ)的节拍记录为1个字节，它不关心这4个节拍的数据是否解复用为正确的数据，计算到1帧字节，也就是2430个字节后，通知所述数据定界子模块20变换搜寻状态。

以此同时，所述CJ侦测子模块22开始工作，即在这1帧的记数里，每4个快速时钟(77.76MHZ)的节拍所述CJ侦测子模块22都会将状态指示的4个节拍信号对应位或运算到该子模块内的CJ侦测寄存器里，这样经过1帧的记数，本发明会得到一个状态节拍模型。所述CJ侦测寄存器有4位，那么它的状态就会有16种情况，本发明接下来进一步分析这些情况。

首先是CJ信号，在1帧的记数的时间里，踪迹字节J0或J1必定出现，因而CJ信号的状态可能为1，也可能为0，如果在对应位进行或运算，则运算结果必定为1；接着是PL信号，在1帧的记数的时间里，必定有净荷、通路开销、中继段开销和再生段开销，因而PL信号的状态可能为1，也可能为0，如果在对应位进行或运算，则运算结果必定为1；然后是ALA信号，对于由交换层传过来的复用告警ALA信号，有可能是1，也可能0，但在1帧的记数的时间里，ALA告警信号可能有效，也可能无效，所以在对应位进行或运算，则运算结果可能为1也可能为0；最后是GND信号，由于GND是复用方为识别数据码流加入的固定电平，恒为0，如果在对应位进行或运算，则运算结果必定为0。所以在数据定界状态机的搜寻状态，CJ侦测寄存器的对应位经过1帧时间的或运算后，会得到以下模型：

表1

有效模型	无效模型
		4’b11004’b11104’b01104’b01114’b00114’b10114’b10014’b1101	4’b00004’b00014’b00104’b01004’b01014’b10004’b10104’b1111

在搜寻状态，经过1帧的记数时间，所述字节记数子模块23会将所述CJ侦测寄存器所得的状态模型输入判断CJ信号所在的节拍位置。确定了CJ信号所在的字节记数节拍位置后，所述字节记数子模块23会产生同步置位信号，将CJ信号所在的字节记数节拍位置同步设为0，将PL信号所在的字节记数节拍位置同步设为1，将ALA信号所在的字节记数节拍位置同步设为2，将GND信号所在的字节记数节拍位置同步设为3。以下是在搜寻状态，所述字节记数子模块23判断CJ信号所在的节拍位置的表格：

表2

CJ侦测寄存器	CJ信号所在的节拍位置
		4’b11004’b1110	CJ信号在字节节拍0
4’b01104’b0111	CJ信号在字节节拍1
		4’b00114’b1011	CJ信号在字节节拍2
4’b10014’b1101	CJ信号在字节节拍3
		其余	为无效模型，设置所述配置及告警检测子模块21的相关寄存器，通知系统数据解复用方向发生错误。

所述字节记数子模块23的节拍记数会送到所述数据解复用子模块25，该数据解复用子模块25会在相应的节拍记数将数据解复用到相应的数据字节位置，如记数器为0时，将数据解复用到D1D0；记数器为1时，将数据解复用到D3D2；记数器为2时，将数据解复用到D5D4；记数器为3时，将数据解复用到D7D6。然后由慢速时钟(19.44MHZ)将解复用的数据送到后续模块。该数据解复用子模块25是工作在异步时钟域，为了消除跨时钟域产生的逻辑不定态，本发明分别用慢速时钟(19.44MHZ)的上升沿和下降沿采集解复用后的数据，由所述配置及告警检测子模块21选择输出。

以上就完成了数据的解复用，为了提高解复用数据的稳定和容错，本发明还提出了数据解复用定界算法，结合图6，以下进行详细描述。

首先由所述帧记数子模块24记录4个快速时钟的节拍为1个字节，它不用管这4个节拍的字节是否是正确的数据，计算到1帧字节，也就是2430个字节后，通知所述数据定界子模块20变换搜寻状态。

其次，所述数据定界子模块24的数据定界状态机由搜寻状态进入预同步状态，并发信号给所述CJ侦测子模块22改变时序节拍，在接下来的的N帧里(N可以视数据的稳定情况改变配置)，数据是否同步。，是进入步骤四，否进入步骤三；

如数据不同步，则将所述数据定界子模块24的数据定界状态机由预同步状态返回搜寻状态，并同时通知所述帧记数子模块24重新下1帧的记数。

如数据同步，则所述数据定界子模块的数据定界状态机由预同步状态进入同步状态，并且每帧都检测所述CJ侦测子模块22中的CJ侦测寄存器是否与已知的时序模型相一致，如果是，保持这个同步状态，将解复用的数据送入后续模块。

如果检测的CJ侦测寄存器与已知的时序模型不一致，连续M帧都不一致时(M可以视数据的稳定情况改变配置)，则将所述数据定界子模块20的数据定界状态机由同步状态返回搜寻状态，并同时通知帧记数子模块重新下1帧的记数。

具体如图6所示的是本发明数据解复用定界算法状态跳转图，它的电路实现形式是本发明的光同步数字传输系统中的数字接口电路中的所述数据定界子模块20里的数据定界状态机、数据恢复错误计数器、数据恢复正确计数器和数据解复用错误计数器。由前所述，所述数据定界状态机已由搜寻状态进入预同步状态，此时所述字节记数子模块23里的字节计数器已调整了节拍记数，数据恢复错误计数器和数据恢复正确计数器开始工作，在1帧记数结束后，检测CJ侦测寄存器的模型是否为4’h1110或4’b1100，如表2所示，如果是，证明解复用正确，数据恢复正确计数器加1；如果不是，证明解复用错误，数据恢复错误计数器加1。数据恢复错误计数器计到2时，所述数据定界状态机跳回搜寻状态，重新搜寻CJ信号位置。连续N帧恢复正确(N数值可配置)，数据定界状态机即跳到同步状态。之后，数据解复用错误计数器开始工作，每帧记数结束后，都会检测所述CJ侦测寄存器的模型是否为4’h1110或4’b1100。如果连续检测M帧解复用错误(M数值可配置)，所述数据定界状态机跳回搜寻状态，重新搜寻CJ信号位置。

这样由于本发明设计了数据定界子模块，设立了数据定界状态机，并提出了接口数据解复用算法，增加了数据恢复的稳定和容错，削弱了由于系统的电平波动对数据恢复的影响。

应当理解的是，对本领域普通技术人员来说，可以根据本发明的上述技术方案及其技术构思做出各种可能的等同改变或替换，而所有这些改变和替换都应属于本发明的权利要求的请求保护范围。

Claims (5)

1、一种光同步数字传输系统中的数字接口电路，其包括一数据复用模块，所述数据复用模块对数据复用，并将预定个数的数据指示信号复用为1个状态指示信号，选择发送数据与时钟的对应时序，发送CPU的接口配置的告警信息，其还包括时钟沿生成子模块，发送时序计数子模块，发送时序选择子模块，告警及时序配置子模块，数据复用子模块；

所述时钟沿生成子模块为在复用的异步时钟域中，用快速时钟采样慢速时钟，进而得到快速时钟、慢速时钟以及已复用数据的时序关系；

所述发送时序计数子模块用于为发送的时序记数，在快速时钟、慢速时钟和已复用数据的时序关系下，在相应的时序插入相应的数据；

所述发送时序选择子模块为输入告警及时序配置子模块的配置信息，在快速时钟、慢速时钟及已复用数据中形成多个时序关系中，选择其中一种作为输出；

所述告警及时序配置子模块为可通过CPU配置的子模块，该子模块中的寄存器可以选择输出时序，以及系统配置告警信息；

所述数据复用子模块分别与所述发送时序计数子模块、所述发送时序选择子模块、所述告警及时序配置子模块通讯连接，该数据复用子模块为数据复用的转换子模块，同时将状态指示信号复用为较少位的状态指示信号。

2、根据权利要求1所述的数字接口电路，其特征在于，所述数据复用子模块将8位数据复用为2位数据，并将CJ、PL、ALA告警信号以及GND4个指示信号复用为1个状态指示信号。

3、一种光同步数字传输系统中的数字接口电路，其包括一数据解复用模块，所述数据解复用模块设立一定界算法状态机，保证数据定界的稳定与容错，以及检测由系统发送过来的告警信息，并做为一种告警状态由CPU接口读出，其还包括数据定界子模块，配置及告警检测子模块，CJ侦测子模块，字节记数子模块，帧记数子模块以及数据解复用子模块；

所述数据定界子模块通过1帧的记数找到预定对应信号数据的模型，经过预定界，检测所找到的数据模型是否正确；如果正确，该数据定界子模块即认为已找到正确的字节，否则循环上述过程；

所述配置及告警检测子模块为可通过CPU配置的子模块，其可以在异步时钟域中选择上升沿还是下降沿采集数据，并将告警信号做为一种状态由外部接口访问；

所述CJ侦测子模块输入由所述数据定界子模块送来的已计算了1帧的信息，在CJ侦测寄存器中获得时序对应模型，并和已知的时序模型比较，得到CJ信号在预定个数数据节拍的位置；

所述字节记数子模块记录快速时钟与慢速时钟的节拍关系，同种所述数据解复用子模块在对应的节拍放入相应的数据；

所述帧记数子模块记录所述快速时钟的节拍为1个字节，而不管该字节是否是正确的数据，计算到1帧字节后，通过所述数据定界子模块变换搜寻状态；

所述数据解复用子模块输入由所述字节记数子模块送来的节拍次序，解复用数据，并将所述状态指示信号解复用为对应指示信号。

4、根据权利要求3所述的数字接口电路，其特征在于，所述指示信号包括CJ、PL、ALA及GND指示信号，所述预定个数的数据节拍根据所述快速时钟与所述慢速时钟的节拍关系为4个。

5、一种光同步数字传输系统的数字接口电路的数据解复用方法，所述数字接口电路包括帧记数子模块、CJ侦测子模块及数据定界子模块，所述数据定界子模块设置有数据定界状态机，其包括以下步骤

a)所述帧记数子模块进行对1帧的记数，记录预定个数快速时钟的节拍为1个字节，而不管该字节是否是正确的数据，计算到1帧字节，通知所述数据定界子模块变换搜寻状态；

b)所述数据定界子模块的所述数据定界状态机由搜寻状态进入预同步状态，并发送信号给所述CJ侦测子模块改变时序节拍，在接下来的数个帧里，判断数据是否同步；

c)如数据同步，将所述数据定界子模块的数据定界状态机由预定同步状态返回搜寻状态，并同时通知所述帧记数子模块重新下1帧的记数；

d)如数据不同步，将所述数据定界子模块的数据定界状态机由预定同步状态进入同步状态，并且每帧都检测CJ侦测寄存器是否已与已知的时序模型相一致，如果是，则保持该同步状态，将解复用的数据送入后续子模块；如果不是，则连续数个帧都不一致；

e)将所述数据定界子模块的数据定界状态机由同步状态返回搜寻状态，并同时通知所述帧记数子模块重新下1帧的记数。

Images