CN1551316A - 电子电路装置 - Google Patents
电子电路装置 Download PDFInfo
- Publication number
- CN1551316A CN1551316A CNA2004100384120A CN200410038412A CN1551316A CN 1551316 A CN1551316 A CN 1551316A CN A2004100384120 A CNA2004100384120 A CN A2004100384120A CN 200410038412 A CN200410038412 A CN 200410038412A CN 1551316 A CN1551316 A CN 1551316A
- Authority
- CN
- China
- Prior art keywords
- wiring
- annulus
- electronic
- circuit device
- internal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一种电子电路装置,包括:形成了内部端子(9)和与该内部端子相对应的布线(2)的基板(1);基板上搭载的与所述内部端子连接的电子部件(10);以及将电子部件和内部端子密封的密封树脂(12)。布线的一部分形成环状部(3),环状部有多个间隙(15、16),被分割为不连续的多个环状部片(4a、4b、5a、5b),在多个环状部片中连接各个内部端子,通过环状部来包围密封树脂的覆盖区域。可以稳定地控制密封树脂的涂敷面积,而不必在原来必要的元件中附加用于密封树脂的流动控制的元件。
Description
技术领域
本发明涉及以裸芯片方式安装了半导体存储器等电子部件的电子电路装置,例如涉及COB(Chip on board;基板上芯片)型的电子电路装置。
背景技术
对应于电子装置本体的小型化、轻量化、便携化的趋势,对于将半导体部件等电子部件搭载在基板上的电子电路装置的小型化、轻薄化的要求高。作为具有用于小型化结构的电子电路装置,已知例如将裸芯片的半导体元件安装在基板上的COB型的半导体器件。
在COB型的半导体器件中,在基板上通过管芯接合(die bond)材料来搭载半导体芯片。在基板上设置导体布线,其一端的内部端子和半导体芯片中设置的电极通过金属线连接。半导体芯片和内部端子用树脂密封。
在现有的COB型电子电路装置的制造工序中,用于密封半导体芯片等的密封树脂通过灌注(potting)来涂敷。因此,由于没有控制树脂扩展的手段,所以因树脂的粘度、涂敷量、温度、基板状态等的偏差,树脂的浸润扩展偏差大。其结果,难以稳定地控制涂敷面积,在制品的小型化上有限制,且成本高。
为了解决这种问题,例如,在(日本)特开平9-162208号公报或特开平10-92968号公报中,公开了在安装着半导体芯片的区域的周围,通过印刷工序来形成从基板表面突出的堤防,来阻止密封树脂流动的方法。
但是,如上述以往例那样,除了通常的构成元件以外,如果使用形成用于控制密封树脂流动的堤防的新元件,则导致制造成本上升。此外,除了原来的结构元件以外还增加多余的元件,有可能产生可靠性下降的问题。例如,在通过抗蚀剂涂敷来形成用于控制密封树脂流动的堤防的情况下,如果树脂堤防是重叠在Cu布线上的部分,则在涂敷的边缘处Cu布线难以被Ni/Au电镀覆盖。因此,有布线的抗腐蚀性下降的情况。
发明内容
本发明的目的在于,以低成本提供一种小型、可靠性高的COB型的电子电路装置,可稳定地控制密封树脂的涂敷面积,而不必在原来必要的元件中附加用于控制密封树脂流动的元件。
本发明的电子电路装置包括:形成了内部端子和与该内部端子相对应的布线的基板;所述基板上搭载的与所述内部端子连接的电子部件;以及将所述电子部件和所述内部端子密封的密封树脂。所述布线的一部分形成环状部,所述环状部有多个间隙而被分割为不连续的多个环状部片,在多个所述环状部片中连接各个所述内部端子,通过所述环状部来包围所述密封树脂的覆盖区域。
附图说明
图1A是表示本发明实施方式的半导体器件的基本结构的平面图,图1B是其剖面图;
图2A是表示构成图1的半导体器件的主要部分结构的平面图,图2B是剖面图;
图3是表示实施方式1的布线主要部分形状的平面图;
图4是表示实施方式2的布线主要部分形状的平面图;
图5A~图5C是表示实施方式3的布线主要部分形状的平面图;
图6A、图6B是表示实施方式4的布线主要部分形状的平面图;
图7是表示实施方式5的布线主要部分形状的平面图;
图8A、图8B是表示实施方式6的布线主要部分形状的平面图;
图9A~图9D是表示实施方式7的布线主要部分形状的平面图;
图10是表示实施方式8的布线主要部分形状的平面图;
图11A是用于说明实施方式9的布线特征的平面图;
图11B、图11C是表示实施方式9的布线主要部分形状的平面图。
具体实施方式
在本发明的电子电路装置中,通过一部分布线中形成的环状部来包围密封树脂的覆盖区域,所以在填充密封树脂时,通过环状部厚度的堤防来控制密封树脂的流动,可以容易地调整密封树脂的涂敷面积。这种堤防没有在原来必要的元件上附加新的元件,而利用布线来形成,所以可以用低成本来实现小型、可靠性高的电子电路装置。
再有,在本发明中,所谓“环状”是指包围一定区域的带状结构,但不限于圆形。例如,也包含椭圆形、长圆形、或多边形的包围结构。此外,环状不意味着完全连接,只要作为整体形成包围结构,即使是有多个不连续部分的情况,也符合本发明所指的“环状”。
如果多重地形成环状部的布线,则可以提高控制密封树脂流动的效果。这种情况下,优选将内部端子配置在环状部的内部,布线从环状部的外部经由环状部连接至内部端子,形成来自内部端子的布线和环状部的连接点、与来自外部的布线和环状部的连接点被配置在相互不同的位置上的结构。
优选环状部与布线其他部分的交叉部形成T字状。优选在环状部的多重布线中分别设置的间隙,配置在环状部的不同法线上。此外,布线通过基板上形成的通孔与基板背面的布线连接,可以形成通孔相邻配置在环状部的外缘的结构。也可以形成将通孔配置在环状部的内部的结构。优选布线的一部分形成环状部的内部区域,以区分包含内部端子的区域和不包含内部端子的区域。
在形成不少于三条的布线时,优选各布线与环状部的交叉部,从所述环状部的外侧直线并列配置在内侧的线段在两条以下。
优选环状部外部的布线与环状部布线的交叉角度在60°以下。
以下,参照附图来说明本发明实施方式的电子电路装置。在以下的实施方式中,举例说明将半导体芯片安装在基板上的半导体器件,但在将其他电子部件安装在基板上的电子电路装置的情况下,也同样可采用各实施方式的技术思想。
首先,参照图1A和图1B,说明本发明实施方式的半导体器件的基本结构。图1A是表示卡片型的半导体器件结构的平面图,图1B是剖面图。在由印刷电路板的基材形成的基板1的上表面,形成布线2。布线2由环状部3、环状部3的内侧配置的内部布线6、环状部3的外侧配置的小环部7、以及外部布线8构成。环状部3由内环部4和外环部5构成,在内环部4中连接内部布线6。内部布线6的前端部形成内部端子9。在内部端子9的附近接合半导体芯片10,半导体芯片10的电极通过引线11与内部端子9连接。在内环部4的内部填充密封树脂12,将半导体芯片10、引线11、内部端子9和内部布线6密封。外部布线8形成在基板1的背面,与外部电极13连接。小环部7形成在基板1中设置的对应于通孔14的位置。通过通孔14中设置的电极,将小环部7和外部布线8电连接。
在基板1上形成布线2、没有设置半导体芯片10、引线11和密封树脂12的状态示于图2A、图2B。参照这些图来说明环状部3的结构。双重配置的内环部4和外环部5分别有两处间隙15、16,由此被分别分割为一对环状部片4a、4b和环状部片5a、5b。内环部4的各环状部片4a、4b和外环部5的各环状部片5a、5b一对一的对应并通过连接部17来连接。此外,内环部4的各环状部片4a、4b与一对内部布线6分别连接。小环部7分别相邻形成在外环部5的各环状部片5a、5b上。由此,从内部端子9起形成两条与内部布线6、内环部4的环状部片4a、外环部5的环状部片5a、小环部7、通孔14、外部布线8、外部电极13相连的布线。尽管这种布线结构内部有环状部3,但基本上与普通的布线相同。
根据上述半导体器件的结构,通过布线2的一部分上形成的环状部3来包围密封树脂12的覆盖区域。因此,在填充密封树脂12时,通过环状部3的厚度堤防来控制密封树脂12的流动,可以容易地调整密封树脂12的涂敷面积。而且,由于除了原来必要的元件以外,不需要附加用于流动控制的元件,所以可以用低成本来实现小型、可靠性高的COB型的电子电路装置。
优选间隙15、16的间隔低于0.2mm。如果比其宽,则密封树脂容易溢出。如果考虑密封树脂的表面张力,则优选将环状部3形成圆形的情况,使密封树脂最难溢出。但是,即使是椭圆、长圆、四边形或三角形等多边形,也可充分获得实用性的效果。作为基板1,例如可以使用玻璃环氧树脂构成的基材。作为布线2,可以使用在铜箔构成的图形上实施镀Ni和镀Au后的布线。布线2的厚度通常为20~80μm左右,宽度为0.1~0.3mm左右即可。布线2的剖面形状中的角越接近90°,由表面张力使树脂的流动停止的效果越大。
为了确保作为布线的功能,并且有效地控制密封树脂12的流动,需要适当地设定环状部3的平面形状。在以下的各实施方式的说明中,仅具体地说明环状部3的平面形状。其他部分的结构与上述半导体器件相同。
(实施方式1)
图3是表示实施方式1的构成半导体器件的布线主要部分形状的平面图。该环状部18A基本上都是一重结构。环状部18A有两处间隙19,被分离为两个环状部片18a、18b。环状部18A的内侧配置的内部端子20通过内部布线21分别连接至环状部片18a、18b。外部布线22分别直线连接至环状部片18a、18b的外侧。
(实施方式2)
图4是表示实施方式2的构成半导体器件的布线主要部分形状的平面图。在本实施方式中,环状部18由内环部23和外环部24构成,布线被双重地形成。在内环部23和外环部24中分别形成与实施方式1同样的间隙25、26。内环部23和外环部24的各环状部片由连接部27连接,形成一体的布线。内部布线21和外部布线22经由连接部27从环状部18B的内侧连接至外侧,且直线状地形成。
这样,通过双重地形成环状部18,可以提高防止密封树脂溢出的效果。此外,通过观察内环部23和外环部24之间溢出的密封树脂的状态,来判断密封树脂的扩展量,填充量的调整是容易的。此外,通过内环部23和外环部24之间的区域来获得堤坝效果,容易使涂敷厚度一定。为了提高了这种功能,使内环部23适度容易决口是有效果的。决口容易性可通过间隙的个数和长度来调整。
(实施方式3)
图5A是表示实施方式3的构成半导体器件的布线主要部分形状的平面图。在本实施方式的环状部18C中,将内部布线21与内环部23的连接点、及外部布线22与外环部24的连接点,配置在相互不同的位置。即,与图4的结构不同,内部布线21和外部布线22不是直线地连接。在与内部布线21和外部布线22的连接点不同侧的间隙25、26的部分,内环部23和外环部24通过连接部27来连接。
如图4所示的内部布线21与外部布线22在环状部18B的法线方向上连接的形状的情况下,密封树脂容易从内部布线21顺着外部布线22流出,但在本实施方式的形状中,密封树脂从内部布线21顺着外部布线22流出的作用被抑制,充分确保环状部18C产生的防止密封树脂溢出的效果。
如图5B所示的环状部18D那样,如果内部布线21与内环部23的连接点、及外部布线22与外环部24的连接点在周边方向上错开,则由于抑制密封树脂流动而有更好的效果。将本实施方式的布线结构应用于一重环状部结构的环状部18E的例子示于图5C。
(实施方式4)
图6A是表示实施方式4的构成半导体器件的布线主要部分形状的平面图。在本实施方式的环状部18F中,内环部23和内部布线28的交叉部或外环部24和外部布线29的交叉部形成T字状。此外,连结内环部23和外环部24的连结部30与上述实施方式有所不同,没有间隙25、26的部分,被配置在环状部片的中央部。
如本实施方式那样,在内环部23和内部布线21的交叉部形成T字状的情况下,与图5A所示的交叉部形成L字状的情况相比,可以抑制密封树脂顺着布线流动的作用。因此,容易充分地确保环状部18F产生的防止密封树脂溢出的效果。将本实施方式的布线结构应用于一重的环状部结构的环状部18G的例子示于图6B。
(实施方式5)
图7是表示实施方式5的构成半导体器件的布线主要部分形状的平面图。在本实施方式的环状部18H中,多个内环部31和外环部32中分别形成的间隙33a、33b和34a、34b,配置在环状部18H的不同法线上。即,在环状部18H的法线方向上观察时,间隙33a、33b和34a、34b配置成不重叠。
根据这种形状,密封树脂难以通过间隙流出,阻止密封树脂流动的效果好。
(实施方式6)
图8A是表示实施方式6的构成半导体器件的布线主要部分形状的平面图。在本实施方式的环状部18I中,在基板上形成通孔,通过对应于通孔配置的小环部35a来形成外部布线的一部分。小环部35a通过通孔与基板背面的外部布线(未图示)连接。小环部35a相邻配置在外环部32的外缘。这样,通过将外环部32和外部布线的连接部环状地形成,来抑制密封树脂顺着外部布线流出。即,通过配置小环部35a,从外环部32观察,成为布线向外侧分支的形状,与单纯的直线情况相比,可阻碍树脂的流动。
取代图8A的圆形的小环部35,如图8B所示的环状部18J那样,即使是设置矩形的小环部35b的情况,也可获得同样的效果。
(实施方式7)
图9A是表示实施方式7的构成半导体器件的布线主要部分形状的平面图。在本实施方式的环状部18K中,内部布线36横切环状部18K的内部而形成,将环状部18K的内部区域划分为包含内部端子20的区域和不包含内部端子20的区域。不包含内部端子20的区域具有作为用于调整树脂涂敷量的树脂积存部的功能。
在这种结构中,如果对包含内部端子20的区域填充密封树脂,则多余的树脂溢出到不包含内部端子20的区域,包含内部端子20的区域的树脂涂敷量被调整成一定。因此,与在单一的区域中填充树脂的情况相比,树脂填充量少,可以在包含内部端子20的区域中容易优先地确保一定的涂敷量。
图9B~图9D表示应用本实施方式的思想的布线例子。环状部18L~18N都是一重结构的情况。图9D的例子通过两组内部布线36a、36b,在环状部18N内两处设置用于调整树脂涂敷量的树脂积存部。
想优先涂敷密封树脂的部分不限于内部端子20,即使是配置了半导体芯片等特定对象的其他区域的情况,也可以采用本实施方式。此外,除了这样的目的以外,以形成密封树脂的填充量过多情况下的收集部为目的,也可以采用本实施方式的结构。
(实施方式8)
图10是表示实施方式8的构成半导体器件的布线主要部分形状的平面图。在本实施方式的环状部18O中,在内侧区域的基板中形成通孔,内部布线的一部分通过对应于通孔的小环部37而形成。从小环部37通过通孔与基板背面的布线(未图示)连接。与实施方式6所有不同,将小环部37配置在内环部31的内部。
根据这种结构,由于不将布线引出到环状部18O的外侧,所以密封树脂难以流出到环状部18O之外。但是,在环状部18O的内部可以形成的通孔的个数上有限制。
(实施方式9)
参照图11A~图11C来说明实施方式9。在上述实施方式中,为了简化说明,作为例子示出了布线为两条的情况,但即使是设有不少于三条布线的情况,也可以采用本发明。但是,在布线为不少于三条时,为了防止树脂从环状部溢出,需要在布线的结构上下工夫。
例如图11A所示结构的情况下,树脂容易溢出。这种布线具有在图3所示的布线结构中附加一条直线状布线的结构。其结果,连接内部布线和外部布线的三条直线状布线38a、38b、38c横切环状部18P的线来配置。这样结构的情况下,如果考虑通常的布线尺寸,则三条直线状布线38a、38b、38c合起来后的宽度难以低于0.5mm。而且在使用普通特性的密封树脂的情况下,如果这样的三条直线状布线遍及环状部18P的内外而存在,则被填充的树脂顺着三条直线状布线从环状部18P非常容易溢出到外部。因此,在形成不少于三条的布线时,优选将布线的结构设定成,在各布线与环状部的交叉部,从环状部外侧到内侧直线并排配置的线段在两条以下。
为了避免这种问题的布线结构的例子示于图11B、图11C。图11B是形成三条布线39a、39b、39c的例子,图11C是形成四条布线40a、40b、40c、40d的例子。根据这样的结果,避免从环状部18Q、18R的外侧至内侧将不少于三条的布线直线并排配置。由此,在各布线的尺寸上没有加无理的限制,可以良好地控制树脂的流动。
在以上各实施方式中,优选外部布线和环状部布线交叉的角度在60°以上(结构上的上限为90°)。如果布线相对于环状部布线从外侧倾斜地交叉,则树脂容易顺着倾斜部分流出。
根据以上实施方式说明的本发明的思想还可应用于使用布线以外元件来形成用于流动控制的堤防的情况。即,本发明的环状部的结构、以及用于控制树脂流动的结构也可应用于布线以外、例如配置了树脂环的情况。
在以上实施方式中,将布线构成分别连接的形状,但例如通过无电解电镀在铜箔面上实施电镀的情况下,也可以是存在孤立的布线的结构。但是,在使用电解电镀时,需要电镀引线,需要形成分别连接的形状。因此,在有多重环状部的情况下,为了实现在每个布线上没有非连接部分的连接形状,采用上述实施方式所示的结构是有效的。
本发明不限于COB,可应用于各种各样的电子部件、半导体封装。例如,即使是倒装芯片安装等情况,也可采用本发明来控制填充不足和密封树脂的流动。
Claims (10)
1.一种电子电路装置,包括:形成了内部端子和与该内部端子相配合的布线的基板、所述基板上搭载的与所述内部端子连接的电子部件、以及将所述电子部件和所述内部端子密封的密封树脂,其特征在于,
所述布线的一部分形成环状部,所述环状部有多个间隙而被分割为不连续的多个环状部片,各个所述内部端子连接至多个所述环状部片,通过所述环状部来包围所述密封树脂的覆盖区域。
2.如权利要求1所述的电子电路装置,其中,所述环状部的布线多重地形成。
3.如权利要求1或2所述的电子电路装置,其中,所述内部端子配置在所述环状部的内部,所述布线从所述环状部的外部经由所述环状部连接至所述内部端子,来自所述内部端子的布线与所述环状部的连接点、来自外部的布线与所述环状部的连接点被配置在相互不同的位置。
4.如权利要求1~3任何一项所述的电子电路装置,其中,所述环状部与所述布线一端的交叉部形成T字状。
5.如权利要求2~4任何一项所述的电子电路装置,其中,所述环状部的多重布线中分别设置的所述间隙,配置在所述环状部的不同法线上。
6.如权利要求1~5任何一项所述的电子电路装置,其中,所述布线通过所述基板中形成的通孔与所述基板背面的布线连接,所述通孔相邻配置在所述环状部的外缘。
7.如权利要求1~5任何一项所述的电子电路装置,其中,所述布线通过所述基板中形成的通孔与所述基板背面的布线连接,所述通孔配置在所述环状部的内部。
8.如权利要求1~7任何一项所述的电子电路装置,其中,所述布线的一部分形成所述环状部的内部区域,以区分包含所述内部端子的区域和不包含所述内部端子的区域。
9.如权利要求1~8任何一项所述的电子电路装置,其中,形成不少于三条的布线,在各布线与所述环状部的交叉部,从所述环状部的外侧到内侧直线并列配置的线部分不大于两条。
10.如权利要求1~9任何一项所述的电子电路装置,其中,所述环状部外部的所述布线与所述环状部布线的交叉角度不大于60°。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP122575/2003 | 2003-04-25 | ||
JP2003122575A JP4437014B2 (ja) | 2003-04-25 | 2003-04-25 | 電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1551316A true CN1551316A (zh) | 2004-12-01 |
CN100419977C CN100419977C (zh) | 2008-09-17 |
Family
ID=33296606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100384120A Expired - Fee Related CN100419977C (zh) | 2003-04-25 | 2004-04-26 | 电子电路装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7149091B2 (zh) |
JP (1) | JP4437014B2 (zh) |
CN (1) | CN100419977C (zh) |
TW (1) | TW200501283A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101140975B (zh) * | 2006-09-08 | 2011-02-16 | 日亚化学工业株式会社 | 发光装置 |
CN103378285A (zh) * | 2012-04-20 | 2013-10-30 | 精工爱普生株式会社 | 电子装置和电子设备 |
CN112672492A (zh) * | 2020-12-11 | 2021-04-16 | 深圳市诚之益电路有限公司 | 电路板布线结构和电子设备 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006032073B4 (de) * | 2006-07-11 | 2016-07-07 | Intel Deutschland Gmbh | Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte |
JP5511125B2 (ja) | 2006-12-27 | 2014-06-04 | キヤノン株式会社 | 半導体モジュール及びその製造方法 |
JP4438006B2 (ja) * | 2007-03-30 | 2010-03-24 | Okiセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
DE112009000050A5 (de) * | 2008-04-03 | 2011-05-05 | Dr. Johannes Heidenhain Gmbh | Bauelementanordnung und Verfahren zur Herstellung einer Bauelementanordnung |
FR2977369B1 (fr) * | 2011-06-30 | 2013-06-28 | Commissariat Energie Atomique | Procede d'hybridation flip-chip pour la formation de cavites hermetiques et systemes obtenus par un tel procede |
JP6107021B2 (ja) * | 2012-09-21 | 2017-04-05 | 凸版印刷株式会社 | 配線基板の製造方法 |
JP6056336B2 (ja) * | 2012-09-28 | 2017-01-11 | 日亜化学工業株式会社 | 発光装置 |
JP7299768B2 (ja) * | 2019-06-21 | 2023-06-28 | スタンレー電気株式会社 | 半導体装置、半導体素子搭載用基板、および、その製造方法 |
TWI830486B (zh) * | 2022-11-07 | 2024-01-21 | 福懋科技股份有限公司 | 封裝結構 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100199261B1 (ko) * | 1990-04-27 | 1999-06-15 | 가나이 쓰도무 | 반도체장치 및 그 제조방법 그리고 그것에 사용되는 성형장치 |
US5420757A (en) * | 1993-02-11 | 1995-05-30 | Indala Corporation | Method of producing a radio frequency transponder with a molded environmentally sealed package |
DE4443767A1 (de) * | 1994-12-08 | 1996-06-13 | Giesecke & Devrient Gmbh | Elektronisches Modul und Datenträger mit elektrischem Modul |
JP2785846B2 (ja) | 1995-04-10 | 1998-08-13 | ソニー株式会社 | プリント基板回路 |
JP3461073B2 (ja) | 1995-12-08 | 2003-10-27 | 株式会社デンソー | ベアチップ封止方法 |
JP2865072B2 (ja) | 1996-09-12 | 1999-03-08 | 日本電気株式会社 | 半導体ベアチップ実装基板 |
US6607135B1 (en) * | 1997-06-23 | 2003-08-19 | Rohm Co., Ltd. | Module for IC card, IC card, and method for manufacturing module for IC card |
JP3538170B2 (ja) * | 2001-09-11 | 2004-06-14 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
2003
- 2003-04-25 JP JP2003122575A patent/JP4437014B2/ja not_active Expired - Lifetime
-
2004
- 2004-04-22 US US10/829,580 patent/US7149091B2/en active Active
- 2004-04-22 TW TW093111180A patent/TW200501283A/zh unknown
- 2004-04-26 CN CNB2004100384120A patent/CN100419977C/zh not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101140975B (zh) * | 2006-09-08 | 2011-02-16 | 日亚化学工业株式会社 | 发光装置 |
CN103378285A (zh) * | 2012-04-20 | 2013-10-30 | 精工爱普生株式会社 | 电子装置和电子设备 |
CN112672492A (zh) * | 2020-12-11 | 2021-04-16 | 深圳市诚之益电路有限公司 | 电路板布线结构和电子设备 |
CN112672492B (zh) * | 2020-12-11 | 2023-08-29 | 深圳市诚之益电路有限公司 | 电路板布线结构和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
TW200501283A (en) | 2005-01-01 |
JP4437014B2 (ja) | 2010-03-24 |
CN100419977C (zh) | 2008-09-17 |
US7149091B2 (en) | 2006-12-12 |
US20040212061A1 (en) | 2004-10-28 |
JP2004327851A (ja) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190198437A1 (en) | Interposer substrate and semiconductor package | |
CN1945817A (zh) | 半导体器件及其制造方法 | |
US7262510B2 (en) | Chip package structure | |
CN1615676A (zh) | 电路部件内置模块 | |
CN1551316A (zh) | 电子电路装置 | |
CN1921101A (zh) | 半导体器件 | |
CN1945820A (zh) | 半导体器件封装基板和半导体器件封装结构 | |
US20210202425A1 (en) | Semiconductor package using flip-chip technology | |
US8772950B2 (en) | Methods and apparatus for flip chip substrate with guard rings outside of a die attach region | |
CN1934704A (zh) | 芯片层叠型半导体装置 | |
EP3154084A2 (en) | Semiconductor package using flip-chip technology | |
US7626263B2 (en) | Semiconductor device and package including the same | |
JP5891295B2 (ja) | 半導体装置 | |
CN1235277C (zh) | 设有再接线部件的集成电路制造方法及相应的集成电路 | |
CN1206729C (zh) | 半导体装置及其制造方法、电路板和电子仪器 | |
US20210193610A1 (en) | Semiconductor die with capillary flow structures for direct chip attachment | |
CN100527398C (zh) | 半导体器件的凸点结构和制造方法 | |
JP4837513B2 (ja) | 半導体パッケージの製造方法、及び表示装置の製造方法 | |
US7154187B2 (en) | Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device | |
US11670574B2 (en) | Semiconductor device | |
US20180219136A1 (en) | Flexible circuits for mounting light emitting semiconductor device | |
US11830803B2 (en) | Chip-on-film package having redistribution pattern between semiconductor chip and connection terminal | |
JP5112409B2 (ja) | 電子回路装置 | |
CN1753174A (zh) | 无外引脚封装结构 | |
CN219575636U (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080917 Termination date: 20170426 |