CN1549349A - 低温多晶硅薄膜电晶体的结构 - Google Patents
低温多晶硅薄膜电晶体的结构 Download PDFInfo
- Publication number
- CN1549349A CN1549349A CNA031237339A CN03123733A CN1549349A CN 1549349 A CN1549349 A CN 1549349A CN A031237339 A CNA031237339 A CN A031237339A CN 03123733 A CN03123733 A CN 03123733A CN 1549349 A CN1549349 A CN 1549349A
- Authority
- CN
- China
- Prior art keywords
- drain
- source
- those
- gate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明是关于一种低温多晶硅薄膜电晶体的结构,其包括数个多晶硅层,配置在一基板上,每一多晶硅层中包括有一源极区、一汲极区以及位于源极区以及汲极区之间的一通道区;一闸介电层,覆盖住多晶硅层;一闸极,配置在通道区上方的闸介电层上;一中间介电层,覆盖住闸极;数个源极接触窗/汲极接触窗,位于中间介电层以及闸介电层中,每一源极接触窗/汲极接触窗是与对应的源极区/汲极区电性接触;以及一源极金属层/汲极金属层,形成在中间介电层上,其中,源极金属层/汲极金属层是与源极接触窗/汲极接触窗电性连接。其可解决现有习知大宽长比的低温多晶硅薄膜电晶体在大电流操作时元件容易因电流过大造成劣化,导致元件信赖度不佳问题,而具有非常适于实用的功效。
Description
技术领域
本发明涉及一种电学领域基本电气元件中的薄膜电晶体的结构,特别是涉及一种低温多晶硅薄膜电晶体的结构。
背景技术
低温多晶硅薄膜电晶体(电晶体即晶体管,为了便于说明结构,以下均称为电晶体),是一种有别于一般传统的非晶硅薄膜电晶体(AmorphousSilicon TFT)的技术,其电子迁移率可以达到200cm2/V-sec以上,因此可使薄膜电晶体元件做得更小,而使开口率(Aperture Ratio)增加,进而增加显示器亮度,减少功率消耗的功能。另外,由于电子迁移率的增加可以将部份驱动电路随同薄膜电晶体制程同时制造于玻璃基板上,大幅提升液晶显示面板的特性及可靠度,使得面板制造成本大幅降低,因此制造成本较非晶硅薄膜电晶体液晶显示器低出许多。另外,因低温多晶硅薄膜电晶体液晶显示器具有厚度薄、重量轻、分辨率佳等特点,因此特别适合应用于要求轻巧省电的移动终端产品上。
请参阅图1A与图1B所示,图1A是现有习知的低温多晶硅薄膜电晶体的上视结构示意图,图1B是图1A中I-I’剖面的剖面示意图。该现有习知的低温多晶硅薄膜电晶体,其包括一多晶硅层106(包括源极区12、汲极区14、通道区13)、一闸极108、一源极金属层102、一汲极金属层104、一闸介电层107、一中间介电层(inter-layer dielectric layer)109以及接触窗12a、14a;其中:
该多晶硅层106,是配置在基板100上,且多晶硅层106中是形成有两掺杂区(源极区12以及汲极区14)以及位于源极区12以及汲极区14之间的通道区13。
该闸介电层107,是覆盖住多晶硅层106。而该闸极108是形成在通道区13上方的闸介电层107上。另外,中间介电层109是形成在基板100的上方,覆盖闸极108。
再者,该接触窗12a、14a,是配置在中间介电层109以及闸介电层107中,而源极金属层102以及汲极金属层104是形成在中间介电层109上,且源极金属层102与汲极金属层104是藉由接触窗12a、14a而与源极区12以及汲极区14电性连接。
上述的低温多晶硅薄膜电晶体,其通道长度是为L,通道宽度是为W(如图1A所示),通道宽长比为W/L,因此一般低温多晶硅薄膜电晶体都是大宽长比的设计。然而,上述现有传统的大宽长比的低温多晶硅薄膜电晶体在大电流的操作时,元件容易因电流过大而造成劣化,使得元件的临界电压(Threshold Voltage)和次临界斜率(sub-Threshold Swing)变大,而导致元件的信赖度不佳。
由此可见,上述现有的低温多晶硅薄膜电晶体的结构仍存在有诸多的缺陷,而亟待加以进一步改进。
为了解决上述低温多晶硅薄膜电晶体的结构存在的问题,相关厂商莫不费尽心思来谋求解决之道,但是长久以来一直未见适用的设计被发展完成,而一般产品又没有适切的结构能够解决上述问题,此显然是相关业者急欲解决的问题。
有鉴于上述现有的低温多晶硅薄膜电晶体的结构存在的缺陷,本发明人基于丰富的实务经验及其专业知识,积极加以研究创新,经过不断的研究、设计,并经反复试作样品及改进后,终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于,克服现有的低温多晶硅薄膜电晶体的结构存在的缺陷,而提供一种新型的低温多晶硅薄膜电晶体的结构,所要解决的主要技术问题是使其可以解决现有习知的大宽长比的低温多晶硅薄膜电晶体在大电流的操作时,元件容易因电流过大而造成劣化,从而导致元件的信赖度不佳的问题,而具有非常适于实用的优良功效。
本发明的目的及解决其主要技术问题是采用以下的技术方案来实现的。依据本发明提出的一种低温多晶硅薄膜电晶体的结构,其包括:复数个多晶硅层,配置在一基板上,其中每一该些多晶硅层中包括有一源极区、一汲极区以及位于该源极区以及该汲极区之间的一通道区;一闸介电层,覆盖在该些多晶硅层之上;一闸极,配置在该些通道区上方的该闸介电层上;一中间介电层,形成在该基板的上方,覆盖住该闸极;复数个源极接触窗,位于该中间介电层以及该闸介电层中,每一该些源极接触窗是与对应的其中一该些源极区电性接触;复数个汲极接触窗,位于该中间介电层以及该闸介电层中,每一该些汲极接触窗是与对应的其中一该些汲极区电性接触;一源极金属层,形成在该中间介电层上,其中该源极金属层是与该些源极接触窗电性连接;以及一汲极金属层,形成在该中间介电层上,其中该汲极金属层是与该些汲极接触窗电性连接;其中每一该些源极区/汲极区/通道区以及该闸极是构成一子薄膜电晶体,且每一该些子薄膜电晶体的通道宽度为W,通道长度为L。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的低温多晶硅薄膜电晶体的结构,其中所述的每一该些子薄膜电晶体是为一p型薄膜电晶体。
前述的低温多晶硅薄膜电晶体的结构,其中所述的每一该些子薄膜电晶体是为一n型薄膜电晶体。
前述的低温多晶硅薄膜电晶体的结构,其中所述的每一该些n型薄膜电晶体更包括一淡掺杂汲极区,配置在每一该些源极区/汲极区以及其通道区之间。
前述的低温多晶硅薄膜电晶体的结构,其中所述的每一该些子薄膜电晶体的通道宽长比(W/L)是介于0.1至8之间。
前述的低温多晶硅薄膜电晶体的结构,其中所述的闸极是为一直线形闸极,且该源极金属层以及该汲极金属层是分别为一直线形源极金属层以及一直线形汲极金属层。
前述的低温多晶硅薄膜电晶体的结构,其中所述的闸极是为一U形闸极,该源极金属层是对应配置在该U形闸极的内部,而该汲极金属层是为对应配置在该U型闸极外部的一U形汲极金属层。
前述的低温多晶硅薄膜电晶体的结构,其中所述的源极金属层具有复数个源极金属层接触部以及一源极金属层连接部,且每一该些源极金属层接触部是与每一该些源极接触窗电性连接,而该源极金属层连接部是将该些源极金属层接触部串接起来。
前述的低温多晶硅薄膜电晶体的结构,其中所述的汲极金属层具有复数个汲极金属层接触部以及一汲极金属层连接部,且每一该些汲极金属层接触部是分别与每一该些汲极接触窗电性连接,而该汲极金属层连接部是将该些汲极金属层接触部串接起来。
本发明的目的及解决其主要技术问题还采用以下技术方案来实现。依据本发明提出的一种低温多晶硅薄膜电晶体的结构,其包括:一闸极,配置在一基板上;一闸介电层,形成在该基板的上方,覆盖在该闸极;复数个多晶硅层,配置在该闸介电层上,其中每一该些多晶硅层中包括有一源极区、一汲极区以及位于该源极区以及该汲极区之间的一通道区,且该些通道区是位于该闸极的上方;一中间介电层,形成在该基板的上方,覆盖住该多晶硅层;复数个源极接触窗,位于该中间介电层中,每一该些源极接触窗是与对应的其中一该些源极区电性接触;复数个汲极接触窗,位于该中间介电层中,每一该些汲极接触窗是与对应的其中一该些汲极区电性接触;一源极金属层,形成在该中间介电层上,其中该源极金属层是与该些源极接触窗电性连接;以及一汲极金属层,形成在该中间介电层上,其中该汲极金属层是与该些汲极接触窗电性连接;其中每一该些源极区/汲极区/通道区以及该闸极是构成一子薄膜电晶体,且每一该些子薄膜电晶体的通道宽度为W,通道长度为L。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的低温多晶硅薄膜电晶体的结构,其中所述的每一该些子薄膜电晶体是为一p型薄膜电晶体。
前述的低温多晶硅薄膜电晶体的结构,其中所述的每一该些子薄膜电晶体是为一n型薄膜电晶体。
前述的低温多晶硅薄膜电晶体的结构,其中所述的每一该些n型薄膜电晶体更包括一淡掺杂汲极区,配置在每一该些源极区/汲极区以及其通道区之间。
前述的低温多晶硅薄膜电晶体的结构,其中所述的每一该些子薄膜电晶体的通道宽长比(W/L)是介于0.1至8之间。
前述的低温多晶硅薄膜电晶体的结构,其中所述的闸极是为一直线形闸极,且该源极金属层以及该汲极金属层是分别为一直线形源极金属层以及一直线形汲极金属层。
前述的低温多晶硅薄膜电晶体的结构,其中所述的闸极是为一U形闸极,该源极金属层是对应配置在该U形闸极的内部,而该汲极金属层是为对应配置在该U型闸极外部的一U形汲极金属层。
前述的低温多晶硅薄膜电晶体的结构,其中所述的源极金属层具有复数个源极金属层接触部以及一源极金属层连接部,且每一该些源极金属层接触部是与每一该些源极接触窗电性连接,而该源极金属层连接部是将该些源极金属层接触部串接起来。
前述的低温多晶硅薄膜电晶体的结构,其中所述的汲极金属层具有复数个汲极金属层接触部以及一汲极金属层连接部,且每一该些汲极金属层接触部是分别与每一该些汲极接触窗电性连接,而该汲极金属层连接部是将该些汲极金属层接触部串接起来。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知,本发明的主要技术内容如下:
本发明提出一种低温多晶硅薄膜电晶体的结构,其包括有数个多晶硅层、一闸介电层、一闸极、一中间介电层、数个源极接触窗、数个汲极接触窗、一源极金属层以及一汲极金属层。其中,数个多晶硅层是配置在一基板上,且每一多晶硅层中是包括有一源极区、一汲极区以及位于源极区以及汲极区之间的一通道区。闸介电层是位于基板的上方,覆盖住上述的多晶硅层。另外,闸极是配置在通道区上方的闸介电层上,中间介电层是形成在基板的上方,覆盖住闸极。此外,数个源极接触窗是位于中间介电层以与门介电层中,且每一源极接触窗是与对应的其中一源极区电性接触。同样的,数个汲极接触窗是位于中间介电层以与门介电层中,且每一汲极接触窗是与对应的其中一汲极区电性接触。再者,源极金属层是形成在中间介电层上,其中源极金属层是与上述的数个源极接触窗电性连接。而汲极金属层是形成在中间介电层上,其中汲极金属层是与上述的数个汲极接触窗电性连接。在此,每一源极区/汲极区/通道区以及闸极是构成一子薄膜电晶体,且每一子薄膜电晶体的通道宽度为W,通道长度为L,其宽长比(W/L)是介于0.1至8之间。
本发明提出一种低温多晶硅薄膜电晶体的结构,其包括一闸极、一闸介电层、数个多晶硅层、一中间介电层、数个源极接触窗、数个汲极接触窗、一源极金属层以及一汲极金属层。其中,闸极是配置在一基板上,而闸介电层是形成在基板的上方,覆盖住闸极。另外,数个多晶硅层是配置在闸介电层上,其中每一多晶硅层中是包括有一源极区、一汲极区以及位于源极区以及汲极区之间的一通道区,而且通道区是位于闸极的上方。中间介电层是形成在基板的上方,覆盖住多晶硅层。此外,数个源极接触窗是位于中间介电层中,且每一源极接触窗是与对应的其中一源极区电性接触。同样的,数个汲极接触窗是位于中间介电层中,且每一汲极接触窗是与对应的其中一汲极区电性接触。再者,源极金属层是形成在中间介电层上,其中源极金属层是与上述的数个源极接触窗电性连接。而汲极金属层是形成在中间介电层上,其中汲极金属层是与上述的数个汲极接触窗电性连接。在此,每一源极区/汲极区/通道区以与门极是构成一子薄膜电晶体,且每一子薄膜电晶体的通道宽度为W,通道长度为L,其宽长比(W/L)是介于0.1至8之间。
由于本发明的低温多晶硅薄膜电晶体是由数个子膜电晶体并联所构成,故当元件在操作时,流经各子薄膜电晶体的电流为总电流的1/N(N为子薄膜电晶体的总数),因此可避免在大电流的操作下会造成元件劣化的问题,而具有非常适于实用的功效。
综上所述,本发明特殊的低温多晶硅薄膜电晶体的结构,主要包括数个多晶硅层,配置在一基板上,其中每一多晶硅层中是包括有一源极区、一汲极区以及位于源极区以及汲极区之间的一通道区;一闸介电层,覆盖住多晶硅层;一闸极,配置在通道区上方的闸介电层上;一中间介电层,覆盖住闸极;数个源极接触窗/汲极接触窗,位于中间介电层以及闸介电层中,每一源极接触窗/汲极接触窗是与对应的源极区/汲极区电性接触;以及一源极金属层/汲极金属层,形成在中间介电层上,其中源极金属层/汲极金属层是与源极接触窗/汲极接触窗电性连接。借由上述结构,可以解决现有习知的大宽长比的低温多晶硅薄膜电晶体在大电流的操作时元件容易因电流过大而造成劣化,从而导致元件的信赖度不佳的问题,而具有非常适于实用的优良功效。其具有上述优点及实用价值,且在同类产品中均未见有类似的结构设计公开发表或使用,其不论是在结构上或功能上皆有较大的改进,且在技术上有较大的进步,并产生了好用及实用的效果,而确实具有增进的功效,从而更加适于实用,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1A是现有习知的低温多晶硅薄膜电晶体的上视示意图。
图1B是现有习知的低温多晶硅薄膜电晶体的剖面示意图。
图2是本发明一较佳实施例的低温多晶硅薄膜电晶体的上视示意图。
图2A是本发明一较佳实施例的低温多晶硅薄膜电晶体的剖面示意图。
图2B是本发明另一较佳实施例的低温多晶硅薄膜电晶体的剖面示意图。
图3是本发明再一较佳实施例的低温多晶硅薄膜电晶体的上视示意图。
图4是本发明另一较佳实施例的低温多晶硅薄膜电晶体的上视示意图。
图5是本发明另一较佳实施例的低温多晶硅薄膜电晶体的上视示意图。
100:基板 102、302、502:源极金属层
104、304、504:汲极金属层 106、206a、206b至206n:多晶硅层
107:闸介电层 108:闸极
109:中间介电层 12、202a:源极区
13、203a:通道区 14、204a:汲极区
12a、12b至12n:源极接触窗 14a、14b至14n:汲极接触窗
201a:淡掺杂汲极区 302a、502a:源极金属层连接部
304b、5 04b:汲极金属层连接部 L:通道长度
W、Wa、Wb至Wn:通道宽度
具体实施方式
以下结合附图及较佳实施例,对依据本发明提出的低温多晶硅薄膜电晶体的结构其具体实施方式、结构、特征及其功效,详细说明如后。
请参阅图2、图2A所示,图2是本发明一较佳实施例的一种低温多晶硅薄膜电晶体的上视示意图,图2A是图2中II-II′剖面的剖面示意图。本发明低温多晶硅薄膜电晶体的结构,其包括数个多晶硅层206a、206b至206n、一闸介电层107、一闸极108、一中间介电层109、数个源极接触窗12a、12b至12n、数个汲极接触窗14a、14b至14n、一源极金属层102以及一汲极金属层104;其中:
上述的数个多晶硅层206a、206b至206n是配置在一基板100上,且每一多晶硅层206a、206b至206n中是包括有一源极区、一汲极区以及位于源极区以及汲极区之间的一通道区,以图2A的多晶硅层206a为例,该多晶硅层206a是包括有一源极区202a、一汲极区204a以及位于源极区202a以及汲极区204a之间的一通道区203a。
上述的闸介电层107,是设置位于基板100的上方,覆盖住多晶硅层206a、206b至206n。另外,上述的闸极108是配置在闸介电层107上,且其是对应配置在多晶硅层206a、206b至206n的通道区的上方。而上述的中间介电层109是形成在基板100的上方,覆盖住闸极108。
此外,上述的数个源极接触窗12a、12b至12n是位于中间介电层109以与门介电层107中,且每一源极接触窗12a、12b至12n是与对应的其中一源极区电性接触(例如源极接触窗12a是与源极区202a电性接触)。同样的,数个汲极接触窗14a、14b至14n是位于中间介电层109以与门介电层107中,且每一汲极接触窗14a、14b至14n是与对应的其中一汲极区电性接触(例如汲极接触窗14a是与汲极区204a电性接触)。
再者,上述的源极金属层102,是形成在中间介电层109上,其中源极金属层102是与源极接触窗12a、12b至12n电性连接,以使每一多晶硅层206、206a至206n中的源极区有电性连接的关系。而上述的汲极金属层104是形成在中间介电层109上,其中汲极金属层104是与汲极接触窗14a、14b至14n电性连接,以使每一多晶硅层206a、206b至206n中的汲极区有电性连接的关系。
在此,每一多晶硅层206a、206b至206n的源极区/汲极区/通道区以及闸极108是构成一子薄膜电晶体,且该每一子薄膜电晶体的通道宽度为Wa、Wb至Wn,通道长度为L,每一子薄膜电晶体的通道宽长比(Wa/L、Wb/L至Wn/L)例如是介于0.1至8之间。
在一较佳实施例中,每一子薄膜电晶体是为相同形式的薄膜电晶体,例如每一子薄膜电晶体都是p型薄膜电晶体,或是每一子薄膜电晶体都是n型薄膜电晶体。倘若上述的子薄膜电晶体是为n型薄膜电晶体,则在每一子薄膜电晶体的源极区/汲极区以及其通道区之间更包括有一淡掺杂的汲极区,例如图2A所示,在多晶硅层206a中的源极区/汲极区202a/204a与其通道区203a之间还包括有淡掺杂的汲极区201a。
因此,本发明的低温多晶硅薄膜电晶体是由数个子薄膜电晶体并联而成,且每一子薄膜电晶体是共享同一闸极108,每一子薄膜电晶体的源极区是电性连接至同一源极金属层102,每一子薄膜电晶体的汲极区是电性连接至同一汲极金属层104。由于每一子薄膜电晶体的通道长度为L,而通道宽度则是Wa、Wb至Wn,因此低温多晶硅薄膜电晶体的通道宽比(W/L)是为:
W/L=(Wa+Wb+........+Wn)/L
本发明的低温多晶硅薄膜电晶体是由数个具有小通道宽长比的子薄膜电晶体并联而成,当在大电流操作时,流经各子薄膜电晶体的电流为总电流量的1/N(N为子薄膜电晶体的总数),换言之,流经每一子薄膜电晶体的电流为:
Ix=I×Wx/(Wa+Wb+........+Wn)
Ix:流经其中一子薄膜电晶体的电流
I:总电流
Wx:其中一子薄膜电晶体的通道宽度
因此,本发明可以避免元件因电流过大而造成元件劣化的问题。
在图2A中所示的低温多晶硅薄膜电晶体,是为闸极在顶部型低温多晶硅薄膜电晶体(Top Gate LTPS-TFT),然而,本发明并非仅能用在此种形式的低温多晶硅薄膜电晶体中,本发明亦可以应用在闸极在底部型低温多晶硅薄膜电晶体(Bottom Gate LTPS-TFT),如图2B所示。在图2B中是绘示出其中一子薄膜电晶体的剖面图,其中闸极108是配置在基板100上,而多晶硅层206a是配置闸极108的上方,且闸极108与多晶硅层206a之间还包括有一闸介电层107,除了闸极108与多晶硅层206a的配置方式与图2A有所差异之外,其它构件以及配置方式则与图2A相同。
本发明的低温多晶硅薄膜电晶体的结构是由数个子薄膜电晶体并联所构成,其布置方式除了如图2所示以外,即闸极108是为一直线形闸极,源极金属层102与汲极金属层104是分别为一直线形源极金属层以及一直线形汲极金属层,本发明的低温多晶硅薄膜电晶体的布置方式还可以如图3所示。
请参阅图3所示,源极金属层302具有数个源极金属层接触部302b以及一源极金属层连接部302a,且每一源极金属层接触部302b是与每一源极接触窗12a、12b至12n电性连接,而源极金属层连接部302a是将数个源极金属层接触部302b串接起来。另外,汲极金属层304具有数个汲极金属层接触部304b以及一汲极金属层连接部304a,且每一汲极金属层接触部304b是分别与每一汲极接触窗14a、14b至14n电性连接,而汲极金属层连接部304a是将数个汲极金属层接触部304b串接起来。
在另一较佳实施例中,该低温多晶硅薄膜电晶体的布置方式可以如图4所示,即其闸极408是为一U形闸极,而源极金属层402是对应配置在U形闸极408的内部,汲极金属层404是为对应配置在U型闸极408外部的一U形汲极金属层。此种布置方式可以在单一低温多晶硅薄膜电晶体中设置更多的子薄膜电晶体。
在另一较佳实施例中,该低温多晶硅薄膜电晶体的布置方式可以如图5所示,与图4同样的是其闸极408是为一U形闸极,而源极金属层502是对应配置在U形闸极408的内部,汲极金属层504是为对应配置在U型闸极408外部的一U形汲极金属层。除此之外,源极金属层502具有数个源极金属层接触部502b以及一源极金属层连接部502a,且每一源极金属层接触部502b是与每一源极接触窗12a、12b至12n电性连接,而源极金属层连接部502a是将数个源极金属层接触部502b串接起来。另外,汲极金属层504具有数个汲极金属层接触部504b以及一汲极金属层连接部504a,且每一汲极金属层接触部504b是分别与每一汲极接触窗14a、14b至14n电性连接,而汲极金属层连接部504a是将数个汲极金属层接触部504b串接起来。
在以上所举的实施例是为数种由数个子薄膜电晶体并联成一低温多晶硅薄膜电晶体的布置,然而,本发明并非限定在上述所举的布置方式中。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但是凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (18)
1、一种低温多晶硅薄膜电晶体的结构,其特征在于其包括:
复数个多晶硅层,配置在一基板上,其中每一该些多晶硅层中包括有一源极区、一汲极区以及位于该源极区以及该汲极区之间的一通道区;
一闸介电层,覆盖在该些多晶硅层之上;
一闸极,配置在该些通道区上方的该闸介电层上;
一中间介电层,形成在该基板的上方,覆盖住该闸极;
复数个源极接触窗,位于该中间介电层以及该闸介电层中,每一该些源极接触窗是与对应的其中一该些源极区电性接触;
复数个汲极接触窗,位于该中间介电层以及该闸介电层中,每一该些汲极接触窗是与对应的其中一该些汲极区电性接触;
一源极金属层,形成在该中间介电层上,其中该源极金属层是与该些源极接触窗电性连接;以及
一汲极金属层,形成在该中间介电层上,其中该汲极金属层是与该些汲极接触窗电性连接;
其中每一该些源极区/汲极区/通道区以及该闸极是构成一子薄膜电晶体,且每一该些子薄膜电晶体的通道宽度为W,通道长度为L。
2、根据权利要求1所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的每一该些子薄膜电晶体是为一p型薄膜电晶体。
3、根据权利要求1所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的每一该些子薄膜电晶体是为一n型薄膜电晶体。
4、根据权利要求3所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的每一该些n型薄膜电晶体更包括一淡掺杂汲极区,配置在每一该些源极区/汲极区以及其通道区之间。
5、根据权利要求1所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的每一该些子薄膜电晶体的通道宽长比(W/L)是介于0.1至8之间。
6、根据权利要求1所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的闸极是为一直线形闸极,且该源极金属层以及该汲极金属层是分别为一直线形源极金属层以及一直线形汲极金属层。
7、根据权利要求1所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的闸极是为一U形闸极,该源极金属层是对应配置在该U形闸极的内部,而该汲极金属层是为对应配置在该U型闸极外部的一U形汲极金属层。
8、根据权利要求1所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的源极金属层具有复数个源极金属层接触部以及一源极金属层连接部,且每一该些源极金属层接触部是与每一该些源极接触窗电性连接,而该源极金属层连接部是将该些源极金属层接触部串接起来。
9、根据权利要求1所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的汲极金属层具有复数个汲极金属层接触部以及一汲极金属层连接部,且每一该些汲极金属层接触部是分别与每一该些汲极接触窗电性连接,而该汲极金属层连接部是将该些汲极金属层接触部串接起来。
10、一种低温多晶硅薄膜电晶体的结构,其特征在于其包括:
一闸极,配置在一基板上;
一闸介电层,形成在该基板的上方,覆盖在该闸极;
复数个多晶硅层,配置在该闸介电层上,其中每一该些多晶硅层中包括有一源极区、一汲极区以及位于该源极区以及该汲极区之间的一通道区,且该些通道区是位于该闸极的上方;
一中间介电层,形成在该基板的上方,覆盖住该多晶硅层;
复数个源极接触窗,位于该中间介电层中,每一该些源极接触窗是与对应的其中一该些源极区电性接触;
复数个汲极接触窗,位于该中间介电层中,每一该些汲极接触窗是与对应的其中一该些汲极区电性接触;
一源极金属层,形成在该中间介电层上,其中该源极金属层是与该些源极接触窗电性连接;以及
一汲极金属层,形成在该中间介电层上,其中该汲极金属层是与该些汲极接触窗电性连接;
其中每一该些源极区/汲极区/通道区以及该闸极是构成一子薄膜电晶体,且每一该些子薄膜电晶体的通道宽度为W,通道长度为L。
11、根据权利要求10所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的每一该些子薄膜电晶体是为一p型薄膜电晶体。
12、根据权利要求10所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的每一该些子薄膜电晶体是为一n型薄膜电晶体。
13、根据权利要求12所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的每一该些n型薄膜电晶体更包括一淡掺杂汲极区,配置在每一该些源极区/汲极区以及其通道区之间。
14、根据权利要求10所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的每一该些子薄膜电晶体的通道宽长比(W/L)是介于0.1至8之间。
15、根据权利要求10所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的闸极是为一直线形闸极,且该源极金属层以及该汲极金属层是分别为一直线形源极金属层以及一直线形汲极金属层。
16、根据权利要求10所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的闸极是为一U形闸极,该源极金属层是对应配置在该U形闸极的内部,而该汲极金属层是为对应配置在该U型闸极外部的一U形汲极金属层。
17、根据权利要求10所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的源极金属层具有复数个源极金属层接触部以及一源极金属层连接部,且每一该些源极金属层接触部是与每一该些源极接触窗电性连接,而该源极金属层连接部是将该些源极金属层接触部串接起来。
18、根据权利要求10所述的低温多晶硅薄膜电晶体的结构,其特征在于其中所述的汲极金属层具有复数个汲极金属层接触部以及一汲极金属层连接部,且每一该些汲极金属层接触部是分别与每一该些汲极接触窗电性连接,而该汲极金属层连接部是将该些汲极金属层接触部串接起来。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031237339A CN1327531C (zh) | 2003-05-19 | 2003-05-19 | 低温多晶硅薄膜晶体管的结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031237339A CN1327531C (zh) | 2003-05-19 | 2003-05-19 | 低温多晶硅薄膜晶体管的结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1549349A true CN1549349A (zh) | 2004-11-24 |
CN1327531C CN1327531C (zh) | 2007-07-18 |
Family
ID=34321448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031237339A Expired - Lifetime CN1327531C (zh) | 2003-05-19 | 2003-05-19 | 低温多晶硅薄膜晶体管的结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1327531C (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017161625A1 (zh) * | 2016-03-23 | 2017-09-28 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
CN108155195A (zh) * | 2016-12-02 | 2018-06-12 | 群创光电股份有限公司 | 显示设备 |
WO2018149139A1 (zh) * | 2017-02-16 | 2018-08-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板及显示装置 |
CN109256429A (zh) * | 2018-08-03 | 2019-01-22 | 深圳市华星光电技术有限公司 | 氧化物半导体薄膜晶体管及其制作方法 |
CN110137261A (zh) * | 2018-10-29 | 2019-08-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
US10749036B2 (en) | 2018-08-03 | 2020-08-18 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Oxide semiconductor thin film transistor having spaced channel and barrier strips and manufacturing method thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW287299B (en) * | 1996-02-26 | 1996-10-01 | Taiwan Semiconductor Mfg | The manufacturing method for IC contacting structure |
-
2003
- 2003-05-19 CN CNB031237339A patent/CN1327531C/zh not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017161625A1 (zh) * | 2016-03-23 | 2017-09-28 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
CN108155195A (zh) * | 2016-12-02 | 2018-06-12 | 群创光电股份有限公司 | 显示设备 |
CN108155195B (zh) * | 2016-12-02 | 2021-06-04 | 群创光电股份有限公司 | 显示设备 |
CN113257840A (zh) * | 2016-12-02 | 2021-08-13 | 群创光电股份有限公司 | 显示设备 |
WO2018149139A1 (zh) * | 2017-02-16 | 2018-08-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板及显示装置 |
CN109256429A (zh) * | 2018-08-03 | 2019-01-22 | 深圳市华星光电技术有限公司 | 氧化物半导体薄膜晶体管及其制作方法 |
WO2020024411A1 (zh) * | 2018-08-03 | 2020-02-06 | 深圳市华星光电技术有限公司 | 氧化物半导体薄膜晶体管及其制作方法 |
US10749036B2 (en) | 2018-08-03 | 2020-08-18 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Oxide semiconductor thin film transistor having spaced channel and barrier strips and manufacturing method thereof |
CN110137261A (zh) * | 2018-10-29 | 2019-08-16 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1327531C (zh) | 2007-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109300915B (zh) | 一种阵列基板、显示面板和显示装置 | |
CN1638569A (zh) | 双面板型有机电致发光显示器件及其制造方法 | |
CN1445861A (zh) | 具位於主动胞元阵列外的屏蔽电极和较小闸极-汲极电容的电晶体排列 | |
CN1925170A (zh) | 横向双扩散场效应晶体管及含有它的集成电路 | |
CN1680861A (zh) | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 | |
CN107039533A (zh) | 半导体装置 | |
CN100416889C (zh) | 平板显示装置 | |
CN1656610A (zh) | 沟槽栅半导体器件及制造方法 | |
CN1700828A (zh) | 有机电致发光显示器及其制造方法 | |
CN1735294A (zh) | 有机电致发光器件及其制造方法 | |
CN1992370A (zh) | 有机薄膜晶体管及其制造方法 | |
CN105655380A (zh) | 一种有机发光显示面板 | |
CN1719508A (zh) | 显示器的像素电路 | |
CN1638564A (zh) | 有源矩阵有机电致发光显示器件及其制造方法 | |
CN1549349A (zh) | 低温多晶硅薄膜电晶体的结构 | |
CN1442904A (zh) | 半导体装置 | |
CN1581514A (zh) | 栅体短路的薄膜晶体管、其制造方法及相关显示器 | |
CN1622714A (zh) | 电致发光显示装置及其制造方法 | |
US7452756B2 (en) | Semiconductor device and manufacturing process thereof | |
CN1560998A (zh) | 薄膜半导体集成电路 | |
CN1504816A (zh) | 像素结构及其制造方法 | |
CN1809931A (zh) | 沟槽mos结构 | |
CN1912725A (zh) | 薄膜晶体管及包含此薄膜晶体管的显示器 | |
CN1719616A (zh) | 具有双栅极结构的非晶硅薄膜晶体管及其制造方法 | |
CN1266658C (zh) | 主动式有机发光二极管的画素结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20070718 |