CN1540926A - 异步双端口随机存储器复用驱动装置 - Google Patents

异步双端口随机存储器复用驱动装置 Download PDF

Info

Publication number
CN1540926A
CN1540926A CNA2003101032270A CN200310103227A CN1540926A CN 1540926 A CN1540926 A CN 1540926A CN A2003101032270 A CNA2003101032270 A CN A2003101032270A CN 200310103227 A CN200310103227 A CN 200310103227A CN 1540926 A CN1540926 A CN 1540926A
Authority
CN
China
Prior art keywords
bus
asynchronous
dpram
control
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101032270A
Other languages
English (en)
Other versions
CN100561949C (zh
Inventor
杨祥春
王剑刚
文海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haimen science and Technology Development General Corporation
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CNB2003101032270A priority Critical patent/CN100561949C/zh
Publication of CN1540926A publication Critical patent/CN1540926A/zh
Application granted granted Critical
Publication of CN100561949C publication Critical patent/CN100561949C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种数据通讯领域中的异步DPRAM复用驱动装置,包括地址总线和控制总线(101)、R/W读写控制线(102)、数据总线(103)、地址总线及控制总线驱动器(201)、逻辑单元(202)、两个以上的数据总线驱动器(203)和(204)、片选信号和方向控制信号线(301)、主异步DPRAM接口总线(401)、与所述数据总线驱动器同样数量的从异步DPRAM接口总线(402)和(403)。本发明能克服现有技术存在的测试系统复杂度高、可靠性差、驱动能力差、资源浪费严重的缺点,有效降低测试系统复杂度,提高可靠性、增强系统的驱动能力,并有效节省资源的异步DPRAM复用驱动装置。

Description

异步双端口随机存储器复用驱动装置
技术领域
本发明涉及数据通讯领域,尤其涉及对数据通讯系统进行测试的数据传输方法。
背景技术
随着通讯技术的快速发展,人们的生活和工作半径获得极大延伸,并进一步对通讯技术提出日益增高的要求,使得通讯技术得到更好的发展。在数据通讯业务中,数据的交换是一个非常重要的技术,在通讯系统的设计中,一般由异步DPRAM(dual-port Random-access memory双端口随机存储器)承担数据交换的中继,完成两个子系统间的信息交互功能。事实上,由于几乎所有的应用场合都需要通讯设备具有很高的稳定性和可靠性,所以对于通讯设备的测试显得十分重要,在对通讯系统的进行测试过程中,如果被测系统存在多个DPRAM接口,则在构建测试系统时,需要多套DPRAM总线与被测系统相连。而在目前,测试系统往往只有一套DPRAM总线,这样就需要多个测试系统同时与被测系统相连,才能完成对被测系统的测试。可以看出,这一方法由于主控制器一般只能提供一套DPRAM总线,在被测系统有多个DPRAM的情况下,需要提供多个控制器共同来完成测试,使整个测试系统过于复杂,从而极大地降低了整个系统的可靠性。而且由于主控制器与DPRAM之间的总线如果直接进行连接,经过传输后,容易产生信号损耗大,总线的时序发生畸变,不能远传,降低了系统的驱动能力。同时,该方法由于采用多套控制器,从而导致严重浪费资源。
发明内容
本发明的目的是克服现有技术存在的测试系统复杂度高、可靠性差、驱动能力差、资源浪费严重的缺点,以期提供一种能够有效降低测试系统复杂度,提高可靠性、增强系统的驱动能力,并有效节省资源的异步DPRAM复用驱动装置。
为实现上述目的,本发明构造了一种异步DPRAM复用驱动装置,包括地址总线和控制总线、R/W读写控制线、数据总线、地址总线及控制总线驱动器、逻辑单元、两个以上的数据总线驱动器、片选信号和方向控制信号线、主异步DPRAM接口总线、与所述数据总线驱动器同样数量的从异步DPRAM接口总线;
由测试系统输入的地址信号和控制信号通过所述地址总线和控制总线送到所述地址总线及控制总线驱动器,经处理后送到所述主异步DPRAM接口总线;由片选总线和测试系统送来的R/W读写控制信号经所述R/W读写控制线送到所述逻辑单元,对R/W读写控制信号译码后经所述片选信号和方向控制信号线将片选信号和方向控制信号送到所述数据总线驱动器、由测试系统输入的数据信息通过所述的数据总线送到所述的数据总线驱动器,经处理后分别输出至所述从异步DPRAM接口总线;所述主异步DPRAM接口总线分别与各个从异步DPRAM接口总线构成两组数据线,同被测系统的异步DPRAM数据总线相连接。
所述数据总线驱动器具有方向性,是双向驱动器,方向控制由所述逻辑单元输出的方向控制信号线来进行控制的,由2个以上的双向驱动器组成,驱动器的数目由外接的异步DPRAM决定。逻辑单元对测试系统送来的R/W信号线进行非门处理后,去控制数据总线的方向。
所述地址总线及控制总线驱动器为单向驱动,完成简单的总线驱动功能,由测试系统输出信号到异步DPRAM。
所述地址和控制总线控制的信号主要包括:R/W、BUSY、/CE、/OE、/SEM、/UB、/LB、INT等信号。
本发明所构造的异步DPRAM复用驱动装置,通过构造一个逻辑单元和几个数据总线驱动器,使得测试系统通过上述结构控制被测系统的多个异步DPRAM数据总线,从而有效降低测试系统复杂度,提高可靠性,并有效节省资源的异步DPRAM复用驱动装置。与此同时本装置还具有较强的驱动能力,可有效消防信号传输中的损耗。
附图说明
图1为本发明所述异步DPRAM复用驱动装置结构图。
图2为本发明所述装置中逻辑单元结构图。
图3为本发明所述装置中的数据驱动器结构图。
具体实施方式
下面结合附图对本发明装置作进一步详细描述。
本发明涉及一种用于异步DPRAM的复用驱动装置,它应用于被测系统有多套异步DPRAM的测试系统中。用本复用装置可以用一套DPRAM总线就可以同时对多个异步DPRAM进行操作,完成具有多个异步DPRAM被测系统的测试。
本发明用于测试系统中的异步DPRAM的测试装置中,可实现对被测系统的多个异步DPRAM进行测试,实现多个异步DPRAM的总线信号复用;同时,本装置还具有较强的驱动能力,可有效消防信号传输中的损耗。克服了以前异步DPRAM测试装置的缺点。本发明包括多个数据总线驱动器,一个地址总线驱动器和逻辑控制单元。这套装置中,地址总线驱动器是单向的;数据总线驱动器为双向的,其方向需要由逻辑控制单元来进行控制。
附图1是本发明所述异步DPRAM复用驱动装置的结构图。异步DPRAM驱动复用装置由三部分组成:地址总线及控制总线驱动器、逻辑单元和数据总线驱动三部分组成。
101是测试系统输入的地址总线和控制总线,102是片选总线和测试系统送来的R/W读写控制线。103是测试系统输入的数据总线。逻辑单元202是整个复用装置的控制核心,它对测试系统送输入的片选总线进行译码,301是逻辑单元输出的片选信号和方向控制信号,由它来对数据总线驱动器203和204数据总线驱动器进行控制。被测系统中的各个异步DPRAM数据总线,与复用装置的数据总线驱动器相连。因此,当某个数据总线驱动器被逻辑单元选通后,与它相连接的异步DPRAM是与测试系统的数据总线相连。在逻辑上,其它的异步DPRAM与测试系统的数据总线是断开的,因此,测试系统可以通过复用装置来对这个异步DPRAM进行测试。依次改变片选总线102的值,就可以对各个异步DPRAM进行测试,完成整个异步DPRAM的测试过程。当测试系统对异步DPRAM进行读时,数据总线是由异步DPRAM输出电平到测试系统;当测试系统对异步DPRAM进行写的时候,数据总线是由测试系统输出电平到异步DPRAM。因此,复用装置中的总线驱动器具有方向性,是双向驱动器,它的方向控制也是由逻辑单元202输出的方向控制信号线301来进行控制的。逻辑单元对测试系统送来的R/W信号线进行非门处理后,去控制数据总线的方向。
数据总线驱动器203和204对测试系统与异步DPRAM相连的数据总线进行驱动的驱动器,它为双向驱动器,可以由测试系统输出信号到异步DPRAM,或由异步DPRAM输出信号给测试系统。数据总线驱动器是由2个个以上的双向驱动器组成,驱动器的数目由外接的异步DPRAM决定。它的使能由逻辑单元202输出的片选信号来进行控制,当主控制器要选中某个异步DPRAM来进行测试,则通过片选总线发出相应的控制信号,经逻辑单元进行译码后,输出片选信号来使能相应的双向驱动器。同时,由逻辑单元输出的方向控制线DIR对数据的方向进行控制。数据总线驱动器203输出数据总线402到被测DPRAM。
地址和控制总线驱动器201为单向驱动,它只是完成简单的总线驱动功能,由测试系统输出信号到异步DPRAM。地址总线和控制总线101中的制总线包括有:R/W、BUSY、/CE、/OE、/SEM、/UB、/LB、INT等信号。
地址总线和控制总线101、R/W读写控制线102、数据总线103是测试系统输入的异步DPRAM接口总线和片选总线。主异步DPRAM接口总线401和从步DPRAM接口总线402、主异步DPRAM接口总线401和从步DPRAM接口总线403组成了两组异步DPRAM接口总线,与被测异步DPRAM连接。
附图2为本发明所述装置中逻辑单元的原理图。逻辑单元要完成的功能主要是对片选总线进行译码,输出片选信号去控制相应的数据总线驱动器,同时,对主控制器送来的R/W信号进行处理后,去控制数据总线的方向。片选总线的数目是由要控制的DPRAM的数目来决定,如二个DPRAM时,可用一条片选线来进行译码。输出的片选控制线是由片选总线控制的,它直接对数据总线进行使能,选通要进行操作的DPRAM,使主控制器能对选通的DPRAM进行相应的读写操作。
附图3为数据总线驱动器原理图。图中201和202是数据总线驱动器,它是一个双向驱动器,方向由逻辑单元输入的方向控制信号103来进行控制。数据总线驱动器是整个复用装置实现的重点,要对多小个异步DPRAM进行测试,就需要有多小个双向驱动器,图中的102、104是逻辑单元输出的片选控制信号线。数据总线驱动器的选通是由逻辑单元输出的片选信号线来进行控制的。301和302是经过驱动后的数据总线,它直接与各个异步DPRAM相连接。

Claims (5)

1、一种异步DPRAM复用驱动装置,其特征在于,包括地址总线和控制总线(101)、R/W读写控制线(102)、数据总线(103)、地址总线及控制总线驱动器(201)、逻辑单元(202)、两个以上的数据总线驱动器(203)和(204)、片选信号和方向控制信号线(301)、主异步DPRAM接口总线(401)、与所述数据总线驱动器同样数量的从异步DPRAM接口总线(402)和(403);
由测试系统输入的地址信号和控制信号通过所述地址总线和控制总线(101)送到所述地址总线及控制总线驱动器(201),经处理后送到所述主异步DPRAM接口总线(401);由片选总线和测试系统送来的R/W读写控制信号经所述R/W读写控制线(102)送到所述逻辑单元(202),对R/W读写控制信号译码后经所述片选信号和方向控制信号线(301)将片选信号和方向控制信号送到所述数据总线驱动器(203)和(204)、由测试系统输入的数据信息通过所述的数据总线(103)送到所述的数据总线驱动器(203)和(204),经处理后分别输出至所述从异步DPRAM接口总线(402)和(403);所述主异步DPRAM接口总线(401)分别与各个从异步DPRAM接口总线(402)、(403)构成两组数据线,同被测系统的异步DPRAM数据总线相连接。
2、根据权利要求1所述的异步DPRAM复用驱动装置,其特征在于,所述数据总线驱动器(203)和(204)具有方向性,是双向驱动器,方向控制由所述逻辑单元(202)输出的方向控制信号线(301)来进行控制的,由2个以上的双向驱动器组成,驱动器的数目由外接的异步DPRAM决定。逻辑单元对测试系统送来的R/W信号线进行非门处理后,去控制数据总线的方向。
3、根据权利要求1所述的异步DPRAM复用驱动装置,其特征在于,所述逻辑单元(202)包括一个译码器和一个非门,所述译码器接收所述R/W读写控制线(102)送来的片选信号,并输出片选信号到所述数据总线驱动器(203)和(204);所述非门接收所述R/W读写控制线(102)送来的R/W读写控制信号,输出相应信号到所述数据总线驱动器(203)和(204)。
4、根据权利要求1所述的异步DPRAM复用驱动装置,其特征在于,所述地址总线及控制总线驱动器(201)为单向驱动,完成简单的总线驱动功能,由测试系统输出信号到异步DPRAM。
5、根据权利要求1所述的异步DPRAM复用驱动装置,其特征在于,所述地址和控制总线(101)控制的信号主要包括:R/W、BUSY、/CE、/OE、/SEM、/UB、/LB、INT等信号。
CNB2003101032270A 2003-11-03 2003-11-03 异步双端口随机存储器复用驱动装置 Expired - Fee Related CN100561949C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2003101032270A CN100561949C (zh) 2003-11-03 2003-11-03 异步双端口随机存储器复用驱动装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2003101032270A CN100561949C (zh) 2003-11-03 2003-11-03 异步双端口随机存储器复用驱动装置

Publications (2)

Publication Number Publication Date
CN1540926A true CN1540926A (zh) 2004-10-27
CN100561949C CN100561949C (zh) 2009-11-18

Family

ID=34333248

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101032270A Expired - Fee Related CN100561949C (zh) 2003-11-03 2003-11-03 异步双端口随机存储器复用驱动装置

Country Status (1)

Country Link
CN (1) CN100561949C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145402B (zh) * 2007-10-26 2010-06-09 中兴通讯股份有限公司 一种闪存存储器子卡测试方法
CN102717612A (zh) * 2011-03-29 2012-10-10 上海宝信软件股份有限公司 针刻印机的高速通信接入装置
CN103135942A (zh) * 2013-01-21 2013-06-05 中央民族大学 存储装置和数据的拷贝方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145402B (zh) * 2007-10-26 2010-06-09 中兴通讯股份有限公司 一种闪存存储器子卡测试方法
CN102717612A (zh) * 2011-03-29 2012-10-10 上海宝信软件股份有限公司 针刻印机的高速通信接入装置
CN102717612B (zh) * 2011-03-29 2015-10-21 上海宝信软件股份有限公司 针刻印机的高速通信接入装置
CN103135942A (zh) * 2013-01-21 2013-06-05 中央民族大学 存储装置和数据的拷贝方法

Also Published As

Publication number Publication date
CN100561949C (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
CN108228513B (zh) 一种基于fpga架构的智能串口通讯装置
CN101656096A (zh) 已注册dimm存储器系统
CN113608936B (zh) 一种多路接口测试系统及方法
CN107066413B (zh) 一种用于处理多个总线设备数据的方法及其总线系统
CN117278890B (zh) 光模块访问方法、装置、系统、电子设备及可读存储介质
US12086474B2 (en) Control method for requesting status of flash memory, flash memory system
CN103903651A (zh) 双线串行端口内建自测电路及其通讯方法
CN109407574B (zh) 一种多总线可选择输出控制装置及其方法
CN113938630B (zh) Led显示屏的控制方法和显示屏组
CN109815073B (zh) 一种基于pxi平台的高速串口srio的测试方法
CN100561949C (zh) 异步双端口随机存储器复用驱动装置
CN116737624B (zh) 一种高性能数据存取装置
CN214474972U (zh) 一种PCIE和RapidIO数据转换装置
CN113965702B (zh) 一种基于国产化平台的多通道视频无缝切换电路及其方法
CN100353718C (zh) 一种扩展i2c总线的系统及方法
CN105005233B (zh) 基于反射内存网及dsp控制器的脉冲电源实时控制系统
JP3940843B2 (ja) シリアル通信システム及びシリアル通信用ローカル端末
CN111831209B (zh) 数据存取装置及系统
US7472212B2 (en) Multi CPU system
CN203522329U (zh) 一种配电终端遥控系统
CN1290016C (zh) 用于内部电路仿真器系统的装置及其内存存取方法
US7237050B2 (en) Multi-channel serial advanced technology attachment control system and control card thereof
CN1619517A (zh) 多通道内部集成电路
CN216014148U (zh) 一种服务器和服务器背板
CN106250336A (zh) 一种fpga及进行总线切换的方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HAIMEN TECHNOLOGY DEVELOPMENT CORP.

Free format text: FORMER OWNER: ZTE CORPORATION

Effective date: 20130723

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 518057 SHENZHEN, GUANGDONG PROVINCE TO: 226144 NANTONG, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20130723

Address after: 226144, No. 600, Beijing Road, Haimen, Jiangsu, Nantong province (room 0212 of administrative center)

Patentee after: Haimen science and Technology Development General Corporation

Address before: 518057 Nanshan District high tech Industrial Park, Guangdong, South Road, science and technology, ZTE building, legal department

Patentee before: ZTE Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20161103

CF01 Termination of patent right due to non-payment of annual fee