CN102717612B - 针刻印机的高速通信接入装置 - Google Patents

Abstract

本发明揭示了一种针刻印机的高速通信接入装置，包括：DP接口模块、RS485驱动模块、DP协议解析模块、主控模块、SPI接口模块和电源模块。RS485驱动模块通过485差分信号传输线连接到DP接口模块。DP协议解析模块通过信号传输线连接到RS485驱动模块，DP协议解析模块集成了Profibus-DP协议。主控模块通过数据总线、地址总线和IO口连接到DP协议解析模块，主控模块固化底层DP协议程序，主控模块与DP协议解析模块之间采用数据总线和地址总线分离的异步方式通信。SPI接口模块通过两路SPI总线连接到主控模块。电源模块连接到RS485驱动模块、DP协议解析模块和主控模块，为这些模块供电。

Description

针刻印机的高速通信接入装置

技术领域

本发明涉及数据通信技术，尤其涉及一种应用于针刻印机的高速通信接入装置。

背景技术

目前钢铁、冶金等大型企业都已装备上了PLC总线集成控制系统，所以在PLC总线上负载的设备需要符合其通信标准，Profibus-DP正是基于PLC总线的一种目前最流行的通信标准。开发带Profibus-DP接口的工业设备就能方便的接驳到应用了PLC的工业现场。

DP通信的开发主要有以下两种手段：

嵌入式控制器附加内部软件：嵌入式控制器UART口与PLC的DP的数据口直连，置于嵌入式控制器上的软件实现OSI中的链路层协议。此法的优点是产品硬件成本低、稳定性好。缺点是波特率不能根据现场环境自适应；调试难度很大，开发周期长；升级成本高，移植性差。

嵌入式控制器附加协议芯片：嵌入式控制器与协议芯片总线连接，协议芯片通过外围电路与PLC的DP口直连。通信机制是由协议芯片内部的寄存器完成，嵌入式控制器上的软件完成协议芯片内部设置和空间分配。此法的优点是波特率可以自适应；最大传输速度可达12M；可移植性较好。缺点是需要独立设计外围电路发挥DP强大的通信功能。

针刻印机主要应用在钢铁、冶金等流程工业，为物料作永久性的标记。所以开发能够融合DP接口的高速通信接入装置有迫切的需要。由此，我们设计了一种基于DP协议的物理层、数据链路层和部分应用层协议，因为DP通信使用的是周期性数据交换，IO数据长度必须保证GSD文件定义与ARM主控制器设定的一致。所以为了适应针刻印机不同帧数据长度的不同，在其上封装适用于针刻印机通信协议。以往的高速通信接入装置主要的缺点如下：

1)没有周到防静电设计不足应付恶劣工业环境。

2)485底层驱动采用三片光耦加总线收发器的形式，体积大、电流传输率不稳定，使用寿命短，功耗较高。

3)不重视EMC测试，对外部传导辐射大。

发明内容

本发明旨在提出一种带Profibus-DP接口的高速通信接入装置。

根据本发明，揭示了一种针刻印机的高速通信接入装置，包括：DP接口模块、RS485驱动模块、DP协议解析模块、主控模块、SPI接口模块和电源模块。

RS485驱动模块通过485差分信号传输线连接到DP接口模块。DP协议解析模块通过信号传输线连接到RS485驱动模块，DP协议解析模块集成了Profibus-DP协议。主控模块通过数据总线、地址总线和IO口连接到DP协议解析模块，主控模块固化底层DP协议程序，主控模块与DP协议解析模块之间采用数据总线和地址总线分离的异步方式通信。SPI接口模块通过两路SPI总线连接到主控模块。电源模块连接到RS485驱动模块、DP协议解析模块和主控模块，电源模块为这些模块供电。

在一个实施例中，该针刻印机的高速通信接入装置还包括高能静电防护器，跨接在DP接口模块和RS485驱动模块之间。

在一个实施例中，该高能静电防护器包括并联的第一支路和第二支路，第一支路包括串联的第一放电管、第一电阻和第一TVS管，第二支路包括串联的第二放电管、第二电阻和第二TVS管。其中的第一放电管和第二放电管的放电电压为470V，第一TVS管和第二TVS管的箝制电压为6.8V。

在一个实施例中，该针刻印机的高速通信接入装置还包括第一晶振限幅滤波器和第二晶振限幅滤波器，第一晶振限幅滤波器连接到DP协议解析模块，第二晶振限幅滤波器连接到主控模块。其中第一晶振限幅滤波器和第二晶振限幅滤波器各自包括一晶振模块，晶振模块的VCC脚连接有0Ω的电阻R3，VCC脚还通过电容C1连接到地，晶振模块的OUT脚上连接电阻R4的一端，电阻R4的另一端作为晶振模块的输出信号XCLK，输出信号XCLK通过电容C2连接到地，电阻R4和电容C2组成RC滤波网络。

在一个实施例中，RS485驱动模块是磁隔离总线收发芯片。

采用本发明的针刻印机的高速通信接入装置，在主控模块中固化底层DP协议程序，解决普通51不能完全发挥DP高速通信速率的问题。采用数据总线和地址总线分离的异步方式，它的通信速度比同步方式快，且能由程序完全控制。在固件程序中，采用结构体指针对VPC3芯片内的RAM进行读写，把RAM地址和结构体指针绑定，便于总线的快速读写访问。读写访问的时间间隔通过寄存器配置实现精确的RAM读写控制，减少了ARM主控制器与VPC3芯片的接线复杂度。选用SPI总线跟外部控制器进行通信。SPI的传输速率取决于作为主控制器的给出的同步时钟信号频率，所以只要作为主控制器的时钟信号频率大于12Mbit/s就完全能够发挥DP的高速通信优势。本发明的针刻印机的高速通信接入装置充分利用DP接口广泛的工业应用和DP通信速度，采用DP的物理层、数据链路层和部分应用层协议，再在其上封装适用于通用设备通信的传输协议。

附图说明

图1揭示了根据本发明的一实施例的针刻印机的高速通信接入装置的结构图。

图2揭示了根据本发明的一实施例的RS485驱动模块的结构图。

图3揭示了根据本发明的一实施例的高能静电防护器的结构图。

图4揭示了根据本发明的一实施例的晶振限幅滤波器的结构图。

图5揭示了本发明所使用的高速通信接入装置和PLC数据交换的报文格式。

图6揭示了本发明所使用的高速通信接入装置和PLC数据交换的协议。

图7揭示了本发明的一实施例中主控模块的主程序流程图。

图8揭示了本发明的一实施例中主控模块的中断程序流程图。

具体实施方式

本发明提出一种应用于针刻印机的带Profibus-DP接口的高速通信接入装置，该装置通过PLC端的Profibus-DP接口和微控制器端的SPI接口把应用于工业现场的针刻印机方便的集成到了流程工业中。跨接在DP接口和RS485驱动间的高能静电防护器可以有效的防雷击等瞬态高能量冲击。晶振限幅滤波器可以有效抑制伴随晶振的干扰信号，降低向外传导能量。基于DP物理层、数据链路层开发的上层应用协议，能够精确的控制每段数据交换报文的长度并有效的解决了DP底层IO长度固定和数据帧长度可变的矛盾。

参考图1所示，该针刻印机的高速通信接入装置包括：DP接口模块101、RS485驱动模块102、DP协议解析模块103、主控模块104、SPI接口模块105、电源模块106、高能静电防护器107、第一晶振限幅滤波器108和第二晶振限幅滤波器109。

RS485驱动模块102通过485差分信号传输线连接到DP接口模块101。DP协议解析模块103通过信号传输线连接到RS485驱动模块102，DP协议解析模块103集成了Profibus-DP协议。主控模块104通过数据总线、地址总线和IO口连接到DP协议解析模块103，主控模块104固化底层DP协议程序，主控模块104与DP协议解析模块103之间采用数据总线和地址总线分离的异步方式通信。SPI接口模块105通过两路SPI总线连接到主控模块104。电源模块106连接到RS485驱动模块102、DP协议解析模块103和主控模块104，为这些模块供电。高能静电防护器107跨接在DP接口模块101和RS485驱动模块102之间。第一晶振限幅滤波器108连接到所述DP协议解析模块103，第二晶振限幅滤波器109连接到主控模块104。

在图1所示的实施例中，主控模块104可以是NXP公司的32位ARM7系列的LPC2214，主控模块104固化底层DP协议程序，解决普通51不能完全发挥DP高速通信速率的问题。DP协议解析模块103具体可以是VIPA公司的DP从站芯片VPC3，内置4KRAM，集成了Profibus-DP的VP0、VP1和部分VP2版本协议。主控模块104与DP协议解析模块103通过数据总线、地址总线和IO口相连，采用数据总线和地址总线分离的异步方式，它的通信速度比同步方式快，且能由程序完全控制。

参考图2所示，揭示了根据本发明的一实施例的RS485驱动模块的结构图。在图2所示的实施例中，摒弃了以往常见的光耦加485总线收发芯片的分立组件，而是选用了ADI公司的ADM2486高速磁隔离总线收发芯片。其中U3的VDD1和GND1采用3.3v的供电回路，VDD2和GND2采用5v的供电回路，且两个供电回路物理隔离；U3的RXD、RTS和TXD是芯片内集成的三个磁隔离变压器的原边引脚分别对应DP协议解析模块出来的RXD、RTS和TXD信号；U3的RE引脚接3.3v的供电回路的地；U3的A、B引脚分别接对应的DP信号。磁隔离的RS485驱动方式消除了光电转换环节、光耦传输中不稳定的电流传输率和使用寿命问题，功耗比光耦低不少。

参考图3所示，图3揭示了根据本发明的一实施例的高能静电防护器的结构图。在图3所示的实施例中，高能静电防护器107包括并联的第一支路和第二支路，第一支路包括串联的第一放电管A1、第一电阻R1和第一TVS管T1，第二支路包括串联的第二放电管A2、第二电阻R2和第二TVS管T2。第一放电管A1和第二放电管A2的放电电压为470V，第一TVS管T1和第二TVS管T2的箝制电压为6.8V。第一放电管A1和第二放电管A2均选用君耀公司的2RP470L-8型放电管，瞬态静电通过放电管后电压被限制在470V左右。第一电阻R1和第二电阻R2均选用tyco公司的TR250-120T快速自恢复保险丝限制浪涌电流，在温度升高时电流急剧上升，迅速引发断路，从而避免因温度过高出现故障。第一TVS管T1和第二TVS管T2均选用FairChild公司的P6KE6.8CA的TVS管，这样到收发器的电压可以轻易的箝制在6.8V左右，从而实现对DP接口的保护。

参考图4所示，图4揭示了根据本发明的一实施例的晶振限幅滤波器的结构图。根据本发明的一实施例，第一晶振限幅滤波器108和第二晶振限幅滤波器109各自包括一晶振模块，晶振模块的VCC脚连接有0Ω的电阻R3，VCC脚还通过电容C1连接到地，晶振模块的OUT脚上连接电阻R4的一端，电阻R4的另一端作为晶振模块的输出信号XCLK，输出信号XCLK通过电容C2连接到地，电阻R4和电容C2组成RC滤波网络。具体而言，如图4所示，晶振模块是48M的高频晶振。在晶振的VCC脚近端加0Ω电阻可以阻止伴随晶振产生的噪声信号进入电源网络，VCC脚对地通过C1连接用以电源滤波。在晶振的OUT脚上连接R4的一端，R4的另一端作为晶振的实际输出信号XCLK，同时和C2的一端连接，C2的另一端接地。R4和C2组成了一个RC滤波网络对有源晶振的输出信号进行滤波，滤除信号伴随的高频谐波分量，同时R4的存在减小了有源晶振输出的信号幅度，有效降低辐射能量有利于通过EMC检测。

图5揭示了根据本发明的一实施例的高速通信接入装置和PLC数据交换的报文格式，在每个请求报文被传输之前，都会带有一个同步信号SYN。SYN是不少于40个机器周期的空闲状态，它的存在能够精确的控制每段数据交换报文的长度，因为在任意一段数据报文中，两个独立的字符间是没有时间间隙的。特别地，为了适应不同长度的数据帧与DP底层IO长度固定的矛盾，在数据块上层还封装了一层协议。

图6揭示了本发明所使用的高速通信接入装置和PLC数据交换的协议。假设DP底层固定的IO长度为M字节，如果数据帧长度为N字节(N<M-1)，那么可以通过1次数据交换完成，M个字节长度中，第一个字节表示有效数据长度为N字节，接着N个字节为需要交换的数据，最后用M-N-1个0补全。如果数据帧的长度为N字节(N>M)，那么可以通过[N/(M-1)]+1次数据交换完成，前面[N/(M-1)]次数据交换格式都是，第一个字节为(M-1)，接着(M-1)个字节为需要交换的数据，最后1次数据交换格式是，第一个字节为N％(M-1)，接着N％(M-1)个字节为需要交换的数据，最后用M-1-N％(M-1)个0补全。其中符号“[]”表示对中括弧内的数取整运算，符号“％”表示取模运算。

图7揭示了本发明的一实施例中主控模块的主程序流程图，是主控模块实现针刻印机与PLC通信的主要流程步骤。对高速通信接入装置上电开始启动，主控制器首先对相关管脚配置成SPI通信接口，并进行初始化设置，把一个SPI接口(SPI0)设置成主机模式，负责发送数据到针刻印机，把另一个SPI接口(SPI1)设置成从机模式，负责接收针刻印机的数据。很多情况下，针刻印机的设备只留有一个SPI口，另外一个SPI通常被用作存储卡的读写总线或者LCD液晶屏控制，但是这个SPI口的SSEL口和CS口共用一个端口，所以可以自由在SPI的主机模式和从机模式之间切换。接着对VPC3芯片进行复位，给芯片的复位信号下降沿必须持续10ms以上，保证芯片彻底复位。复位完芯片后，需要对VPC3各相关寄存器进行初始化设置，包括内部看门狗设置、从站地址设置、设备标识码设置、模式寄存器设置、波特率控制字设置。接收PLC端的数据并发送此数据到针刻印机发在主循环里。在主循环里通过查询方式获得PLC是否有数据输出，若有，则PLC送入数据至VPC3的D缓冲区，VPC3的D缓冲区和N缓冲区自动交换数据，ARM7通过寄存器操作就可以使D缓冲区和U缓冲区进行数据交换并读取U缓冲区中的数据，然后把此数据通过SPI0接口的主机模式发送到针刻印机；若无则跳入外部诊断。为了能够实时报警，在主循环里还嵌了外部诊断，若有，则把诊断数据写入VPC3诊断缓冲区等PLC主动来取，然后返回主循环开始处；若无，则直接返回主循环开始处。

图8揭示了本发明的一实施例中主控模块的中断程序流程图，是主控模块实现针刻印机与PLC通信的中断流程步骤。控制器设置了两个中断：SPI中断和外部中断，并设置SPI的中断优先级高于外部中断。当中断产生时，首先判断是否SPI中断，若是，SPI中断接收SPI接口传来的数据，并将其传送至VPC3的当前U缓冲区；若否，则跳入外部中断判断。接着判断是否外部中断，外部中断控制VPC3实现DP协议的通信状态机制，当有指令报文到来或各种错误事件发生时，微处理器会得到通知并需要相应的处理。若是，VPC3外部中断通过辨识预定义的中断源数字可以扩展表示若干中断，且这些中断间没有优先级之分。

采用本发明的针刻印机的高速通信接入装置，在主控模块中固化底层DP协议程序，解决普通51不能完全发挥DP高速通信速率的问题。采用数据总线和地址总线分离的异步方式，它的通信速度比同步方式快，且能由程序完全控制。在固件程序中，采用结构体指针对VPC3芯片内的RAM进行读写，把RAM地址和结构体指针绑定，便于总线的快速读写访问。读写访问的时间间隔通过寄存器配置实现精确的RAM读写控制，减少了ARM主控制器与VPC3芯片的接线复杂度。选用SPI总线跟外部控制器进行通信。SPI的传输速率取决于作为主控制器的给出的同步时钟信号频率，所以只要作为主控制器的时钟信号频率大于12Mbit/s就完全能够发挥DP的高速通信优势。本发明的针刻印机的高速通信接入装置充分利用DP接口广泛的工业应用和DP通信速度，采用DP的物理层、数据链路层和部分应用层协议，再在其上封装适用于通用设备通信的传输协议。

Claims (7)

1.一种针刻印机的高速通信接入装置，其特征在于，包括：

DP接口模块；

RS485驱动模块，通过485差分信号传输线连接到所述DP接口模块；

DP协议解析模块，通过信号传输线连接到所述RS485驱动模块，所述DP协议解析模块集成了Profibus-DP协议；

主控模块，通过数据总线、地址总线和IO口连接到所述DP协议解析模块，所述主控模块固化底层DP协议程序，主控模块与DP协议解析模块之间采用数据总线和地址总线分离的异步方式通信；

SPI接口模块，通过两路SPI总线连接到所述主控模块；

电源模块，连接到所述RS485驱动模块、DP协议解析模块和主控模块，电源模块为这些模块供电。

2.如权利要求1所述的针刻印机的高速通信接入装置，其特征在于，还包括高能静电防护器，跨接在所述DP接口模块和RS485驱动模块之间。

3.如权利要求2所述的针刻印机的高速通信接入装置，其特征在于，所述高能静电防护器包括并联的第一支路和第二支路，所述第一支路包括串联的第一放电管、第一电阻和第一TVS管，第二支路包括串联的第二放电管、第二电阻和第二TVS管。

4.如权利要求3所述的针刻印机的高速通信接入装置，其特征在于，所述第一放电管和第二放电管的放电电压为470V，第一TVS管和第二TVS管的箝制电压为6.8V。

5.如权利要求1所述的针刻印机的高速通信接入装置，其特征在于，还包括第一晶振限幅滤波器和第二晶振限幅滤波器，第一晶振限幅滤波器连接到所述DP协议解析模块，第二晶振限幅滤波器连接到所述主控模块。

6.如权利要求5所述的针刻印机的高速通信接入装置，其特征在于，所述第一晶振限幅滤波器和第二晶振限幅滤波器各自包括一晶振模块，晶振模块的VCC脚连接有0Ω的电阻R3，VCC脚还通过电容C1连接到地，晶振模块的OUT脚上连接电阻R4的一端，电阻R4的另一端作为晶振模块的输出信号XCLK，输出信号XCLK通过电容C2连接到地，电阻R4和电容C2组成RC滤波网络。

7.如权利要求1所述的针刻印机的高速通信接入装置，其特征在于，所述RS485驱动模块是磁隔离总线收发芯片。