CN1539229A - 具有改进型数字中频到基带解调器的接收机 - Google Patents

Abstract

数字IF到基带变换器(120)包括增量总和采样器(202，204)，用于以大致高于IF信号的奈奎斯特速率的采样速率采样该信号的两个信道。第一对抽取滤波器(206，208)抽取并滤波增量总和采样器(202，204)的输出，但是使该采样保持足以进行数字混频、交叉相加以及脉冲波形匹配滤波的速率。一组混频器(210，212，214，216)使第一对抽取滤波器的输出与本地IF信号的数字表示的两相混频。一对加法器(222，224)对一组混频器(210，212，214，216)的输出进行加法运算和减法运算，以消除不希望的谐波。利用与IF信号内存在的基带信号的脉冲波形匹配的滤波器函数，第二组抽取滤波器(226，228)抽取并滤波加法器(222，224)的输出。

Description

具有改进型数字中频到基带解调器的接收机

                相关专利申请的交叉参考

本专利申请要求基于2001年7月6日提交的、被转让给Motorola公司的第60/303,538号美国临时专利申请的优先权。

技术领域

本发明涉及通信信号接收机。更具体地说，本发明涉及在接收机内进行数字信号处理。

背景技术

在今后的十年中，各种类型的支持通信功能的设备有望激增。在有望激增的支持通信功能的设备中有采用低功率、低成本小型收发信机的支持通信功能的设备。这种设备尤其有望应用于资产跟踪系统、无线传感器网络、工业与环境监测、控制系统、无线个人计算机外围设备、玩具以及保密系统。为了促进这种激增，需要适于降低制造成本的设计。此外，还要求以低功率消耗为特征并且可以利用小型电池或低功率环境能源(例如，太阳能电池)长时间工作的设备。

最近几年，已经建议了其一部分是数字的并且其成本低、功率消耗低、性能高的射频(RF)接收机。采用数字电路系统的RF接收机内的重要单元是模数(A/D)变换器。因为A/D变换器在离散时间点采样信号，并利用有限数量的离散值表示各信号振幅，它们产生一种被称为量化噪声的噪声。该量化噪声可能降低接收机的性能，降低其无错误接收信号的能力，或者提高无错误发送信号要求的功率或频谱。因此，需要降低引入其一部分是数字的接收机的A/D变换器内的量化噪声。然而，这样做不应该减少接收信号携带的信息。

A/D变换器确定接收机电路的模拟部分和射频部分与该电路的数字部分之间的隔离部分。隔离接收机的第一种方法是在模拟域中将接收信号混频为基带，然后，利用基带增量总和(delta-sigma)A/D变换器，将该基带信号变换为数字信号。因为基带增量总和A/D变换器的动态范围大，所以广泛采用这种技术。尽管广泛采用这种技术，但是这种技术在将接收信号变换为基带信号时对模拟电路的噪声和线性度有严格要求。尽管利用昂贵部件和高功率耗散通常可以满足这些要求，但是它们二者均是不希望的。

第二种方法利用带通增量总和变换器作为A/D变换器。在这种方法中，在模拟域内，将接收信号变换到中频(IF)信号。然后，利用带通增量总和采样器，将该IF信号变换为数字域。在数字域内，再下变频到基带。尽管该方法解决了基带变换方法的噪声和线性度问题，但是因为其采样器电路需要带通滤波器，所以带通增量总和变换器趋向具有高功率消耗和大电路面积(因此成本高)。

在采用相移键控调制(例如，QPSK、OQPSK、QAM)的通信系统中，利用具有预定脉冲波形(例如，1/2周期正弦波整形脉冲)的脉冲，以基带信号形式表示每个信息量阶(quantum of information)(例如，比特或码片)。在这种系统的接收机中，为了提高接收机检测这种脉冲的能力(即，为了获得高接收机灵敏度)，要求接收机的传递函数的特征是具有匹配信息量阶的脉冲波形的函数形式的冲激响应函数。在频率域中，这种冲激函数相对于其转角频率对应于基带信号的频率极限的低通滤波器。

需要一种包括数字解调器的接收机，该数字解调器控制量化噪声对该接收机的灵敏度的影响。

尤其需要一种包括数字解调器的接收机，该数字解调器控制量化噪声对该接收机的灵敏度的影响。

需要一种可以执行混频到基带、进行抽取(decimation)以及滤波的操作，同时保持高接收机性能并将电路复杂程度和成本降低到最低的数字解调器。

附图说明

权利要求对确信具有新颖性的本发明特征进行了描述。然而，通过结合附图参考以下对本发明的特定典型实施例所做的说明，可以在最大程度上理解本发明本身，附图包括：

图1是根据本发明优选实施例的接收机的方框图。

图2是根据本发明优选实施例图1所示接收机使用的IF到基带解调器的方框图。

图3是根据本发明优选实施例图2所示IF到基带解调器使用的增量总和采样器的方框图。

图4是根据本发明优选实施例图3所示增量总和采样器的增益与频率之间关系的曲线图。

图5是根据本发明优选实施例图3所示增量总和采样器的输出量化噪声功率与频率之间关系的曲线图。

图6是根据本发明优选实施例图2所示IF到基带解调器使用的抽取滤波器的方框图。

图7是根据本发明优选实施例图6所示抽取滤波器的衰减与频率之间关系的计算曲线图。

图8是根据本发明优选实施例图2所示IF到基带解调器使用的数字IF到基带混频器的方框图。

图9是数字本地振荡器信号源以及根据本发明变换实施例图2所示IF到基带解调器使用的4个IF到基带混频器的方框图。

图10是根据本发明优选实施例图2所示IF到基带解调器使用的抽取滤波器的方框图。

图11是根据本发明优选实施例，将IF信号变换为数字基带信号的处理过程的流程图。

图12是根据本发明变换实施例的接收机的硬件方框图。

具体实施方式

尽管可以以许多不同的形式实施本发明，但是附图示出各特定实施例，并将在此详细说明各特定实施例，显然，可以将在此披露的内容看作本发明原理的例子，而无意使本发明局限于所示和所描述的特定实施例。此外，在此使用的术语和单词没有限制性意义，它们仅具有说明性意义。在以下的说明中，类似的参考编号用于描述几幅附图中相同、相似或相应的部分。

根据本发明优选实施例，所提供的射频接收机包括用于输出接收的中频信号的采样的增量总和采样器，在该接收的中频信号中，采样器引入的量化噪声的各频率大多在中频之上。采样器输出连接到第一抽取滤波器级，该第一抽取滤波器级减小量化噪声的振幅，并以足以使中频数字混频到基带的速率、以通过进行交叉相加操作足以消除混频信号内的不希望的谐波的速率(要求该速率高于前级条件)以及以足以执行脉冲匹配FIR滤波操作的速率，输出中频信号的采样。第一抽取滤波器的输出连接到用于使中频信号混频到基带的数字混频器级。混频器的输出连接到应用有限冲激响应滤波器的第二抽取滤波器级，该有限冲激响应滤波器的特征最好在于使基带脉冲波形与基带信号匹配从而根据基带信号获得信息量阶的冲激响应。为了消除混频器产生的不希望的频率和分量，交叉相加级最好插在混频器的输出与第二抽取滤波器级之间。

图1是根据本发明优选实施例的接收机100的方框图。如图1所示，接收机100包括连接到第一RF到IP混频器104并连接到第二RF到IF混频器106的天线102。该天线用于使自由空间内传播的RF信号连接到第一RF到IF混频器104和第二RF到IF混频器106。尽管示出了天线102，并且天线102适于通过自由空间进行无线通信，但是接收机100可以用于通过其他介质进行通信，在这种情况下，利用适于其他介质的介质接口(例如，波导耦合器)代替天线102。

本地振荡器108连接到第一RF到IF混频器104，并且通过π/4移相器连接到第二RF到IF混频器106。本地振荡器108输出其频率等于RF信号频率与IF信号频率之间差值的本地振荡信号。第一混频器104和第二混频器106接收RF信号和本地振荡信号，并将它们混频以将接收的RF信号下变频到IF信号频率。最好选择本地振荡器108的频率以获得较低的IF。IF最好低于包括在RF信号内的基带信号带宽的4倍。IF更最好约等于该基带信号的带宽的2倍。较低的IF有利于进一步进行如下所述的信号处理。两个RF到IF混频器104和106分别输出IF信号的两个相位之一。IF信号的两个相位相隔π/4弧度。第一RF到IF混频器104输出的IF信号被称为同相IF信号分量，而第二RF到IF混频器106输出的IF信号被称为正交相位IF信号分量。RF到IF混频器104和106还输出一个或者多个其频率高于RF信号频率的不希望的调制产物。

第一低通滤波器112连接到第一RF到IF混频器104，类似地，第二低通滤波器114连接到第二RF到IF混频器106。第一滤波器112和第二滤波器114接收正交和同相IF信号分量以及不希望的调制产物，并滤除不希望的调制产物。

第一RF到IF混频器104、第二RF到IF混频器106、本地振荡器108、π/4移相器110以及第一低通滤波器112和第二低通滤波器114是RF到IF解调器124的各部分。

第一低噪声放大器116连接到第一低通滤波器112，用于接收同相IF信号分量，类似地，第二低噪声放大器118连接到第二低通滤波器114，用于接收正交相位IF信号分量。第一低噪声放大器116和第二低噪声放大器118用于放大同相和正交相位IF信号分量。

中频到基带解调器120连接到第一低噪声放大器116和第二低噪声放大器118，用于接收同相和正交相位IF信号分量。下面将参考图2更详细说明中频到基带解调器120。中频到基带解调器120从同相和正交相位IF信号中提取复数(即，I信道和Q信道)信息量阶(例如码片或比特值)。

中频到基带解调器120连接到接收机后端122。接收机后端122可以包括诸如去扩频多码片比特(对于DSSS信号)、信道解码、解密(对于加密信号)以及信源解码的功能。接收机后端122包括用于输出解码信息的接收机后端输出端122A。

图2是根据本发明优选实施例图1所示接收机使用的RF到IF解调器120的方框图。参考图2，第一增量总和采样器202包括与用于接收同相IF信号分量的第一低噪声放大器116(参考图1)相连的输入端202A，类似地，第二增量总和采样器204包括与用于接收正交相位IF信号分量的第二低噪声放大器118(参考图1)相连的输入端204A。第一增量总和采样器202和第二增量总和采样器204最好以大致高于IF信号分量的奈奎斯特速率的频率采样IF信号。增量总和采样器202和204分别输出第一和第二采样序列，第一和第二采样序列的特征最好为第一采样速率，并且每个采样最好包括1比特。第一增量总和采样器202和第二增量总和采样器204将量化噪声与IF信号相加，该IF信号以作为频率的函数增加的量化噪声频谱为特征并且在IF信号频率具有有利低功率密度。

第一增量总和采样器202连接到第一抽取滤波器206，类似地，第二增量总和采样器204连接到第二抽取滤波器208。第一抽取滤波器206滤波并抽取第一采样序列，然后输出第三采样序列，该第三采样序列以大致低于第一采样速率而高于同相IF信号分量的奈奎斯特速率，并且最好大致高于同相IF信号分量的奈奎斯特速率的第二采样速率为特征。类似地，第二抽取滤波器208滤波并抽取第二采样序列，然后以第二采样速率输出第四采样序列。第一抽取滤波器206和第二抽取滤波器208最好显示低通频率响应，以阻挡第一增量总和采样器202和第二增量总和采样器204引入的大多数量化噪声。通过使第二采样速率大致高于奈奎斯特速率，有助于混频到基带并在混频器输出中消除不希望的频率和项。另一方面，使第二采样速率大致低于第一采样速率的好处在于，可以减少进行后续处理所需的计算成本和电池功率。IF信号频率最好较低，即，最好不高于约4倍的基带信号带宽，这样可以使第二采样速率较低。第二采样速率最好在包括在IF信号内的基带信号的奈奎斯特速率的约10倍与30倍之间。以下将参考图6和7，更详细说明根据本发明优选实施例的抽取滤波器206和208。

第一数字IF到基带混频器210和第二数字IF到基带混频器212连接到第一抽取滤波器206用于接收第三采样序列(即，同相IF信号分量的采样)。类似地，第三数字IF到基带混频器214和第四数字IF到基带混频器216连接到第二抽取滤波器208用于接收第四采样序列(即，正交相位IF信号分量的采样)。数字本地振荡器信号源218连接到第二数字IF到基带混频器212和第三数字IF到基带混频器214。通过数字π/4移相器220，数字本地振荡器信号源218连接到第一数字IF到基带混频器210和第四数字IF到基带混频器216。4个数字IF到基带混频器210、212、214、216、数字本地振荡器信号源218以及数字移相器220中的一个或多个的功能代表可以归入单个电路的功能性。下面将参考图8说明数字IF到基带混频器800的优选设计。图2是方框图，并且不应该将图2理解为是对用于实现所示或所描述的内容的电路体系结构的限制。

在运行过程中，第一数字IF到基带混频器210将第三采样序列的连续子集乘以第一因数集，该第一因数集以离散化和量化形式表示正弦中频本地振荡器信号的第一相。第一数字IF到基带混频器210以第五采样序列的形式输出获得的乘积。第二数字IF到基带混频器212将第三采样序列的连续子集乘以第二因数集，该第二因数集以离散化和量化形式表示该中频本地振荡器信号的第二相，第二数字IF到基带混频器212以第六采样序列的形式输出获得的乘积。类似地，第三数字IF到基带混频器214将第四采样序列的连续子集乘以第二因数集，并以第七采样序列的形式输出获得的乘积。类似地，第四数字IF到基带混频器216将第四采样序列的连续子集乘以第一因数集，并以第八采样序列的形式输出获得的乘积。第二因数集最好是循环移位的第一因数集，其中循环移位等于π/4弧度。

第一数字IF到基带混频器210和第三数字IF到基带混频器214以约两倍于IF的频率输出基带信号的第一相和不希望的和项。类似地，第二数字IF到基带混频器212和第四数字IF到基带混频器216以约两倍于IF的频率输出基带信号的第二相和不希望的和项。IF到基带混频器210、212、214、216产生的不希望和项的相位各异。

第一加法器222包括连接到第一数字IF到基带混频器210的第一非倒相输入端222A和连接到第三数字IF到基带混频器214的第二非倒相输入端222B。第一加法器222将第一数字IF到基带混频器210与第三数字IF到基带混频器214的输出相加，通过这样做，加强基带信号的第一相，而消除一个或者多个不希望的和项。类似地，第二加法器224包括连接到第二数字IF到基带混频器212的非倒相输入端224A和连接到第四数字IF到基带混频器216的倒相输入端224B。第二加法器224将第二数字IF到基带混频器212的输出减去第四数字IF到基带混频器216的输出，通过这样做，加强基带信号的第二相，而消除一个或者多个不希望的和项。第一加法器222以第九采样序列的形式产生输出，该第九采样序列是第五采样序列与第七采样序列逐个采样之和。类似地，第二加法器224以第十采样序列的形式产生输出，该第十采样序列是第六采样序列与第八采样序列逐个采样之差。

为了说明数字IF到基带混频器210、212、214、216以及第一加法器222和第二加法器224的操作过程，以下将说明简化的典型信号集。

如果同相IF信号被表示为：

$\frac{1}{2}\cos (({\mathrm{\ω}}_s-{\mathrm{\ω}}_l)t+{\mathrm{\φ}}_i)$

正交相位IF信号被表示为：

$\frac{1}{2}\sin (({\mathrm{\ω}}_s-{\mathrm{\ω}}_l)t+{\mathrm{\φ}}_i)$

数字振荡器信号的第一相被表示为：

cos((ω_s-ω_l)t)       以及

数字振荡器信号的第二相被表示为：

sin((ω_s-ω_l)t)

其中ω_s是接收的RF信号的频率；

ω_l是本地振荡器108(参考图1)的频率；

φ_I是发射相位

则下表示出第一至第四数字IF到基带混频器210至216的输出：

表1

请注意，为了说明问题，将各信号表示为连续正弦信号，但是事实上可以利用第一增量总和采样器202和第二增量总和采样器204将它们变换为离散量化采样序列。

从表1可以看出，通过求第一数字IF到基带混频器210与第三数字IF到基带混频器214的输出的和，可以获得-sin(φ_I)，它是发射的信息量阶(例如，片码或比特)的负发射正交相位信道值。此外，还可以看出，如果第二数字IF到基带混频器212的输出减去第四数字IF到基带混频器216的输出，则可以获得cos(φ_I)，它相当于发射的信息量阶的同相信道值。为了对信息进行编码，在调相发射机(未示出)对发射信号进行调制。相移键控发射机执行的调相方法为本技术领域内的普通技术人员所知，因此不是本发明的重点。作为一种选择，可以对接收机100处理的信号进行调幅，或者既进行调相又进行调幅(例如，利用正交振幅调制)。

第三抽取滤波器226连接到第一加法器222。第三抽取滤波器接收来自第一加法器222的、以第二采样速率为特征的第九采样序列，低通滤波并抽取该第九采样序列，然后，以低于第二速率、并且最好约等于基带信号的奈奎斯特速率的第三采样速率输出第十一采样序列。类似地，第四抽取滤波器228连接到第二加法器224，用于接收第十采样序列，第十采样序列也是以第二采样速率为特征。第四抽取滤波器228滤波并抽取第十采样序列，然后，最好以第三采样速率输出第十二采样序列。第三抽取滤波器226和第四抽取滤波器228最好是有限冲激响应(FIR)滤波器，该有限冲激响应滤波器以与用于基带信号的脉冲波形匹配的冲激响应为特征。该基带信号最好包括其极化对实信息量阶(例如，片码或比特)和虚信息量阶(例如，片码或比特)进行编码的序列脉冲。通过使第三抽取滤波器226和第四抽取滤波器228的冲激响应与基带脉冲波形匹配，可以提高接收机100在存在噪声和干扰情况下接收信号的能力。

根据本发明的优选实施例，相对于第一速率显著降低第二速率，从而减少混频到基带和交叉相加所需的每秒操作次数(并因此而降低电池功率)。另一方面，第二速率最好高于基带信号的奈奎斯特速率，因此可以进行脉冲匹配FIR滤波。为了进行脉冲匹配FIR滤波，第二采样速率至少应该是基带信号的奈奎斯特速率的5倍。

图3是根据本发明优选实施例图2所示IF到基带解调器120使用的第一增量总和采样器202的方框图。如图3所示，增量总和采样器是二阶低通增量总和采样器。作为一种选择，使用高于二阶或者一阶采样器的增量总和采样器。

第二增量总和采样器最好具有与图3所示相同的设计。参考图3，第一增量总和采样器202包括第一求和点302，该第一求和点302包括用作第一增量总和采样器202A的输入端的非倒相输入端、倒相输入端和输出端。第一积分器(低通滤波器)306连接到第一求和点302的输出。第二求和点304的非倒相输入端连接到第一积分器306，用于接收第一求和点302的滤波输出。第二求和点304进一步包括倒相输入端和输出端。第二求和点304的输出端连接到第二积分器(低通滤波器)308。比较器310的输入端连接到第二积分器308，用于接收第二求和点304的滤波输出。比较器310的输出端连接到锁存器312。锁存器312还连接到时钟信号源314。时钟信号源314提供时钟信号，该时钟信号驱动锁存器312的操作，并且确定第一增量总和采样器202的采样频率。最好以大致高于IF信号的奈奎斯特速率的频率，由时钟信号源314驱动锁存器312。锁存器312的输出端318用作第一增量总和采样器202的输出端。输出端318连接到数模变换器(D/A)316的输入端。D/A 316的输出端连接到第一求和点302和第二求和点304的倒相输入端。

通过以大致高于IF信号的奈奎斯特速率的频率设置采样频率，会使因为采样过程引入IF信号的量化噪声扩展到比IF宽得多的频带内。通过利用第一求和点302和第二求和点304反馈增量总和采样器202的输出，可以减小IF频率的量化噪声功率的频谱功率密度。

图4是根据本发明优选实施例图3所示增量总和采样器的增益与频率之间关系的曲线图400。曲线图400表示增量总和采样器输入端202A与增量总和采样器输出端318之间的传递函数的特征。如曲线图400所示，增量总和采样器202显示低通频率响应。在横轴上被标记为F1的第一采样速率，该曲线图约接近0。横轴上标记的IF最好很好地位于频率响应曲线图400的通带(低于3dB点的频率)范围内。尽管如图所示，曲线图400包括单瓣，并且单调降低，但是，实际上，滤波器函数可以更复杂，取决于第一积分器306和第二积分器308的频率响应。图4所示的曲线图400表示利用根据本发明优选实施例的的连续时间电路系统实现的采样器的响应。还可以利用其他装置，包括使用开关电容电路系统实现该采样器。最好采用连续方法，因为其在等于或高于第一采样速率的频率具有固有衰减，如曲线图400所示。相反，利用开关电容电路系统实现的采样器可能在第一采样速率表现非0响应。

图5是根据本发明优选实施例图3所示增量总和采样器的输出量化噪声功率与频率之间关系的曲线图。如图所示，量化噪声功率作为频率的函数增加，并且在IF具有较低的值。尽管从理论上说，噪声频谱在IF不是最小，但是本发明人已经发现，实际上，因为热噪声和时钟抖动，所以在IF的噪声接近其最小值。通过选择较低的IF，可以使用采用不同于高成本带通滤波器的成本较低、复杂程度低的低通滤波器306、308的增量总和变换器。如果作为优选，IF较低，则在该IF，量化噪声频谱实际上接近其最小值。

如图4和5所示，增量总和采样器有效通过IF信号，同时将较少量的量化噪声引入IF信号。

图6是根据本发明优选实施例图2所示IF到基带解调器使用的第一抽取滤波器206的方框图。第二抽取滤波器208(参考图2)的设计最好与图6所示设计相同。参考图6，第三加法器602的第一非倒相输入端用作第一抽取滤波器206的输入端。第三加法器602进一步包括第二非倒相输入端和输出端。第三加法器602的输出端连接到第一延迟器604。第一延迟器604将接收的采样延迟一个采样周期(第一采样速率时的)。第一延迟器604的输出端连接到第三加法器602的第二非倒相输入端。可以将以上描述的第三加法器602和第一延迟器的网络看作第一种类型的一级。串联级联同一拓扑结构的3级。每级中的延迟器的输出分别连接到后续级中的加法器的非倒相输入端。第二级包括第四加法器606和第二延迟器608，而第三级包括第五加法器610和第三延迟器612。级数确定第一抽取滤波器206的阶(order)。以下将参考图7说明阶的重要性。通过第一抽取器614，第三延迟器612的输出端连接到第四延迟器616。第一抽取器614通过第三延迟器612的每个第D1个输出(其中D1是第一抽取因数)，从而将采样速率从第一采样速率变更为第二采样速率。第四延迟器616将采样延迟第二采样速率时的一个采样周期(后者等于第一采样速率时的一个采样周期的D1倍)。第四延迟器616连接到第六加法器618的倒相输入端。第六加法器618的非倒相输入端还连接到抽取器614。可以将第四延迟器616和第六加法器618的网络看作第二种类型的一级。每级的加法器的输出端分别连接到延迟器以及后续级加法器的非倒相输入端。在第六加法器618的后面，串联级联具有第二种类型级拓扑结构的另外两级。第五级包括第五延迟器620和第七加法器622。第六级包括第六延迟器624和第八加法器628。第二种类型的级数最好等于第一种类型的级数。第八加法器628的输出端用作第一抽取滤波器206的输出端。

第一抽取滤波器206最好接收一比特采样，而输出多比特采样。因此，在抽取滤波器206抽取采样速率时，可以提高每个采样的精度。

图7是根据本发明优选实施例图6所示第一抽取滤波器的衰减与频率之间关系的计算曲线图700。在曲线图700中，横轴以MHz为单位给出频率，而竖轴以分贝为单位给出衰减。在输入采样速率为80Mhz、第一抽取因数为4以及三阶抽取滤波器的情况下，计算该曲线图。40MHz频率的奈奎斯特速率是80Mhz，然而因为以4为因数进行抽取，所以10Mhz之上的所有频率实际上被混叠到0至10Mhz的频率范围。曲线图7所示的频率响应与自乘到第一抽取滤波器的阶(例如，图6所示设计为3)的频率的Sinc函数成正比。

图8是根据本发明优选实施例图2所示IF到基带解调器使用的数字IF到基带混频器800的方框图。中频本地振荡器信号的表示被硬布线连接到图8所示的数字到基带混频器，因此图2所示数字本地振荡器源218的功能归入图8所示的混频器。去复用器802的输入端802A用作混频器800的输入端。控制器804包括一个或者多个连接到去复用器802的一个或者多个输出选择控制端802B的选择信号输出端804A。在响应输出选择控制端802B接收的信号时，去复用器802将去复用器输入端802A连接到多个去复用器输出端802C之一。输入端802A和多个去复用器输出端802C中的每个去复用器输出端均是多比特宽度。可以将去复用器802实现为多个被配置可以和谐工作的一比特去复用器。多个去复用器输出端802C分别连接到正则带符号数字乘法器电路阵列806的多个正则带符号数字(CSD)乘法器806A、806B、806C、806D之一。为了说明问题，仅示出4个CSD乘法器806A、806B、806C、806D，但是为了更准确表式本地振荡器信号，可以使用更多个CSD乘法器。CSD乘法器806A、806B、806C、806D的输出端通过总线810连接到公共输出端808。作为一种选择，为了一次选择CSD乘法器806A、806B、806C、806D之一，可以设置与去复用器802配合控制的复用器(未示出)。正则带符号数字乘法器806A、806B、806C、806D分别将输入采样乘以表示被量化的、在特定相位上的本地振荡器信号的因数。控制器804周期性地选择去复用器802的输出端802C。根据其所连接的CSD乘法器表示的相，按顺序选择输出端802C。选择输出端802C的速率最好等于第二采样速率，因此利用阵列806的不同CSD乘法器806A、806B、806C、806D乘在输入端802C接收的每个后续采样。与在每个IF信号周期内选择的CSD乘法器的序列有关的因数跟踪本地IF信号的周期。因此，将在去复用器输入端802A接收的一系列采样中以量化、离散形式表示的IF信号有效乘以表示本地IF振荡器信号的一组函数值。

各CSD乘法器可以被用于使两个采样序列与本地IF振荡器信号的两个相位的数字表示混频的两个去复用器共享。在这种配置中，因为存在相位差，所以不需要两个去复用器同时接入给定的CSD乘法器。

控制器可以包括以第二速率计时的计数器。在每个周期内，可以使用CSD乘法器806A、806B、806C、806D一次以上，在这种情况下，如果在控制器中使用计数器，则在每个IF信号周期内，计数器的计数方向可以反转一次或者多次。可以将输出端808任选为“非”，并且每个CSD乘法器可以用于表示本地振荡器IF信号的两对相反相位。

图9是数字本地振荡器信号源以及根据本发明变换实施例图2所示IF到基带解调器使用的4个IF到基带混频器210、212、214、216的方框图。参考图9，数字本地振荡器信号源包括第一移位寄存器902，该第一移位寄存器902的第一输出端902C连接到输入端902A从而形成循环移位寄存器。第一移位寄存器902将多个多比特字存储到多个内部寄存器中。第一移位寄存器902中的每个多比特字是作为量化值的因数，该量化值表示离散相位的本地振荡器信号。首先，根据它们表示的相位，按顺序存储各多比特字，并且连续多比特字之间的相差最好是常数。最好利用存储在第一移位寄存器902内的多比特字表示本地振荡器信号的完整周期。最好利用对第一移位寄存器的时钟信号输入端902B施加的时钟信号，以第二采样速率对第一移位寄存器902进行定时。在图9中被示为N个的内部寄存器的数量最好在约4个与32个之间。

第一移位寄存器902的第一输出端902C连接到第一内部寄存器902E，用于输出到达第一内部寄存器902E的每个相继多比特字。第一输出端902C连接到第二数字IF到基带混频器212的第一输入端212A和第三数字IF到基带混频器的第一输入端214A。

第一移位寄存器902的第二输出端902D连接到第二内部寄存器902F，用于输出到达第二内部寄存器902F的每个相继多比特字。最好将第二内部寄存器902F与第一内部寄存器902E分离开多个内部寄存器位置，鉴于存储在各内部寄存器中的多比特字，该内部寄存器位置等效于π/4弧度的相位分离。因此，第二输出端902D用作同相数字本地振荡器信号源，而第一输出端902C用作正交相位数字本地振荡器信号源。请注意，通过设置两个其相位等效分离为π/4弧度的输出端902C、902D，可以实现图2所示π/4移相器220的功能。因此，对于图9所示的实施例，不需要用于实现图2所示π/4移相器220模块表示的功能的单独部件。第二输出端902D连接到第一数字IF到基带混频器210的第一输入端210A，并且连接到第四数字IF到基带混频器216的第一输入端216A。

在第一数字IF到基带混频器210的第二输入端214B和第二数字IF到基带混频器212的第二输入端212B输入第三采样序列。类似地，在第三数字IF到基带混频器214的第二输入端214B和第四数字IF到基带混频器216的第二输入端216B输入第四采样序列。如上所述，数字IF到基带混频器210、212、214、216用于使第三和第四采样序列的连续子集乘以第一和第二因数集。根据图9所示的实施例，由被配置为循环移位寄存器的多比特字第一移位寄存器902的两个输出端获得因数集。

图10是根据本发明优选实施例图2所示IF到基带解调器使用的第三抽取滤波器226的方框图。第四抽取滤波器228(参考图2)最好具有与图10所示相同的设计。根据优选实施例，第三抽取滤波器226和第四抽取滤波器228包括采用CSD乘法的FIR滤波器。如图10所示，第三抽取滤波器226包括第二移位寄存器1002。第二移位寄存器1002包括用于接收第九采样序列的输入端1002A和连接到作为该移位寄存器1002的一部分的一系列内部寄存器(未示出)的多个输出端1002B。多个输出端1002B分别连接到抽取器阵列1006内的抽取器。抽取器阵列1006内的各抽取器又连接到CSD乘法器阵列1008内的各DSD乘法器的输入端。CSD乘法器阵列1008内的各CSD乘法器的输出端连接到多输入加法器1010。

抽取器阵列1006内的各抽取器最好分别利用第二抽取因数D2进行抽取，第二抽取因数D2最好约等于第二采样速率除以基带信号的奈奎斯特速率。第二移位寄存器1002的长度最好等于第二抽取因数的整数倍，第二移位寄存器1002的长度更最好等于第二抽取因数D2。在后者情况下，CSD乘法器阵列1008内的各CSD乘法器最好使第九采样序列的连续子集乘以近似包括在基带信号内的各脉冲的脉冲波形的因数集。后者这种情况增强了接收机100在存在噪声和干扰情况下检测信号的能力。使用CSD乘法器的优点在于，可以降低运行第三抽取滤波器226所需的功率。

以上参考附图所示的方框图对本发明的优选实施例进行了说明。可以利用一个或者多个专用集成电路(ASIC)整体或部分实施本发明，该专用集成电路(ASIC)具有对应于附图和如上所示方框图的内部体系结构。作为一种选择，可以利用可编程数字信号处理器执行的程序整体或部分实施本发明。

图11是根据本发明优选实施例，将IF信号变换为数字基带信号的处理过程1100的流程图。该流程图的每个方框均包括两个或者更多个最好并行执行的处理过程。在方框1102，以大致高于对应于IF的奈奎斯特速率的频率，采样同相和正交相位IF信号分量，以获得第一和第二采样序列。在方框1104，抽取并低通滤波第一和第二采样序列以获得第三和第四采样序列。在方框1106，利用数字方法，将第三采样序列与本地振荡器信号的数字表示的第一和第二相混频，以获得第五和第六采样序列，而利用数字方法，将第四采样序列与本地振荡器信号的数字表示的第一和第二相混频，以获得第七和第八采样序列。在方框1108，逐个采样计算第五和第七采样序列之和，以获得第九采样序列，而逐个采样将第六采样序列减去第八采样序列，以获得第十采样序列。在方框1110，滤波并抽取第九和第十采样序列以获得第十一和第十二采样序列。第十一和第十二采样序列含有I和Q信道基带信号信息，并且以第三采样速率为特征。

最好由以上参考图1至10描述的硬件执行图11所示的处理过程。作为一种选择，可以由处理器执行图11所示的处理过程，该处理器执行实现图11所示各步骤的程序。

图12是根据本发明变换实施例的接收机1200的硬件方框图。如图12所示，天线102连接到RF到IF解调器124。RF到IF解调器124包括两个连接到第一低噪声放大器116和第二低噪声放大器118的输出端。第一低噪声放大器116和第二低噪声放大器118又分别连接到第一增量总和采样器202和第二增量总和采样器204。在该变换实施例中，增量总和采样器202、204用作可编程数字信号处理器1204的输入端。数字信号处理器1204通过数字信号总线1206连接到闪速存储器1210和随机存取存储器1208。闪速存储器1210是计算机可读介质形式的，它用于存储实现图11的流程图所示处理过程的程序。随机存取存储器1208用作用于执行存储在闪速存储器1210内的程序的工作空间。闪速存储器1210还可以用于存储其他程序，包括接收机1200进行去扩频、信道解码、解密以及信源解码使用的程序。数字信号处理器1204包括连接到输出变换器1214的输出D/A1212。输出变换器1214例如可以取视频显示器或扬声器的形式。在接收机1200是话音通信系统的一部分的情况下，可以使用扬声器。可以设置一个以上的输出变换器。可以删除输出变换器1214。如果接收机是发射机-应答器(transponder)的一部分，则可以不需要输出变换器。

根据本发明，作为用于存储程序的存储器，计算机可读介质包括诸如RAM的易失性存储器，或诸如通信信道、网络电路或无线通信链路的、含有瞬态数据的介质，或者最好是包括但并不局限于闪速存储器、只读存储器(ROM)、EPROM、EEPROM、软盘驱动器的非易失性存储器。

正如本技术领域内的普通技术人员所知，可以利用硬件或软件，或者将硬件和软件结合在一起实现本发明。可以在单个计算机系统内实现结合优选实施例公开的、根据本发明原理的系统和方法，该计算机系统具有用于实现所描述和要求的各功能和步骤的分离单元或装置，或者具有用于将所公开或要求的任何功能或步骤的性能组合在一起的一个或者多个单元或装置。

正如本技术领域内的普通技术人员所知，本发明并不局限于任何特定计算机程序或逻辑或语言或指令，而是可以利用任何这种适当程序、逻辑或语言或指令实现本发明。

尽管对本发明的优选实施例和其他实施例进行了描述和说明，但是显然，本发明并不局限于此。在所附权利要求所述的本发明实质范围内，本技术领域内的普通技术人员可以设想出许多修改、变更、改变、替换以及等效物。

Claims (19)

1、一种接收机，该接收机包括：

中频到基带变换器，该中频到基带变换器包括：

第一增量总和采样器，用于接收第一中频信号，并作为对其的响应，以第一速率输出第一采样序列，其中第一增量总和采样器以低通传递函数为特征；

第一抽取器，连接到第一增量总和采样器，用于以第一速率接收第一采样序列，并以低于第一速率的第二速率，输出第二采样序列；

第一数字混频器，连接到第一抽取器，用于接收第二采样序列，并将第二采样序列的连续子集乘以第一函数值集并输出第一乘积序列；

第二抽取器，连接到第一数字混频器，用于接收从第一乘积序列获得的第三采样序列，并以低于第二速率的第三速率，输出第四采样序列。

2、根据权利要求1所述的接收机，其中：

第一增量总和采样器包括：

一个或者多个分别包括连续时间电路系统的带通滤波器。

3、根据权利要求1所述的接收机，该接收机进一步包括：

射频到中频解调器，用于接收包括以一个带宽为特征的基带信号的射频信号，并输出以低于该带宽的约4倍的中频为特征的中频信号。

4、根据权利要求1所述的接收机，其中第一抽取器的特征在于：

自乘到整数次幂频率响应的Sinc函数。

5、根据权利要求1所述的接收机，其中第一数字混频器包括：

正则带符号数字乘法器电路。

6、根据权利要求1所述的接收机，其中第二抽取器包括：

一个或者多个正则带符号数字乘法器。

7、根据权利要求1所述的接收机，其中第二抽取器包括：

以近似于嵌入第一采样序列中的基带信号的形状的冲激响应形状为特征的滤波器。

8、根据权利要求7所述的接收机，其中：

第二速率约在基带信号的奈奎斯特速率的10倍到30倍之间。

9、根据权利要求1所述的接收机，其中：

中频到基带变换器进一步包括：

第二数字混频器，连接到第一抽取器，用于接收第二采样序列，并将第二采样序列的连续子集乘以第二函数值集并输出第二乘积序列；

第二增量总和采样器，用于接收以中频为特征的第二中频信号分量，并作为对其的响应，输出第五采样序列，其中第二增量总和采样器以低通传递函数为特征；

第三抽取器，连接到第二增量总和采样器，用于以第一速率接收第五采样序列，并以第二速率输出第六采样序列；

第三数字混频器，连接到第三抽取器，用于接收第六采样序列，并将第六采样序列的连续子集乘以第二函数值集并输出第三乘积序列；

第四数字混频器，连接到第三抽取器，用于接收第六采样序列，并将第六采样序列的连续子集乘以第一函数值集并输出第四乘积序列；

第一加法器，用于将第二乘积序列减去第一乘积序列，第一加法器包括：

第一非倒相输入端，连接到第一数字混频器，用于接收第一乘积序列；

第一倒相输入端，连接到第三数字混频器，用于接收第三乘积序列；以及

第一加法器输出端，连接到第二抽取器，用于输出第三采样序列；

第二加法器，用于计算第二乘积序列与第四乘积序列之和，第二加法器包括：

第二非倒相输入端，连接到第二数字混频器，用于接收第二乘积序列；

第三非倒相输入端，连接到第四数字混频器，用于接收第四乘积序列；以及

第二加法器输出端，用于输出和序列；

第四抽取器，连接到第二加法器输出端，用于接收和序列，并输出第七采样序列。

10、根据权利要求9所述的接收机，其中：

第二抽取器包括：

以近似于嵌入第一采样序列中的基带信号的形状的冲激响应形状为特征的第一滤波器；

第四抽取器包括：

以近似于嵌入第五采样序列中的基带信号的形状的冲激响应形状为特征的第二滤波器。

11、根据权利要求10所述的接收机，其中：

第二速率约在基带信号的奈奎斯特速率的10倍到30倍之间。

12、根据权利要求9所述的接收机，其中：

第一函数值集近似正弦函数周期的至少一部分；以及

第二函数值集是循环移位的第一函数值集。

13、一种用于解调信号的方法，该方法包括步骤：

利用以低通传递函数为特征的采样器采样第一信号，以获得以大致高于该信号的奈奎斯特速率的第一采样速率为特征的第一采样序列；

抽取并滤波第一采样序列，以获得以大致高于该信号的奈奎斯特速率的第二采样速率为特征的第二采样序列；以及

以数字方式将第二采样序列与在第一相位的本地振荡器信号的数字表示混频，以获得第三采样序列；

至少从第三采样序列获得第四采样序列；以及

抽取并滤波第四采样序列，以获得以大致等于奈奎斯特速率的第三采样速率为特征的第五采样序列。

14、根据权利要求13所述的用于解调信号的方法，其中：

第一采样序列包括单比特字；以及

第二采样序列包括多比特字。

15、根据权利要求13所述的用于解调信号的方法，其中抽取并滤波第四采样序列的步骤包括步骤：

应用以使第一信号的脉冲形状与第四采样序列近似匹配的冲激响应为特征的有限冲激响应滤波器。

16、根据权利要求15所述的用于解调信号的方法，其中：

第一信号是接收信号的第一信号分量；以及

该方法进一步包括步骤：

利用以低通传递函数为特征的采样器采样接收信号的第二信号分量，以获得以大致高于奈奎斯特速率的采样速率为特征的第六采样序列；

抽取并滤波第六采样序列，以获得以大致高于奈奎斯特速率的采样速率为特征的第七采样序列；

以数字方式将第七采样序列与在第一相位的本地振荡器信号的数字表示混频，以获得第八采样序列；

以数字方式将第七采样序列与在第二相位的本地振荡器信号的数字表示混频，以获得第九采样序列；

以数字方式将第二采样序列与在第二相位的本地振荡器信号的数字表示混频，以获得第十采样序列；

逐个采样地从第三采样序列减去第九采样序列，以获得第四采样序列；

逐个采样地计算第八采样序列与第十采样序列之和，以获得第十一采样序列；以及

抽取并滤波第十一采样序列，以获得以约等于奈奎斯特速率的速率为特征的第十二采样序列。

17、一种含有程序指令的计算机可读介质，该程序指令用于处理一个或者多个增量总和采样器输出的采样，该计算机可读介质包括的程序指令用于：

抽取并低通滤波第一增量总和采样器输出的第一采样序列，以获得以大致高于该信号的奈奎斯特速率的第二采样速率为特征的第二采样序列；

以数字方式将第二采样序列与在第一相位的本地振荡器信号的数字表示混频，以获得第三采样序列；

至少从第三采样序列获得第四采样序列；以及

抽取并滤波第四采样序列，以获得以约等于奈奎斯特速率的第三采样速率为特征的第五采样序列。

18、根据权利要求17所述的计算机可读介质，其中抽取并滤波第四采样序列的程序指令包括的程序指令用于：

应用以使第一信号的脉冲形状与第四采样序列近似匹配的冲激响应为特征的有限冲激响应滤波器。

19、根据权利要求18所述的计算机可读介质，其中计算机可读介质进一步包括的程序指令用于：

抽取并低通滤波第二增量总和采样器输出的第六采样序列，以获得以大致高于奈奎斯特速率的采样速率为特征的第七采样序列；

以数字方式将第七采样序列与在第一相位的本地振荡器信号的数字表示混频，以获得第八采样序列；

以数字方式将第七采样序列与在第二相位的本地振荡器信号的数字表示混频，以获得第九采样序列；

以数字方式将第二采样序列与在第二相位的本地振荡器信号的数字表示混频，以获得第十采样序列；

逐个采样地从第三采样序列减去第九采样序列，以获得第四采样序列；

逐个采样地计算第八采样序列与第十采样序列之和，以获得第十一采样序列；以及

抽取并滤波第十一采样序列，以获得以约等于奈奎斯特速率的速率为特征的第十二采样序列。

Images