CN1533661B - 数字信号传输线路驱动器 - Google Patents

Abstract

本发明系关于一种线路驱动器，其中输入电流(IINN)馈入连接至在放大器(OTA1)的输入之节点(K1)。在该放大器(OTA1)的另一个输入具有参考电压(VSGND)施加其上，该放大器(OTA1)控制电流源(MN1)，其输出输出电流(IOUTN)，电流/电压转换器(R1)系在该节点(K1)及该电流源(MN1)间连接，电压/电流转换器(R2)系在该电流源(MN1)及接地(VSS)间连接。

Description

数字信号传输线路驱动器

技术领域

本发明系关于一种线路驱动器，特别是本发明系关于一种数字信号传输的伪差分线路驱动器。

背景技术

为自一个集成电路传送数字信号至其它集成电路而不会转讹，必须确保连接线路不会损害信号。对陡峭信号边缘，若经由该连接线路的传输时间为至少在电路的上升时间的值的大小，则连接线路的影响为不可忽略的，在此情况下，在电路间的简单连接电线不再为足够的。为避免严重的信号变形，具订定特性阻抗的线路被使用其以他们的特性阻抗结束。通常，绞在一起的两个绝缘电线被用于此目的，此种线路被称为绞对铜线，具约100螺旋每米的绞对铜线具约110Ω的特性阻抗。小的终极电阻表示传送器需传送相对应地高输出电流，为满足此要求，线路驱动器被用做传送器或驱动器。为进行不易受噪声影响的信号传输的目的，线路驱动器被常常地构形为使得它们以对称、互补信号馈送至在该绞对铜线的两个电线，所使用接收器为一种比较器。在此种操作模式情况下，信息由差分信号的极性决定且不由位准的绝对值决定，在此内文中，噪声脉冲仅产生共模式驱动，其因在该比较器差分形成而无影响地保持。

第1图显示一种伪差分线路驱动器LT，该伪差分线路驱动器LT具差分放大器DV1及DV2。该差分放大器DV1及DV2的反相输入由输入电流IINN及IINP馈入。该输入电流IINN及IINP以脉冲形式出现及包含要被传输的信息，该输入电流IINN及IINP在它们的时间特性方面及亦在它们的振幅值方面为相同的，且它们差异仅在于它们具不同的数学符号。该差分放大器DV1及DV2的非反相输入具参考电压VREF施用于它们，该差分放大器DV1及DV2系连接为具反馈电阻器RKW1及RKW2的电流/电压转换器，该差分放大器DV1及DV2的输出以变压器TF及绞对铜线TPL的形式馈送外部负载。为进行此目的，该变压器TF的一次侧输入被连接至该差分放大器DV1及DV2的输出，故该变压器TF可传送信号至在其下游连接的绞对铜线TPL。

经由缆线的数字信号之传输在隔别传输组件，”线路接口单元”间的接口具特别的重要性，在此内文的基本传输组件为线路驱动器，特别是当缆线长度变化时，要符合在线性及速度或频宽的高需求并同时观察所使用标准的脉冲屏蔽是困难的。

最传统的线路驱动器系基于信号的电压处理，亦即电压信号经由外部负载被施用。这些线路驱动器常基于并并反馈系统或串并反馈系统，在并并反馈系统中，输入信号源与输入电阻器并联连接，且反馈信号源与该输入电流源并联连接。相反的，在串并反馈系统中，反馈信号与该输入信号源串联连接。

已知线路驱动器，其中信号以通过外部负载的电流之形式被传送，系基于电流镜电路。这些线路驱动器的基本缺点为在声频域的转移特性的不足线性及在射频范围的变形，在射频域的变形系由Miller补偿(极分裂)所引起，其为稳定化所需。Miller补偿减少放大器的频宽，其结果为在射频信号的变形被引起，变形的补偿必然产生更高的取出电流。

线路驱动器设计的其它方法系基于并串反馈原则，若这些线路驱动器基本上系基于电流镜设计，则不足的线性为其结果。此外，该线路驱动器常具低输入电阻，其在声频信号域及在射频信号范围皆会引起增加的错误电流。基于并串反馈原则的线路驱动器的其它经常性缺点为低开环路增益及电流输入信号成为电压信号的内部转换，此使得这些线路驱动器不合适用于低供应电压。

迄今所有线路驱动器的另一缺点为经常性的不足电力效率。

J.N.Babanezhad的出版物”一种以太网络及快速以太网络应用的100-MHz，50-Ω，-45-dB变形，3.3-V CMOS线路驱动器”，其出现于固体状态电路IEEE期刊，34卷，1999，1044ff页，叙述一种伪差分线路驱动器，其中信号以经过负载的电流形式产生。此线路驱动器的缺点为其高输入补偿，其来自不同形式的晶体管必须彼此符合之事实，而且，此线路驱动器不合适用于低供应电压之应用。

R.Mahadevan及D.A.Johns的出版物”一种差分160MHz自行中断最适CMOS线路驱动器”，其出现于固体状态电路IEEE期刊，十二月，2000，叙述一种基于并串反馈原则的线路驱动器，此线路驱动器的缺点为其纯电压处理，此表示该线路驱动器在其输出需要电压信号。

另一种线路驱动器被叙述于J.Everitt、J.F.Parker、P.Hurst、D.Nack及K.R.Konda的出版物”一种10-Mb/s及100-Mb/s以太网络的CMOS收发器”，其出现于固体状态电路IEEE期刊，33卷，1998，2169ff页。此线路驱动器的缺点为其低电力效率及其不足的线性。

发明内容

所以本发明目的为提供一种在DC频域及在射频范围皆具高线性的线路驱动器。

本发明提供了一种放大一输入电流(IINN；IINP)为一输出电流(IOUTN；IOUTP)的线路驱动器具一驱动器放大器(OTA1)、一电压控制输出电流源(MN1；MN1’)、一电流/电压转换器、一电压/电流转换器、一第一节点(K1；K1’)、一第二节点(K2；K2’)及一第三节点(K3；K3’)，其中

-该输入电流(IINN；IINP)可被注入该第一节点(K1；K1’)，

-在该驱动器放大器(OTA1)的一第一放大器输入系耦合至该第一节点(K1；K1’)且在该驱动器放大器(OTA1)的一第二放大器输入基本上具参考电压(VSGND)施加其上，

-该电流/电压转换器，其在该第一节点(K1；K1’)及该第二节点(K2；K2’)间连接，其被设计以使其能为转换一第一电流(I1；I1’)，其系自该第一节点(K1；K1’)供应至该电流/电压转换器，为存在于该第二节点(K2；K2’)的电压(VK2；VK2’)，

-该电压/电流转换器，其系连接至该第二节点(K2；K2’)，被设计以使其转换存在于该第二节点(K2；K2’)的该电压(VK2；VK2’)为第二电流(I2；I2’)，且供应该第二电流(I2；I2’)至电流源(VSS)，

-该电压控制输出电流源(MN1；MN1’)由该驱动放大器(OTA1)控制，且在该电压控制输出电流源(MN1；MN1’)的载电流路径在该第二节点(K2；K2’)及该第三节点(K3；K3’)间连接，

-该输出电流(IOUTN；IOUTP)由该第三节点(K3；K3’)输出。

本发明还提供了一种放大包括第一及第二输入电流部份(IINN；IINP)的差分总输入电流为包括第一及第二输出电流部份(IOUTN；IOUTP)的差分总输出电流的伪差分线路驱动器(LT)，其具第一及第二线路驱动器，其中

-该第一线路驱动器的第一节点(K1)具注入其的该第一输入电流部份(IINN)，且该第二线路驱动器的第一节点(K1’)具注入其的该第二输入电流部份(IINN)，

-该第一线路驱动器的第三节点(K3)输出该第一输出电流部份(IOUTN)，且该第二线路驱动器的第三节点(K3’)输出该第二输出电流部份(IOUTP)，及

-该第一及第二线路驱动器的参考电压(VSGND)具相同值。

放大输入电流为输出电流的本发明线路驱动器具驱动器放大器、电压控制输出电流源、电流/电压转换器及电压/电流转换器。输入电流被注入第一节点，在该驱动器放大器的第一放大器输入系耦合至该第一节点其在该驱动器放大器的第二放大器输入基本上具参考电压施加其上。电流/电压转换器在该第一节点及第二节点间连接，该电流/电压转换器的功能为转换第一电流(其系自该第一节点供应至该电流/电压转换器)为存在于该第二节点的电压，存在于该第二节点的此电压由该电压/电流转换器(其系连接至该第二节点)转换为第二电流且在电流源放出。电压控制输出电流源由该驱动放大器控制，在该电压控制输出电流源的载电流路径在该第二节点及第三节点间连接，自本发明线路驱动器的输出电流由该第三节点输出。

做为实例，该电流/电压转换器可为一种第一电阻器且该电压/电流转换器可为一种第二电阻器。该第二电阻器系藉由第一连接点连接至该第二节点，且其第二连接点特别是具共同固定电位(其可被接地)施加其上。

在本专利申请案中，节点不必要被了解为表示许多线路的分支点，而是，在此情况下的节点表示在线路上其围绕电路为在约略相同电位的点，此定义允许甚至整个连接电路被理想化为一个节点。

此外，在第一放大器输入及该第一节点间的耦合应不必要被考虑为使得该第一放大器输入由连接线路被连接至该第一节点，同样地该第一放大器输入及该第一节点可具在他们之间连接的他一组件，经由此组件信号可在该驱动放大器及该第一节点间被交换，故最好在第一放大器输入及该第一节点间有耦合。

本发明线路驱动器的电路设计系基于串并反馈原则，于此使用纯电流模式技术的基本上新的结构被使用，所以输入信号及输出信号皆为电流，一部份该输出电流由在该电压控制输出电流源(其可有利地为MOS晶体管的形式)的载电流路径被反馈至该第一节点做为输入节点，该输出电流增益可由该第一及第二电阻器的正比被调整且因此为可变化的。

因为具同时高回路增益及电阻器的使用之反馈，本发明线路驱动器具在DC电压范围的高线性，同样地，高线性因本发明线路驱动器的非常高的频宽及在信号路径有效减少的寄生而在射频域得到，电流模式技术的使用允许良好的讯号噪声比。此外，本发明线路驱动器的电路技术相当容易与不同标准联合，此亦可被制作的可程序化。藉由数字/模拟转换器的驱动不需任何额外电路以预滤波该信号，而是，该预滤波可藉由在反馈的主要极点的适当选择而被提供。

有利的是，第一电容器在该第一节点及该第二节点间连接，此外，连接第二电容器于该第二节点及该共同固定电位间是有利的。该第一及第二电容器被用于射频去耦合。

关于本发明的一个有利细节，该驱动放大器为一种互导放大器，在此情况下，其反相输入为第一放大器输入且特别是其非反相输入为第二放大器输入。有利的是，该驱动放大器的输出系连接至该电压控制输出电流源的控制连接点。

互导放大器与已知运算放大器不同在于其具高电阻输出，所以互导放大器特别合适用于驱动线路。此涉及该互导放大器的输出电阻与该线路的特性阻抗相较为高的之假设。

在本发明的另一个有利细节中，晶体管取代纯电阻器被用做第一及/或第二电阻器的组件，该晶体管被操作于该电阻域，在该电阻域，亦可理解第一及第二电阻器可由电阻器及晶体管的组合被提供。

有利的是，该第三节点亦可被连接至在终极电阻器的连接点，该终极电阻器的第二连接点具他一共同固定电位施加其上，该他一共同固定电位亦可为一种外部指定的供应电压。

关于本发明的一个特佳细节，放大差分总输入电流为差分总输出电流的伪差分线路驱动器具拥有如上所述特征的第一及第二线路驱动器。该差分总输入电流包括第一及第二输入电流部份，同样地，该差分总输出电流包括第一及第二输出电流部份。该第一输入电流部份被注入该第一线路驱动器的第一节点，该第一线路驱动器的第三节点输出第一输出电流部份，该步骤类似于第二输入电流部份及第二输出电流部份，其使用该第二线路驱动器。此外，该第一及第二线路驱动器的参考电压具相同值。

本发明伪差分线路驱动器特别适合用于数字信号的信号传输，在此情况下，该第一输入电流部份及该第二输入电流部份皆具对称、互补信号。这些信号由本发明伪差分线路驱动器以合适方式被放大及可馈至一如绞对铜线。使用此种操作模式，所传送信息由该差分信号的极性决定。

类似已如上叙述的线路驱动器，本发明伪差分线路驱动器之特点在于在DC频域及在射频范围皆具高线性。此外，电流模式技术产生良好的讯号噪声比。

关于本发明的另一个特佳细节，该第一线路驱动器的第一节点额外以第一可控制电流源被馈入。同样地，该第二线路驱动器的第一节点额外以第二可控制电流源被馈入，此外，在该第一及第二线路驱动器的驱动放大器的第二放大器输入被有利地耦合至第四节点，其以第三可控制电流源馈入，由该第三可控制电流源所提供的电流可被使用以得到该参考电压。做为实例，该第一、第二及第三可控制电流源可由操作点调整或操作点调节的单元而被控制。

于上所叙述方法可被使用以调整或调节该伪差分线路驱动器的操作点，以使最适操作条件可被确保且不须额外在信号路径出现的寄生组件。操作点调整或操作点调节允许由该伪差分线路驱动器所取出的静态电流可被减少而不会引起频宽减少的额外变形做为结果，该伪差分线路驱动器的本发明电路因而以高频率与低供应电压的组合之最适方式设计。

附图说明

本发明藉由实例及参考图标详细说明于下，其中：

第1图显示基于先前技艺的伪差分线路驱动器的示意图，其馈入至绞对铜线；

第2图显示本发明伪差分线路驱动器的第一示例具体实施例的电路图；

第3图显示本发明伪差分线路驱动器的第一示例具体实施例的变化之电路图；

第4图显示电压及电流数据以解释本发明线路驱动器做动的方式；

第5图显示本发明线路驱动器的示例具体实施例的电路图以解释其AC特性；

第6图显示被示于第5图的本发明线路驱动器的示例具体实施例的小相当电路图；

第7图显示本发明伪差分线路驱动器的第二示例具体实施例的电路图；

第8图显示本发明伪差分线路驱动器的第三示例具体实施例的电路图；

第9图显示本发明伪差分线路驱动器的第四示例具体实施例的电路图；及

第10图显示本发明伪差分线路驱动器的第五示例具体实施例的电路图。

具体实施方式

第2图显示使用CMOS技术所制造的本发明伪差分线路驱动器LT的第一示例具体实施例的电路图。该伪差分线路驱动器LT的电路图系沿想象水平运行穿过电路图的中央的线路对称排列。基于简化及解释原因，在一些情况下，电路图的后续叙述仅讨论该电路图的下半。因电路图的对称性为明显的，该电路图的上半部被连接及运作的方式以类似方式得到。此外，该名称MNx及MPx(其中x＝1，2，3，...)分别表示下文的n-通道MOSFETs及p-通道MOSFETs。

该伪差分线路驱动器LT为可控制电流源的形式，互补输入电流IINN及IINP，其在输入NIN及PIN馈入该伪差分线路驱动器LT，以经放大形式在输出NIOUT及PIOUT输出做为输出电流IOUTN及INOUTP。

该输出电流IOUTN或INOUTP由晶体管MN1或MN1’制造及在后者的漏极连接输出。为达此目的，该晶体管MN1或MN1’由互导放大器OTA1驱动。在此方面，该互导放大器OTA1的输出及该晶体管MN1或MN1’的闸极连接被彼此连接。该输出电流IOUTN及INOUTP的一部份藉由在该晶体管MN1或MN1’的漏极/源极路径被反馈至在该互导放大器OTA1的倒反输入。在此方面，该晶体管MN1或MN1’使用其源极连接以馈至节点K2或K2’，其必然经由电阻器R1或R1’连接至节点K1或K1’。在此时刻会指出此装置的基本优点为在该节点K2或K2’的低节点电阻，该节点K1或K1’系皆连接至该互导放大器OTA1的倒反输入及连接至该伪差分线路驱动器LT的输入NIN或PIN，该节点K2或K2’亦具连接至其的电阻器R2或R2’其亦连接至共同固定电位，特别是，其可为接地VSS。

该互导放大器OTA1的倒反输入系连接至节点K4，在节点K4，电压VSGND被产生其被用做信号接地，该电压VSGND由馈至该节点K4的电压控制电流源VCCS2以此种方式被产生，由电压控制电流源VCCS2产生的电流经由耦合至该节点K4的电阻器R3汲至接地VSS。

在该节点K1及K2或K1’及K2’间连接的是电容器C1或C1’，在节点K2或K2’，电容器C2或C2’系连接至该接地VSS。类似的情况应用于该节点K4及电容器C3，电容器C1、C1’、C2、C2’及C3被用于射频去耦合。

该互导放大器OTA1的工作为调节存在于该节点K1或K1’的电压为存在于该节点K4的电压VSGND，为达此目的，该晶体管MN1或MN1’的闸极电位依所适当变化。形成反馈网络的电阻器R1及R2或R1’及R2’可被使用以调整该伪差分线路驱动器LT的增益。

在第2图中，该伪差分线路驱动器LT的输出侧被连接至变压器TF，且由该输出电流IOUTN及INOUTP产生的输出电压VOUT被施用于该变压器TF的一次侧，该变压器TF馈送如绞对铜线TPL。输出电流IOUTN及INOUTP系经由在节点K3或K3’间连接的终极电阻器RL及RL’送至外部供应电压VDDA，输出电压VOUT跨过两个串联连接的终极电阻器RL及RL’降低，在此情况下，该伪差分线路驱动器LT的输出电阻远高于包括终极电阻器RL及RL’的外部负载。

为调整及可能地调节DC操作点，除了该电压控制电流源VCCS2，他一电压控制电流源VCCS1及VCCS1’被使用。该电压控制电流源VCCS1或VCCS1’以电流IOPN或IOPP馈送该节点K1或K1’，该电压控制电流源VCCS1、VCCS1’及VCCS2由单元OPC控制以进行DC操作点调整或DC操作点调节，该单元OPC必然由以固定电流源IREF所提供的电流馈送，由该固定电流源IREF的电流被使用以调整该伪差分线路驱动器LT的DC操作点及同时亦被用做信号产生的参考电流，此确保在电流信号及电流操作点间的同步，及过度驱动作用被避免。此外，由以固定电流源IREF所提供的电流之权重复制被使用以调整晶体管MN1或MN1’的DC，及因而亦调整经过该外部负载的静态电流。

此外，本电路使得进行并电流或静态电流补偿为可能，此涉及能够调整连接于该伪差分线路驱动器LT下游的变压器TF的预饱和、在静态情况由电路所取出的电力及在该电路的任何不对称性。

第3图显示示于第2图的第一示例具体实施例的变化之电路图，在此线路驱动器LT中，电阻器R1及R1’及亦R2及R2’已由晶体管MNA及MPA或MNA’及MPA’及亦MNB及MPB或MNB’及MPB’取代。在此情况下，晶体管MNA、MNA’、MNB及MNB’为n-通道MOSFETs，且晶体管MPA、MPA’、MPB及MPB’为p-通道MOSFETs。

该晶体管MNA的漏极/源极路径系在该节点K1及K2间连接，与该晶体管MNA平行连接的是晶体管MPA，该晶体管MNB的漏极/源极路径系在该节点K2及接地VSS间连接，与该晶体管MNB平行连接的是晶体管MPB，类似的情况应用于该晶体管MNA’及MPA’及亦MNB’及MPB’。

该晶体管MNA、MPA、MNB等的闸极电位由参考电压VREFx(其中x＝MNA、MPA、MNB等)控制，若该晶体管MNA、MPA、MNB、MPB、MNA’、MPA’、MNB’及MPB’在电阻域操作，这些晶体管可调整在本电路装置的该伪差分线路驱动器LT之增益因子。亦可提供该晶体管MNA、MPA、MNB、MPB、MNA’、MPA’、MNB’及MPB’使所有皆具相同闸极电压施用于它们。为达此目的，这些晶体管的闸极连接可被连接至在电路中的另一个且可由共同参考电压源供应。

下文叙述示于第2图的该伪差分线路驱动器LT的DC响应。

在静态状态，亦即不须馈入该输入NIN的输入电流IINN，流经该电阻器R2的电流I2基于存在于该节点K2的电压变为已确定的。存在于该节点K2的电压由存在于该节点K4的电压VSGND及由越过该电阻器R1的电压降(其由电流IOPN而引起)决定，电路的控制响应产生在该节点K1的电压VSGND，若电流IPON及流经该电阻器R1的电流I1皆等于零。在静态状态，因而以下可应用于经过在该晶体管MN1的漏极/源极路径及经由该终极电阻器RL的输出电流IOUTN：

IOUTN＝VSGND/R2                             (1)

方程式(1)被使用以计算在该节点K3或K3’间的输出电压VOUT降：

VOUT＝VDDA-IOUTN·RL                         (2)

由方程式(1)，可了解没有由该电压控制电流源VCCS1所提供的电流IOPN，经由该负载在静态状态的输出电流IOUTN可由电压VSGND(其为信号接地)及该电阻R2的商数得到。没有任何DC操作点调节，所以该输出电流IOUTN系直接正比于在静态状态的信号接地，然而，为驱动该伪差分线路驱动器LT，将该信号接地保持固定为有利的。电路的静态电流调节之添加允许输出电流IOUTN可在静态状态被调节而不须改变在方法中的信号接地，静态电流调节的另一个优点为其允许电压VSGND较存在于该节点K2的电压为高，此扩张了于负荷的有效地可用电压调节范围，然而，越过负荷的最低电压降必须确保在静态状态以准备用于经调整操作点，及因而该伪差分线路驱动器LT的作为电流源的操作被确保当该伪差分线路驱动器LT使用晶体管被实施，如第2图所示。

当考虑电流IOPN时，由该电路装置的结果为电流I1由该电阻器R1在该节点K2的方向被转换为电压VK2，在该节点K2的此电压VK2亦再次由该电阻器R2被转换为电流I2。完全地，此产生输出电流IOUTN的下列方程式：

$\mathrm{IOUTN}=\frac{\mathrm{VSGND}\±\mathrm{IOPN}\·R1}{R2}---\left(3\right)$

对输出电压VOUT，结果因而为：

$\mathrm{VOUT}=\mathrm{VDDA}-\frac{\mathrm{VSGND}\±\mathrm{IOPN}\·R1}{R2}\·\mathrm{RL}---\left(4\right)$

当使用CMOS差分输出阶段取代已知电流运算放大器，输入电阻为非常高的，其必然需要小的错误电流，其结果为对本发明该伪差分线路驱动器LT的高线性与在输入电阻的差异于调变及频率之基本贡献。

对在第2图所示的电路之DC增益A_idc系得自下列方程式：

$A_{\mathrm{idc}}=\frac{\mathrm{IOUTN}}{\mathrm{IINN}}=\left[\frac{R1+R2}{R2}\right]---\left(5\right)$

以下应用于在第2图所示的电路之输出电阻γ_outMN1：

${\mathrm{\γ}}_{\mathrm{outMN}1}=\frac{1}{{\mathrm{gds}}_{\mathrm{MN}1}}\·[1+{\mathrm{gm}}_{\mathrm{totMN}1}\·\left(R1\right|\left|R2\right)]+\left(R1\right|\left|R2\right)---\left(6\right)$

其中gds _MN1显示该晶体管MN1的漏极/源极梯度且gm_totMN1显示考虑推挽作用的该晶体管MN1的转移导纳，对gds_MN1及gm_totMN1，应用下列方程式：

${\mathrm{gds}}_{\mathrm{MN}}\≅\frac{\mathrm{\λ}}{1+\mathrm{\λ}\·V_{\mathrm{dsMN}1}}---\left(7\right)$

${\mathrm{gm}}_{\mathrm{totMN}1}\≅\sqrt{\frac{{\mathrm{\μ}}_n\·C_{\mathrm{ox}}\·W_{\mathrm{MN}1}}{L_{\mathrm{MN}1}}\·I_{\mathrm{dsMN}1}}\·(1-\frac{\mathrm{\γ}/2}{\sqrt{2\·{\mathrm{\φ}}_s+V_{\mathrm{sbMN}1}}})---\left(8\right)$

在以上方程序中，λ为方法常数，V_dsMN1为该晶体管MN1的漏极/源极电压，μ_n为电荷载体的移动性，Cox为闸极氧化物的电容，W_MN1及L_MN1为该晶体管MN1的闸电极的宽度与长度，I_dsMN1为流经该晶体管MN1的漏极/源极路径的电流，γ为常数，Φ_P为电位且V_sbMN1为该晶体管MN1的源极/整体电压。

方程式(3)、(6)、(7)及(8)可被使用以得到在该电流IPON及存在于该节点K4的电压VSGND的该输出电阻γ_outMN1之依赖性。

本发明伪差分线路驱动器LT的功能之较佳了解由输入电流IINN的信号数据、存在于该节点K2的电压VK2的信号数据、存在于该节点K5(节点K5系在该互导放大器OTA1的输出及该晶体管MN1的闸极连接间的连接线路上)的电压VK5的信号数据、及输出电流IOUTN的信号数据提供，如第4图所示，示于第4图的信号已以时间t绘制。

下文意欲考虑示于第2图的该伪差分线路驱动器LT的AC响应。

在此方面，其用做较佳说明的目的以自第2图所示的电路抽取放大该两个互补输入电流IINN及IINP的其中一个所必需的电路部份。第5图显示被用于放大该输入电流IINN的该伪差分线路驱动器LT的电路部份，示于第5图的电路的小信号相当电路图被示于第6图。在小信号相当电路图的情况下，假设该互导放大器OTA1系在”串叠式组态”。

第6图显示电路的区域，其以虚线描绘该互导放大器OTA1或该晶体管MN1的小信号相当电路图。VIN表示该线路驱动器的输入电压及f表示反馈回路的反馈因子，在该互导放大器OTA1的情况下，γ_inOTA1、C_inOTA1、γ_outOTA1及C_outOTA1为其输入电阻、其输入电容、其输出电阻及其输出电容。在该晶体管MN1的情况下，C_gsMN1为其闸极/源极电容，V_gsMN1为其闸极/源极电压，C_sbMN1为其源极/本体电容，V_sbMN1为其源极/本体电压及C_outMN1为其输出电容，变量gmn1、gm3、gm1及gmb1表示转移导纳，且γ₃及γ₀为电阻。

小信号相当电路图可被使用以得到在该频域中于此处所示的线路驱动器的输入阻抗Z_in(s)、输出阻抗Z_out(s)及转移函数A_i(s)的数学关系式。

该线路驱动器的输入阻抗Z_in(s)系由下列方程式得到：

$Z_{\mathrm{in}}\left(s\right)\≈\frac{Z_{\mathrm{inOTA}1}\left(s\right)\left|\right|(R1+R2)}{1+T_{\mathrm{loop}}\left(s\right)}---\left(9\right)$

A(s)＝A_OTA1(s)·A_MN1(s)                             (10)

$f\left(s\right)=\left(\frac{R2}{R1+R2}\right)\·\frac{1+s\·R1\·C1}{1+s\·\frac{R1\·R2}{R1+R2}\·C1}---\left(11\right)$

T_loop(s)＝a(s)·f(s)(12)

在方程式(9)至(12)中，Z_inOTA1(s)为该互导放大器OTA1的输入阻抗，T_loop(s)为环路增益，a(s)为该放大器装置的开路增益因子，A_OTA1(s)为该互导放大器OTA1的开路增益因子，A_MN1(s)为该晶体管MN1的开路增益因子且f(s)为反馈因子。

假设该互导放大器OTA1为单阶段放大器，该互导放大器OTA1的开路增益因子A_OTA1(s)可以经简化型式被订定做为零ω_z1及极点ω_p1及ω_p2的函数：

$A_{\mathrm{OTA}1}\left(s\right)=\frac{A_{\mathrm{VOdc}}\·(1-s/{\mathrm{\ω}}_{z1})}{(1-s/{\mathrm{\ω}}_{P1})\·(1-s/{\mathrm{\ω}}_{P2})}---\left(13\right)$

其中A_vodc为在该DC情况下的该互导放大器OTA1的开路增益因子。

上述方程式产生以下方程序做为该线路驱动器的转移函数A_i(s)：

$A_i\left(s\right)=\frac{R1\·R2}{R2}\·\frac{1}{1+1/T_{\mathrm{loop}}\left(s\right)}---\left(14\right)$

考虑方程式(6)产生该输出阻抗Z_out(s)如下：

Z₀(s)＝γ_outMN1(s)·(1+T_loop(s))                  (15)

$Z_{\mathrm{out}}\left(s\right)=\frac{\mathrm{RL}\left|\right|Z_0\left(s\right)}{1+s/(\left(\mathrm{RL}\right|\left|Z_0\left(s\right)\right)\·C_{\mathrm{dsMN}1})}---\left(16\right)$

其中C_dsMN1为该晶体管MN1的漏极/源极电容。

因在CMOS技术的运算放大器阶段之输入阻抗系于高于100kΩ的区域，该放大器电路在该线路驱动器的该输入阻抗Z_in(s)仅具小的影响，因而在可控制电流源不须任何额外负载。因在频域增加的错误电流的结果之不欲变形，可能因电荷倒反作用及电流放大器组态之低输入阻抗而引起，被最小化做为结果。此为本发明电路的基本优点，所以该线路驱动器的该输入阻抗Z_in(s)可被表示如下，考虑方程式(2)：

$Z_{\mathrm{in}}\left(s\right)=\frac{R1+R2}{1+T_{\mathrm{loop}}\left(s\right)}---\left(17\right)$

假设该单元OPC表示操作点的反馈控制回路及因此调节经过该晶体管MN1的静态电流，由方程式(14)的该转移函数A_i(s)必须被调整以符合在第2图所示的电路装置。为简化，该反馈回路可被认为是具主要极点ω_fb的系统，且下列方程式应用于在拉普拉斯位准的转移函数H_fb(s)，其中A_0fb为DC增益：

$H_{\mathrm{fb}}\left(s\right)=\frac{A_{0\mathrm{fb}}}{1-s/{\mathrm{\ω}}_{\mathrm{fb}}}---\left(18\right)$

假设操作点的反馈控制回路，下列函数由此被得到做为A_ifb(s)：

$A_{\mathrm{ifb}}\left(s\right)=\frac{A_i\left(s\right)}{1+A_i\left(s\right)\·H_{\mathrm{fb}}\left(s\right)}=\frac{\frac{R1\·R2}{R2}\·\frac{1}{1+1/T_{\mathrm{loop}}\left(s\right)}}{1+\frac{R1\·R2}{R2}\·\frac{A_{\mathrm{ofb}}}{(1+1/T_{\mathrm{loop}}\left(s\right))\·(1-s/{\mathrm{\ω}}_{\mathrm{fb}})}}---\left(19\right)$

该反馈回路的主要极点ω_fb系用做在该转移函数A_ifb(s)的额外零点，该极点ω_fb被选择使得要被放大的电流信号之最低频谱频率组件被传送而无任何额外变形，且该线路驱动器的稳定度未被损伤。

当以AC耦合进行该线路驱动器时，如在第10图于下所示，方程式(9)必须被提供具额外零点。小信号分析接着在该频域产生下列转移函数A_iac(s)：

$A_{\mathrm{iac}}\left(s\right)=\frac{R1+R2}{R2}\·\sqrt{\left(\frac{1}{1+\frac{1}{T_{\mathrm{loop}}\left(s\right)}}\right)\·(1-\frac{1}{1-s\·\mathrm{CC}1\·\mathrm{RC}1})}---\left(20\right)$

少量关于在第2图所示的伪差分线路驱动器LT的稳定性之基本考量被使用于下，做为电路稳定性的准则，可使用该回路增益T_loop(s)：

$T_{\mathrm{loop}}\left(s\right)=\frac{A_{\mathrm{VOdc}}\·A_{\mathrm{VOMN}1}}{A_{\mathrm{idc}}}\·\frac{(1-s/{\mathrm{\ω}}_{Z1})\·(1-s/{\mathrm{\ω}}_{Z2})}{(1-s/{\mathrm{\ω}}_{P1})\·(1-s/{\mathrm{\ω}}_{P2})\·(1-s/{\mathrm{\ω}}_{P3})\·(1-s/{\mathrm{\ω}}_{P4})}---\left(21\right)$

在此内文中，在反馈网络中ω_z2为零点及ω_p3为极点，A_voMN1为该晶体管MN1的开路增益因子，ω_p4为该晶体管MN1的零点且A_idac为DC增益。为得到该DC增益及该晶体管MN1的开路增益因子A_voMN1，应用方程式(22)及(23)：

$A_{\mathrm{idc}}\left(s\right)=\frac{R1+R2}{R2}---\left(22\right)$

$A_{\mathrm{VOMN}1}\≅\frac{{{\mathrm{gm}}_{\mathrm{MN}1}}^{\′}}{{\mathrm{gm}}_{\mathrm{MN}1}+1}---\left(23\right)$

在方程式(23)，gm_MN1为该晶体管MN1的转移导纳。

零点ω_z1及ω_z2及极点ω_p1、ω_p2、ω_p3及ω_p4由方程式(24)至(29)约略产生：

${\mathrm{\ω}}_{z1}\≅\frac{{\mathrm{gm}}_{\mathrm{OTal}}}{C_{\mathrm{outOTA}1}}---\left(24\right)$

${\mathrm{\ω}}_{z2}\≅\frac{1}{R1\·C1}---\left(25\right)$

${\mathrm{\ω}}_{p1}\≅\frac{1}{R_{\mathrm{outOTA}1}\·C_{\mathrm{outOTA}1}}---\left(26\right)$

${\mathrm{\ω}}_{p2}\≅\frac{1}{{\mathrm{\γ}}_3\·C}---\left(27\right)$

${\mathrm{\ω}}_{p3}\≅\frac{R1+R2}{R2}\·\frac{1}{R1\·C1}---\left(28\right)$

${\mathrm{\ω}}_{p4}\≅\frac{1}{{\mathrm{\γ}}_{\mathrm{outMN}1}\·(1+\frac{A_{\mathrm{VOdc}}\·A_{\mathrm{VOMN}1}}{A_{\mathrm{idc}}})C_{\mathrm{outoTA}1}}---\left(29\right)$

在方程式(24)，gm_OTA1表示该互导放大器OTA1的转移导纳。上述方程式产生下式做为相位调换PM：

$\mathrm{PM}=\mathrm{\π}/2-\arctan \left(\frac{\mathrm{GBW}}{2\mathrm{\π}\·{\mathrm{\ω}}_{P1}}\right)-\arctan \left(\frac{\mathrm{GBW}}{2\mathrm{\π}\·{\mathrm{\ω}}_{P2}}\right)-\arctan \left(\frac{\mathrm{GBW}}{2\mathrm{\π}\·{\mathrm{\ω}}_{P3}}\right)-$

$\arctan \left(\frac{\mathrm{GBW}}{2\mathrm{\π}\·{\mathrm{\ω}}_{P4}}\right)+\arctan \left(\frac{\mathrm{GBW}}{2\mathrm{\π}\·{\mathrm{\ω}}_{Z1}}\right)+\arctan \left(\frac{\mathrm{GBW}}{2\mathrm{\π}\·{\mathrm{\ω}}_{Z2}}\right)---\left(30\right)$

在此内文中，该伪差分线路驱动器LT的增益带宽乘积GBW可根据下列方程式计算：

$\mathrm{GBW}\≅\frac{A_{\mathrm{VOdc}}\·A_{\mathrm{VOMN}1}}{A_{\mathrm{idc}}}\·\frac{1}{2\mathrm{\π}\·R1\·C1}---\left(31\right)$

该电路装置的主要极点ω_d由反馈路径决定：

${\mathrm{\ω}}_d=\frac{1}{R1\·C1}---\left(32\right)$

若该互导放大器OTA1的极点ω_p2及在该晶体管MN1的输出的寄生极ω_p4大于主要极点ω_d，则该伪差分线路驱动器LT的稳定度由在该反馈路径的极点ω_d决定。所以，省却该互导放大器OTA1的额外稳定度为可能的。此外，该主要极点ω_d可被设计使得该伪差分线路驱动器LT亦可被用做形状过滤器。

如果所取出电力表示该极点ω_p2太接近该主要极点ω_d，则额外零点可自该互导放大器OTA1的输入至串叠的AC前馈电路产生，该极点ω_p2因此极点补偿的结果偏移至较高频率。

为产生叙述于下文及示于第8及10图的电路，稳定度的考量必须考虑因该反馈路径的结果或该AC耦合的结果之额外零点。做为线索可假设零点的截止电压应远较该主要极点ω_d为低。

在该伪差分线路驱动器LT的大多数应用的情况中，例如以太网络10/100/1000基底T，该输出脉冲必须保持为一种脉冲屏蔽。假设该主要极点ω_d小于该极点ω_p1至ω_p4，在时域该伪差分线路驱动器LT的响应可以简单形式显示如下：

VOUT(t)＝RL·IINN·(1-exp(-t/ωd))           (33)

对在1000基底T标准的脉冲屏蔽，在脉冲位准的10％及90％之间的上升对在4奈秒的上升时间内的1V脉冲为需要的。由在个别基本标准的此种需求及由以上所显示方程式使该伪差分线路驱动器LT据以成比例是可能的。

本发明该伪差分线路驱动器LT的他一示例具体实施例于下文示出，特别是，本发明于此处系证实DC操作点调整或DC操作点调节(示于第2图)及该电压控制电流源VCCS1、VCCS1’及VCCS2的单元OPC之实施选择。

第7图显示本发明伪差分线路驱动器LT的第二示例具体实施例的电路图，在本示例具体实施例中，该单元OPC及该电压控制电流源VCCS1、VCCS1’系为晶体管MP1、MP2、MP3及MP4的形式，此外，该晶体管MP1、MP2、MP3及MP4被设计为电流源，电流源的输入电流由固定电流源IREF提供，该固定电流源IREF经由晶体管MP1的漏极连接点馈入该晶体管MP1，该晶体管MP1为在该电流源的输入晶体管，该晶体管MP1的漏极连接点系连接至后者的闸极连接点及亦连接至该晶体管MP2、MP3及MP4的闸极连接点，该晶体管MP1、MP2、MP3及MP4的源极连接点系耦合至供应电压VDD。电容器CB1系于这些晶体管的闸极连接点及该供应电压VDD之间连接，该晶体管MP2使用其漏极连接点以使用电流IOPP馈入该节点K1’，类似地，该晶体管MP3或MP4以电流ISGND或以电流IPON馈入该节点K4或K1。

存在于该节点K4的信号接地系得自该电流ISGND，其系正比于由该固定电流源IREF所产生的电流。所以，本伪差分线路驱动器LT的相当良好的同步性被确保。经由该晶体管MN1的输出电流IOUTN由方程式(3)得到，在该频域的该转移函数A_i(s)由方程式(14)提供。

第8图显示本发明伪差分线路驱动器LT的第三示例具体实施例的电路图。在本第三示例具体实施例中，操作点被调整，不像在第7图所示的第二示例具体实施例。为达到此目的，一种他一互导放大器OTA2、他一固定电流源IREFA及IREFA’及由晶体管MP5及MP6或MP5’及MP6’所形成的两个独立电流镜在该电路中被进行。

在一个独立电流镜的晶体管MP5及MP6由它们的闸极连接点彼此连接，它们的源极连接点具供应电压VDD施用于它们，该晶体管MP5为该电流镜的输入晶体管且由该固定电流源IREFA在其漏极连接点馈入，该晶体管MP6使用其漏极连接点以提供该电流IPON。此外，该互导放大器OTA2同样地以电流IOTA2馈入该晶体管MP5的输入，该互导放大器OTA2的输出侧产生此种数量的电流IOTA2使得存在于该节点K2的电压被调节为参考电压VREF。为达到此目的，该互导放大器OTA2的倒反输入被连接至该节点K2且其非反相输入具参考电压VREF施用于它们，类似情况施用于该晶体管MP5’及MP6’，该固定电流源IREFA’及该电流IOTA2’。

由本示例具体实施例所得到的优点为该操作点，亦即通过该电阻器R2的电流I2及因而通过在该终极电阻器RL的晶体管MN1之输出电流IOUTN，被调节。在该节点K2的电位因而等于该参考电压VREF，忽视任何补偿。另一个优点为该互导放大器OTA1的补偿及所得的错误电流被修正。

在该互导放大器OTA2的频域之转移响应应根据方程式(18)被正比，该转移响应必须具主要极点ω_fb。该伪差分线路驱动器LT的转移函数由方程式(19)提供。

第9图显示本发明伪差分线路驱动器LT的第四示例具体实施例的电路图，本电路系基于第7图所示的第二示例具体实施例的电路。此外，在本电路的情况下，电流IOTA3馈入该晶体管MP1的输入，电流IOTA3由他一互导放大器OTA3产生。该互导放大器OTA3的倒反输入被连接至该节点K4，其中该电流ISGND产生该信号接地，该互导放大器OTA3的非反相输入具参考电压VREF施加其上。

叙述于上的电路装置允许该操作点的间接调节，为达到此目的，在该节点K4的电压使用该互导放大器OTA3与该参考电压VREF比较。在电流源的输入，由该固定电流源IREF所产生的电流具电流IOTA3叠加于其上，其为使得在该节点K4的电压显示该参考电压的值。

于第9图所示的电路在非常高信号频率为特别有利的，因该操作点的间接调节抑制在该信号路经的额外寄生负载，在该信号情况的此种额外寄生负载可限制该转移特性的品质。

本电路的操作点根据方程式(3)变为被建立的，在该频域的转移函数由方程式(14)提供。

第10图显示本发明伪差分线路驱动器LT的第五示例具体实施例的电路图，在此情况下，电流IOPN及IOPP再次由电流源提供，其具由该固定电流源IREF所馈入的晶体管MP7做为输入及晶体管MP8及MP8’做为输出。然而，在本示例具体实施例中，电流IOPN或IOPP并未馈入该节点K1或K1’，而是该节点K6或K6’，该节点K6或K6’系经由电阻器R5或R5’连接至该互导放大器OTA1的输出，在该节点K1或K1’及该互导放大器OTA1的反相输入间连接的是电容器CC1或CC1’，该电压VSGND被施用于该互导放大器OTA1的非反相输入，此外，电阻器RC1及RC1’被耦合至该互导放大器OTA1的反相输入，该电阻器RC1及RC1’的其它连接具该电压VSGND被施用于它们。

该节点K6或K6’亦连接至该晶体管MN2或MN2’的闸极连接，在该晶体管MN2或MN2’的源极连接，电阻器R4或R4’系连接至地面VSS，该晶体管MN2或MN2’的漏极连接系连接至后者的闸极连接。此外，电容器C4或C4’系连接至在该晶体管MN2或MN2’的漏极连接的接地VSS。

本示例具体实施例系合并操作点调整的简单电流镜及电流放大的并串反馈，电路有利地不需要任何使用反馈回路的操作点调节，此外，该互导放大器OTA1系经由AC耦合为主动的。

没有任何信号施用于该输入NIN，该晶体管MN1及MN2一起形成负反馈电流镜，在此内文中，所使用的负反馈电阻器为电阻器R2及R4。做为基础电流，由该固定电流源IREF所产生的电流经由以该晶体管MP7及MP8所形成的电流镜被对映为该节点K6，该节点K6为由该晶体管MN1及MN2所形成的负反馈电流镜的输入。电流IOPN经由在该晶体管MN2的漏极/源极路径及经由该电阻器R4汲至该地面VSS，若流经该电阻器R5的电流I5等于零。该互导放大器OTA1的输出产生相等于在该节点K6的电位之电位，流经该晶体管MN1及该电阻器R2的电流系基于该晶体管MN1及MN2的梯度之商而得到，该阶段比可根据要求被选择。

当该输入NIN以输入电流IINN驱动时，根据方程式(3)，具该电阻器R1及R2及该晶体管MN1的AC耦合互导放大器OTA1用做具DC电流增益的并串反馈。故此包括没有任何没有任何额外电流流入该晶体管MN2，在由该晶体管MN1及MN2所形成的电流镜的参考路径系经由低通过滤器去耦合，其包括该电阻器R5及该电容器C4。

藉由电容器CC1或CC1’及电阻器RC1及RC1’的该互导放大器OTA1的AC耦合之结果为在该转移函数的额外零点，低于该零点频率的噪声信号因而被抑制，在该频域的本电路之转移函数由方程式(20)提供。

Claims (35)

1.一种放大一输入电流为一输出电流的线路驱动器，该线路驱动器具有一驱动器放大器、一运算放大器、一电流镜电路、一电压控制输出电流源、一电流/电压转换器、一电压/电流转换器、一第一节点、一第二节点及一第三节点，其中

-该输入电流被注入该第一节点，

-在该驱动器放大器的一第一放大器输入系耦合至该第一节点且在该驱动器放大器的一第二放大器输入被施加参考电压，

-该电流/电压转换器在该第一节点及该第二节点间连接，该电流/电压转换器被设计以使该电流/电压转换器转换自该第一节点供应至该电流/电压转换器的一第一电流为存在于该第二节点的电压，

-该电压/电流转换器连接至该第二节点，该电压/电流转换器被设计以使该电压/电流转换器转换存在于该第二节点的该电压为第二电流，且供应该第二电流至电流源，

-该电压控制输出电流源是n-信道MOS晶体管，并由该驱动器放大器控制，且在该电压控制输出电流源的载电流路径在该第二节点及该第三节点间连接，

-该输出电流由该第三节点输出，

-该运算放大器是互导放大器，其中该电流镜电路的输入电流由该运算放大器控制，使得该第二节点是在另一参考电压。

2.根据权利要求第1项的线路驱动器，

特征在于

-该电流/电压转换器为一第一电阻器，及

-该电压/电流转换器为一第二电阻器，该第二电阻器的第一连接点连接至该第二节点，且该第二电阻器的第二连接点被施加接地的共同固定电位。

3.根据权利要求第2项的线路驱动器，

特征在于

-该第一电阻器及/或该第二电阻器由在电阻域的晶体管提供。

4.根据权利要求第2项的线路驱动器，

特征在于

-该第三节点系连接至在终极电阻器的连接点及在该终极电阻器的第二连接点被施加外部供应电压。

5.根据权利要求第1项的线路驱动器，

特征在于

-在该电压控制输出电流源的控制连接系连接至在该驱动器放大器的输出。

6.根据权利要求第1项的线路驱动器，

特征在于

-一第一电容器，该第一电容器系在该第一节点及该第二节点间连接。

7.根据权利要求第6项的线路驱动器，

特征在于

-一第二电容器，该第二电容器的第一连接点系耦合至该第二节点及该第二电容器的第二连接点被施加接地的共同固定电位。

8.根据权利要求第1项的线路驱动器，

特征在于

-该驱动器放大器为一互导放大器。

9.根据权利要求第8项的线路驱动器，其中该互导放大器的反相输入为该第一放大器输入且该互导放大器的非反相输入为该第二放大器输入。

10.一种放大包括第一输入电流部分及第二输入电流部分的差分总输入电流为包括第一及第二输出电流部分的差分总输出电流的伪差分线路驱动器，该伪差分线路驱动器具有第一及第二线路驱动器，而该第一及第二线路驱动器皆包含权利要求第1至9项中任一项的线路驱动器的特征，其中

-该第一输入电流部分注入该第一线路驱动器的第一节点，且该第二输入电流部分注入该第二线路驱动器的第一节点，

-该第一线路驱动器的第三节点输出该第一输出电流部分，且该第二线路驱动器的第三节点输出该第二输出电流部分，及

-该第一及第二线路驱动器的参考电压具有相同值。

11.根据权利要求第10项的伪差分线路驱动器，

特征在于

-该第一线路驱动器的第一节点系以一第一电压控制电流源被馈入，且

-该第二线路驱动器的第一节点系以一第二电压控制电流源被馈入。

12.根据权利要求第11项的伪差分线路驱动器，

特征在于

-在该第一及第二线路驱动器的驱动器放大器的第二放大器输入系耦合至第四节点，该第四节点系以一第三电压控制电流源馈入，且

-该参考电压可由该第三电压控制电流源所提供的电流而得到。

13.根据权利要求第12项的伪差分线路驱动器，

特征在于

-一第三电阻器，该第三电阻器的第一连接点系耦合至该第四节点及该第三电阻器的第二连接点具有接地的共同固定电位。

14.根据权利要求第12项的伪差分线路驱动器，

特征在于

-一第三电容器，该第三电容器的第一连接点系耦合至该第四节点及该第三电容器的第二连接点被施加一共同固定电位。

15.根据权利要求第14项的伪差分线路驱动器，其中该共同固定电位为接地。

16.根据权利要求第12项的伪差分线路驱动器，

特征在于

-一运算放大器被连接使得该运算放大器将存在于该第四节点的电压与另一参考电压进行比较。

17.根据权利要求第12项的伪差分线路驱动器，

特征在于

-该第一电压控制电流源及该第二电压控制电流源及该第三电压控制电流源可由单元控制以进行操作点调整或操作点调节。

18.根据权利要求第17项的伪差分线路驱动器，

特征在于

-用于操作点调整或操作点调节的该单元系由固定电流源馈入。

19.根据权利要求第18项的伪差分线路驱动器，

特征在于

-该第一电压控制电流源具有第一电流镜电路且该第二电压控制电流源具有第二电流镜电路。

20.根据权利要求第19项的伪差分线路驱动器，

特征在于

-该第一电流镜电路的输入电流及该第二电流镜电路的输入电流由该固定电流源提供。

21.根据权利要求第19或20项的伪差分线路驱动器，

特征在于

-该第三电压控制电流源具有第三电流镜电路，其输入电流由该固定电流源提供。

22.根据权利要求第21项的伪差分线路驱动器，

特征在于

-该第一、第二及第三电流镜电路以共同输入p-信道MOS晶体管来设计。

23.根据权利要求第16项的伪差分线路驱动器，

特征在于

-该运算放大器的输出系连接至一共同输入晶体管的输入。

24.根据权利要求第23项的伪差分线路驱动器，

特征在于

-该运算放大器的反相输入系耦合至该第四节点，及

-该运算放大器的非反相输入被施加另一参考电压。

25.根据权利要求第11项的伪差分线路驱动器，

特征在于

-该第一电压控制电流源具有第一电流镜电路，其输入电流由第一固定电流源及第一互导放大器提供，及

-该第二电压控制电流源具有第二电流镜电路，其输入电流由第二固定电流源及第二互导放大器提供。

26.根据权利要求第25项的伪差分线路驱动器，

特征在于

-第一运算放大器的一反相输入系耦合至该第一线路驱动器的第二节点，

-第二运算放大器的该反相输入系耦合至该第二线路驱动器的第二节点，

-该第一及第二运算放大器的非反相输入被施用另一参考电压，

-该第一运算放大器的一输出系耦合至该第一电流镜电路的输入，及

-该第二运算放大器的该输出系耦合至该第二电流镜电路的输入。

27.根据权利要求第10项的伪差分线路驱动器，

特征在于

-该第一线路驱动器具有第一电压控制电流源、第一n-信道MOS晶体管、一第三电阻器及一第四节点，及

-该第一电压控制电流源馈入该第四节点，

-在该第一n-通道MOS晶体管的漏极/源极路径的栅极连接点及第一连接点系耦合至该第四节点，

-在该第一线路驱动器的驱动器放大器的输出系耦合至该第四节点，及

-在该第三电阻器的第一连接点系耦合至在该第一n-信道MOS晶体管的漏极/源极路径的第二连接点，及在该第三电阻器的第二连接点被施加接地的共同固定电位，及

-该第二线路驱动器具有第二电压控制电流源、第二n-信道MOS晶体管、一第四电阻器及一第五节点，其中

-该第二电压控制电流源馈入该第五节点，

-在该第二n-信道MOS晶体管的漏极/源极路径的该栅极连接点及第一连接点系耦合至该第五节点，

-在该第二线路驱动器的驱动器放大器的输出系耦合至该第五节点，

-在该第四电阻器的第一连接点系耦合至在该第二n-信道MOS晶体管的漏极/源极路径的第二连接点，及在该第四电阻器的第二连接点被施加接地的共同固定电位。

28.根据权利要求第27项的伪差分线路驱动器，

特征在于

-该第一电压控制电流源具有第一电流镜电路且该第二电压控制电流源具有第二电流镜电路。

29.根据权利要求第28项的伪差分线路驱动器，

特征在于

-该第一电流镜电路的输入电流及该第二电流镜电路的输入电流由一固定电流源提供。

30.根据权利要求第28项的伪差分线路驱动器，

特征在于

-该第一及第二电流镜电路以共同输入p-信道MOS晶体管来设计。

31.根据权利要求第27项的伪差分线路驱动器，

特征在于

-一第三电容器系在该第一线路驱动器的该第一节点及在该第一线路驱动器的驱动器放大器的第一放大器输入间连接，及

-一第四电容器系在该第二线路驱动器的该第一节点及在该第二线路驱动器的驱动器放大器的第一放大器输入间连接。

32.根据权利要求31项的伪差分线路驱动器，

特征在于

-一第五电阻器系在该第一线路驱动器的驱动器放大器的第一及第二放大器输入间连接，及

-一第六电阻器系在该第二线路驱动器的驱动器放大器的第一及第二放大器输入间连接。

33.根据权利要求第27项的伪差分线路驱动器，

特征在于

-第一低通滤波器在该第四节点及在该第一线路驱动器的驱动器放大器的输出间连接，及

-第二低通滤波器在该第五节点及在该第二线路驱动器的驱动器放大器的输出间连接。

34.根据权利要求第33项的伪差分线路驱动器，

特征在于

-该第一低通滤波器具有一第七电阻器及一第五电容器，其中

-该第七电阻器系在该第四节点及在该第一线路驱动器的驱动器放大器的输出间连接，及

-在该第五电容器的第一连接点系耦合至该第四节点及在该第五电容器的第二连接点被施加接地的共同固定电位，及

-该第二低通滤波器具有第八电阻器及一第六电容器，其中

-该第八电阻器系在该第五节点及在该第二线路驱动器的驱动器放大器的输出间连接，及

-在该第六电容器的第一连接点系耦合至该第五节点及在该第六电容器的第二连接点被施加接地的共同固定电位。

35.根据权利要求第10项的伪差分线路驱动器，

特征在于

-该伪差分线路驱动器通过使用CMOS方法而被制造。

Images