CN1531213A - 信号样本获取技术 - Google Patents
信号样本获取技术 Download PDFInfo
- Publication number
- CN1531213A CN1531213A CNA2004100284048A CN200410028404A CN1531213A CN 1531213 A CN1531213 A CN 1531213A CN A2004100284048 A CNA2004100284048 A CN A2004100284048A CN 200410028404 A CN200410028404 A CN 200410028404A CN 1531213 A CN1531213 A CN 1531213A
- Authority
- CN
- China
- Prior art keywords
- signal
- switch
- value
- equipment
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005516 engineering process Methods 0.000 title description 10
- 238000012545 processing Methods 0.000 claims abstract description 52
- 238000012937 correction Methods 0.000 claims abstract description 19
- 238000005070 sampling Methods 0.000 claims abstract description 11
- 230000004044 response Effects 0.000 claims abstract description 10
- 238000009795 derivation Methods 0.000 claims description 3
- 230000011664 signaling Effects 0.000 claims 2
- 239000000872 buffer Substances 0.000 description 29
- 238000006243 chemical reaction Methods 0.000 description 23
- 230000000694 effects Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000010897 surface acoustic wave method Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000009897 systematic effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/005—Control of transmission; Equalising
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3294—Acting on the real and imaginary components of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
- H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
- H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
用于对信号处理装置内的第一和第二信号进行采样的样本获取设备,所述设备包括用于捕获第一以及第二信号的波形的区段的采样器,用于交替采样器至该装置中所述第一信号能够被采样的点和所述装置中所述第二信号能够被采样的点的连接的开关,以及定时器,用于对该开关的操作进行定时,以引起采样器捕获所述第一信号的第一波形区段和所述第二信号的第二波形区段,其中所述第二信号响应于所述第一信号,且所述开关的定时使得所述第二区段至少包括响应于所述第一区段已经产生的部分。
Description
技术领域
本发明涉及对信号处理装置中出现的信号进行采样的技术。例如,从信号处理装置中获得的样本可被用于对该装置的操作进行评价,这种评价以在该装置上施行控制为目的,以便从该装置获得所需的性能级别。
本发明可广泛应用于信号处理领域。可应用本发明的一个具体领域是在无线通信设置中的放大器控制。
背景技术
无线电发射机通常包括用于提升待传送的射频(RF)信号功率的射频功率放大器(RFPA)。RFPA或多或少地对其放大的RF信号施加了失真影响。这种失真影响通常需要被控制以确保发射机符合关于RF干扰的任何通用的标准。这种失真影响一般表现为一个或两个特征形式,即AM-AM失真和AM-PM失真。
AM-AM失真在RFPA的增益作为输入信号的幅值的函数而变化时产生。通常,增益将随着输入信号的幅值增大而降低。这被称为压缩增益特性。
AM-PM失真则涉及RFPA的输出信号的相位按输入信号的幅值的函数而变化的情况。就是说,输入信号的振幅调制(AM)引起输出信号的相位调制(PM)。
实践中使用控制方案来控制RFPA所产生的失真是很常见的。控制RFPA的两种主要技术是预失真(predistortion)技术和前馈技术。
在预失真技术中,RFPA的输入信号被施加以被控制的失真,计算该被控制的失真以便抵消RFPA的失真影响,使得RFPA的输出信号实质上没有失真。
在前馈技术中,通常将从RFPA的输入信号导出的“前馈”信号注入RFPA的输出信号,以便校正输出信号中出现的失真。
对于预失真和前馈系统均已提出了各种力图提高去除失真的精确性的控制方案。但是,失真控制方案效力的提高通常将带来成本的增加。
发明内容
根据一个方面,本发明提供了用于对信号处理装置内的第一和第二信号进行采样的设备,所述设备包括用于对第一和第二信号两者的波形的区段进行采样的采样器,用于交替采样器至装置中所述第一信号能够被采样的点和所述装置中所述第二信号能够被采样的点的连接的开关,以及定时器,用于定时开关的操作以引起采样器对所述第一信号的第一波形区段和所述第二信号的第二波形区段进行采样,其中所述第二信号响应于所述第一信号且所述定时器被配置在所述两个点之间应用一传播延迟,使得所述第二区段至少包括响应于所述第一区段已经产生的部分。
本发明由此提供了以这样一种方式用于从信号处理装置获得样本的技术,该方式允许从该装置获得相对精确的信息而不必依赖用于实现采样器的相对昂贵的技术。
在一些实施例中,定时器被配置以定时开关的操作,使得采样器连续地对第一和第二区段采样。但是,在其他实施例中,定时器可以被配置改变开关在第一和第二点之间的连接,使得采样器不连续地对第一和第二区段采样。
在一些实施例中,在信号处理装置中包括延迟器件。在一些实施例中,延迟器件对第一信号作用,而在其他实施例中,延迟器件对第二信号作用。
在一些实施例中,一控制器被配置以使用第一和第二区段的样本产生一个或多个控制信号,用于控制该装置的操作。在这样的变型中,该控制器可以包括用于存储自样本而获得的值的存储器且该控制器可以被配置将与第一区段相关的值和与第二区段相关的值进行时间对准,以准备从这些值中导出一个或多个控制信号以应用于该信号处理装置。
在一些实施例中,可使用控制器从样本中获得参数值,以将这些值分配成多个库(bin)并随后平均库内的值。通过以这一方式产生库平均值,可以改善在采样器执行的采样处理中出现的随机误差效应。
在一些实施例中,可使用控制器从样本中获得参数值,以将这些值分配成多个库并随后对这些库使用该参数的理想值,以便评价库的内容。在这种情况下,评价可以包括将一给定库的理想值与被分配给该库的值的平均值相比较。
在一些实施例中,信号处理装置包括第一和第二部分,分别用于执行数字和模拟信号处理。该装置还包括至少第一和第二数模转换器,用于将来自第一部分的信号传送至第二部分。在第一部分内,第一信号被处理以产生中间信号,该中间信号通过第一数模转换器被提供至第二部分。第二数模转换器将第一信号提供给开关。在这种实施例中,可以将开关实现为IF而不是RF器件。在一些变型中,第一部分对被传输至第二数模转换器途中的第一信号施加数字延迟。在一些实施例中,在第二数模转换器和开关之间也可能需要提供变频器。
在一些实施例中,提供减法器以从第一和第二信号产生差值信号作为开关的第三输入,用于可选择地应用至采样器。该差值信号可用于产生一个或多个控制信号,用于控制该信号处理装置的操作。
本发明的优选应用之一是用于监测放大器,例如无线发射机电路中的RFPA的性能。在这种情况下,第一和第二信号可以分别是该放大器的输入和输出信号。
附图说明
下面将仅以示例的方式,通过参照附图说明本发明的几个实施例。其中:
图1是移动电话网络的基站内的RF信号处理方案的框图。
图2是显示图1的基站的数字处理设备内的数字信号处理操作的框图。
图3是移动电话网络的基站内的RF信号处理方案的框图。
图4是移动电话网络的基站内的RF信号处理方案的框图。
图5是移动电话网络的基站内的RF信号处理方案的框图。
图6是移动电话网络的基站内的RF信号处理方案的框图。
图7是移动电话网络的基站内的RF信号处理方案的框图。
图8是移动电话网络的基站内的RF信号处理方案的框图。
图9是显示从移动电话网络的基站内的信号处理方案的两个不同电获得的信号轨迹图。
图10是移动电话网络的基站内的RF信号处理方案的框图。
图11是移动电话网络的基站内的RF信号处理方案的框图。
图12是移动电话网络的基站内的RF信号处理方案的框图。
图13是移动电话网络的基站内的RF信号处理方案的框图。
图14是移动电话网络的基站内的RF信号处理方案的框图。
具体实施方式
图1图示说明了移动电话网络的基站10,尽管该图同样能够很好地表示移动电话。在图1中所显示的基站10的部分只是与将由该基站发送的RF信号的放大处理的控制紧密相关的部分。例如,图1并未示出用于对已被发送至该基站的RF信号进行解调的接收机。
如图1中所示,基站10包括主发射通路(MTP)和预失真控制电路。MTP包括发射机12、两个分路器14和16、延迟线路18、正交分路器(quadrature splitter)19、两个乘法器20和22、组合器24、RFPA 26和天线28。预失真控制电路包括分路器30、RF开关32、包络检测器34、本机振荡器(LO)36、乘法器38、低通或带通滤波器40和数字处理设备(DPF)42。两个数模转换器(DAC)44和46允许DPF 42将信号发送至模拟域中,而两个模数转换器(ADC)48和50允许DPF 42从模拟域中接收信号。
发射机12产生将从基站10被发送的RF信号。RF信号利用例如编码的数字化的语言的信息被调制。在本示例中,发射机12使用码分多址(CDMA)技术产生一组扩展频谱信号,每一信号传达不同的信息,其被相加在一起产生发射机12的RF输出。
来自发射机12的RF信号通过分路器14和延迟线路18到达正交分路器19。正交分路器19、乘法器20和22以及组合器24一起构成了矢量调制器,用于对来自发射机12的RF输出信号进行调整。从该矢量调制器,发射机12的RF输出信号的被修改后的版本进入到RFPA 26,在RFPA 26处,信号的功率被放大。由RFPA 26产生的放大后的信号随后通过分路器16并从天线28被发送出去。
RFPA 26易于在其输出信号中产生AM-AM和AM-PM失真。矢量调制器的目的在于调整RFPA 26的输入信号的幅值和相位,以便消除RFPA 26否则将在其输出信号中产生的任何AM-AM和AM-PM失真。
为了对RFPA 26的输入信号进行预失真,矢量调制器首先将RFPA输入信号分解为同相(I)分量和正交相位(Q)分量。I和Q分量分别被乘法器20和22改变。乘法器20通过将I分量与从DPF 42的DAC 44接收的I信道校正信号相乘而使I分量改变。乘法器22通过将Q分量与从DPF 42的DAC 46接收的Q信道校正信号相乘而使Q分量改变。I和Q分量的改变后的版本随后被组合,产生RFPA输入信号的预失真版本。该预失真信号随后被提供给RFPA 26,在RFPA 26处,信号的功率被放大。
如果正确地操作基站,则RFPA 26的输入信号的预失真抵消了否则将出现在RFPA 26输出中的失真。
如前文提到的,DPF 42产生用于在矢量调制器中对RFPA输入信号进行预失真的I和Q信道校正信号。DPF 42执行两个主要处理,即预失真产生处理和校正处理。预失真处理产生I和Q信道校正信号,而校正处理负责维持预失真产生处理,使得RFPA输出信号中出现的残余失真的量保持尽可能低。DPF 42包括数字信号处理器(DSP)和现场可编程门阵列(FPGA),两者共同承担它们之间预失真产生处理和校正处理中包括的任务。这些任务对DSP或者FPGA的分配可能根据各个执行过程而不同。其他的可能性包括使用专用集成电路(ASIC)代替FPGA。
DPF 42通过提供驱动预失真产生处理和校正处理的信号的分路器14和16而被连接至MTP。分路器14使发射机输出信号的一个版本转向离开MTP,并将其提供给分路器30。分路器16使RFPA输出信号的一个版本转向离开MTP并将其提供给RF开关32的一个终端。分路器30将发射机输出信号的一个版本提供给包络检测器34以及RF开关32的一个终端。包络检测器34检测其接收到的发射机输出信号的该版本的包络,并提供一表示所检测到的包络及其变化的包络信号至ADC 50,用于在DPF 42中使用。
RF开关32分别从分路器14和16接收发射机输出信号的版本以及RFPA输出信号的版本。开关32被来自DPF 42的信号控制,以提供发射机输出信号的版本或者RFPA输出信号的版本至混频器38。混频器38、LO 36和带通滤波器(BPF)40一起构成了下变频器,用于降低开关32的输出的频率。LO 36产生频率由DPF 42控制的信号。该LO信号在混频器38处与开关32的输出相混合。该混合处理的作用在于,在混频器38的输出中产生开关32的输出信号的两个版本,一个版本的频率增加了与LO信号频率相等的量,而另一个版本的频率降低了与LO信号频率相等的量。BPF 40的目的在于除去频率增加了的版本,仅留下开关输出的已被降低频率或者下变频的版本。开关输出的该下变频版本随后被提供给ADC 48用于在DPF 42中使用。
DPF 42因此接收到三个输入信号:通过ADC 50的表示发射机输出信号包络的信号,以及通过ADC 48的发射机12的输出信号的版本和RFPA 26的输出信号的版本。通过ADC 50接收的信号用于驱动预失真产生处理,而通过ADC 48接收的信号用于驱动维持预失真产生处理的校正处理。
沿MTP传输的信号将经历大体上由分路器14和16、延迟线路18、矢量调制器和RFPA 26所引起的传播延迟。因此,可以控制开关32将ADC 48连接至分路器14,以对沿MTP传送的信号的波形中的点进行取样,并随后改变开关32的状态,及时将ADC 48连接至分路器16,以对波形中与RFPA 26中存在的信号相同的点进行取样。为了说明这一点,考虑显示两个信号波形82和84的图9。波形82为提供给RFPA 26的,如在连接至分路器14的开关32的输入端之一所检测到的输入信号。波形84为RPFA响应于波形82提供的,如在连接至分路器16的开关32的输入端之一所检测到的输出。通过参照图9,很明显相对于在开关32处波形82的到达,波形84在开关32处的到达被延迟了。这一延迟可归因于前文提到的沿MTP的传播延迟。对于将波形82和84均传送至输出端的开关32,将开关32的连接从分路器14改变至分路器16的处理必须在波形84在分路器16处到达之前进行。做出这一转变所持续的间隔在图9中示出。
在基站10的一个实现方式中,奈奎斯特采样RFPA输出信号中的残余失真,设定ADC 48的最小采样率至约150MHz,通过延迟线路18和RFPA 26的传播延迟分别为500和15ns,将开关32从一种状态改变为另一种状态以及在下变频器和ADC 48的随后稳定(settling)中包含的时间约为50ns。这意味着如果ADC 48被连接至分路器14,则在必须开始改变开关32状态的处理以允许ADC 48及时连接至分路器16,以便捕获对应于在沿MTP传输的信号的波形中,和由分路器14获得的样本中的第一个相同的点的RFPA输出信号的样本之前,通过ADC 48能够收集几十个发射机输出的样本。
换句话说,ADC 48能够通过开关32的作用,捕获发射机输出信号的一系列样本,以及随后RFPA输出信号的一系列样本,在这两个系列的一个中的每一样本在另一系列中具有对应样本,使得这两个样本与沿MTP传输的信号的波形中的相同的点相关。与沿MTP传输的信号的波形中的相同的点相关的,一个来自RFPA输出信号、一个来自发射机输出信号的沿MTP传输的信号的波形中的相同的点相关的一对样本,被称为伪同时对(pseudo-simultaneous pair)。在这样的对中,来自RFPA输出的样本SA和来自发射机输出信号的样本ST通过公式SA=G1·G2·ST相关,其中G1是表示预失真器的作用的系数而G2是RFPA 26的增益。G1和G2均可以是复数,意味着它们可以旋转相位。笼统地说,G1和G2是发射机输出信号的幅值和相位的非线性函数。
伪同时对中的样本的时间对准的精确性可以通过在DPF 42内相对一个样本延迟另一样本,或者通过调整开关32操作的时序(由DPF42完成)来实现。
在34处检测发射机输出信号的包络的处理,在ADC 50处对包络信号取样,从查找表LUT-I和LUT-Q检索值,在DAC 44和46处将检索到的值转换成用于I和Q信道校正信号的模拟值,以及将这些模拟值施加至矢量调制器中的乘法器20和22明显将花费有限的时间。延迟线路18的功能之一就是补偿信号从分路器14通过检测器34和DPF 42到达乘法器20和22所需要的时间。延迟线路18确保在每一乘法器处,来自正交分路器19和DPF 42的信号被时间对准,使得它们与发射机输出信号的波形中的相同的点相关。但是,在大多数情况下,DPF 42将有意识地在其从分路器14和16接收到的信号之间插入数字延迟,以提高DPF 42内的那些信号的时间对准的精确性。延迟线路18的另一主要目的在于通过ADC 48实现发射机和RFPA输出信号的伪同时取样。
下面将讨论由DPF 42对通过ADC 48和50接收到的信号进行的处理。
如前文提到的,由ADC 50所产生的数字包络信号被用于驱动预失真产生处理。DPF 42的FPGA元件包含I信道查找表LUT-I和Q信道查找表LUT-Q。LUT-I和LUT-Q通过数字化的包络信号被寻址(addressed)。查找表LUT-I和LUT-Q中的每一个是被寻址信号(是数字化的包络信号)的值索引的数字值的一个表。每一查找表的值与包络信号的值的范围相关,这样当寻址信号的一个样本被给予一个查找表时,该查找表将检索并发出其保存的与已被给予该查找表的寻址信号的该样本的值相关的值。
因此,LUT-I和LUT-Q将各自接收包络信号的数字样本的流,并作为响应,发出分别形成I和Q信道校正信号的样本的流,它们通过DAC 44和46被分别施加至矢量调制器,用于对RFPA 26的输入信号进行预失真。
在本示例中,FPGA还负责正交解调通过ADC 48到达DPF 42的下变频信号(尽管这一解调在其他实施例中可能由DPF 42的DSP进行)。这一正交解调处理将ADC 48发出的每一样本转换为包括I和Q样本的正交偶极子(doublet),用于由DPF 42中的DSP使用。
下面参照图2说明由DSP对正交偶极子执行的操作。
DSP保持有四个先进先出(FIFO)缓冲器51、52、54和56。来自FPGA的发射机输出信号的正交偶极子DT被发送至缓冲器51和52。缓冲器51和52分别存储它们所接收到的每一正交偶极子的I和Q成分。来自FPGA的RFPA输出信号的正交偶极子DA被发送至缓冲器54和56。缓冲器54和56分别存储它们所接收到的每一正交偶极子的I和Q成分。
DPF 42操作开关32,使得正交偶极子被循环载入缓冲器51-56中。在每一循环的开始,设置开关32以允许ADC 48对发射机输出信号进行取样。FPGA随后自ADC 48所产生的样本而产生一系列偶极子DT。预定数量的N个最初的偶极子DT被放弃,这是由于它们因与在开关32的设置之后的系统稳定时间期间获得的样本相关而不可靠。剩余的偶极子DT系列被缓冲器51和52获得。然后,设置开关以允许ADC 48对RFPA输出信号进行取样。FPGA随后开始产生一系列偶极子DA。而且,N个最初的偶极子DA因系统稳定时间而被放弃,且剩余的偶极子DA系列被缓冲器54和56获得。开关从ADC 48被连接至分路器14的状态到ADC 48被连接至分路器16的状态的调整被定时,使得在该循环中由缓冲器54和56所获得的第一个偶极子DA与在该循环中较早时由缓冲器51和52所获得的第一个偶极子DT是伪同时的。当缓冲器54和56所获得的偶极子DA的数量与在循环中较早时缓冲器51和52所获得的偶极子DT的数量相等时,该循环结束。
这一循环的每一次迭代对缓冲器51-56进行填充。下面将参照图2解释DSP处理这些缓冲器中的内容的方式。
应该理解的是,缓冲器51-56中所保存的值的队列是这样对准的,如果检查在缓冲器51中值的队列的任何给定位置和缓冲器52-56中所保存的队列的相同位置,则缓冲器51和52中规定的值形成偶极子DT,而缓冲器54和56中规定的值形成与缓冲器51和52中规定值所规定出的偶极子DT为伪同时的偶极子DA。
DSP从缓冲器51的头部检索同相值IT,从缓冲器52的头部检索正交相位值QT,从缓冲器54的头部检索同相值IA,从缓冲器56的头部检索正交相位值QA。值IT和QT构成发射机输出信号的偶极子而值IA和QA构成RFPA输出信号的伪同时偶极子。DSP因此从缓冲器中已经检索了一对伪同时偶极子。
利用检索出的伪同时偶极子,DSP随后计算包络参数PT和两个校正参数IC和QC的值。IC值是一个校正因子,其应用于和计算出的PT值相对应的寻址信号的值所索引的LUT-I中的值。同样,QC值是应用于和计算出的PT值相对应的LUT-Q中的值的校正因子。IC、QC和PT的值是利用下列等式自检索出的偶极子对而计算的:
IC=(IT×IA)+(QT×QA)
QC=(QT×QA)-(IT×QA)
PT=(IT×IT)+(QT×QT)
计算出的IC和QC的值被应用于查找表的内容(其方式将在下文中说明)且DSP随后进入到对现在位于FIFO缓冲器头部的值进行检索以获得下一对伪同时偶极子。DSP计算下一个偶极子的IC、QC和PT的值,并将IC和QC的值应用于如PT值所限定的合适的查找表条目。DSP以这种方式对FIFO缓冲器中所保存的每一偶极子对进行处理。为了完成校正处理的迭代,缓冲器被数次重新填充且它们的内容被如上所述处理,产生更多的IC、QC和PT的值。
下面将说明将IC和QC值应用于查找表的处理。在缓冲器的内容处理期间,DSP通常将产生很多对IC和QC值,而这些对中的一些将与查找表的寻址信号的相同范围相关。就是说,一些查找表将通过应用几个IC或者QC值而被修改。IC和QC值以使几个IC和QC值在被应用在同一查找表条目上时的作用被平均的方式,应用于查找表的值。DSP通过为每一查找表条目产生一将被应用于该查找表条目的校正参数值的运行平均值(running average)来实现这一点。通常,运行平均值通过使用包含比ADC 48所产生的样本数量更多数量的比特的字来表示(其原因将在下文中解释)。一旦所有的IC和QC值已经被处理,则将运行平均值加至它们各自的查找表条目以完成校正处理的迭代。
RFPA输出信号中出现的任何失真的抑制的精确性依赖于很多因素,包括ADC 48所产生样本的数字分辨率。ADC 48的数字分辨率是转换器用于表示其产生的每一样本的比特的数量。总体上,ADC 48的数字分辨率的提高将导致所达到的失真抑制的精确性的提高。系统内出现的随机误差,例如ADC量化(quantisation)所引起的随机误差,可能引起所实现的失真抑制的精确性达不到要求,因为ADC 48正产生着包含比实际需要的更少数量的比特的样本。通过在查找表中应用包含更多数量比特的运行平均值的校正处理,可以消除在ADC48所产生的样本中使用的实际的比特数量和所要求的比特数量之间的差。这等于放松了用于给定的所实现的失真抑制精确度的ADC 48的规格,而这可以带来系统总体成本的降低。
应该注意的是用于校正查找表值的RFPA和发射机输出信号的样本都是通过在开关32和ADC 48之间延伸的路径58获得的。因此,任何在该路径中产生误差的机制都将影响RFPA输出信号的样本以及发射机输出信号的样本,使得系统误差,即在本质上可再生的,由路径58所引入的误差将被大大抵消。例如,如果路径58所引起的系统误差引起了伪同时偶极子对具有值DT’和DA’而不是DT和DA,则DSP将确定这两个校正参数和包络参数具有值IC’、QC’和PT’而不是IC、QC和PT。但是,值IC’和QC’现在被应用于由值PT’规定的查找表,而不是由值PT规定的查找表,其结果是路径58所引入的系统误差被中和。
下面说明本发明的一些其他实施例。
在前文参照图1和图2说明的实施例中,对每一查找表值的IC和QC参数中的每一个导出了运行平均值,这样平均处理提高了ADC 48的有效分辨率。但是,平均处理并不需要直接应用于IC和QC值。例如,在前述参照图1和图2的实施例中,对所有查找表条目的IC和QC值导出了运行平均值,以便防止系统误差并提高ADC 48的有效分辨率。在另一实施例中,平均处理被应用于伪同时对而不是IC和QC值,如下文将要说明的。
改进实施例的操作与参照图1和图2描述的实施例的操作大致相同,除了DSP开始利用FIFO缓冲器中所保存的伪同时偶极子对。在该改进实施例中,DSP保持一系列的库(bin),其中每一个库与参数PT的不同范围相关。这些范围中的每一个与和查找表中的条目相对应的寻址信号的范围中的一个相对应。换句话说,每一个库对应于LUT-I和LUT-Q中各一个的一对查找表条目。DSP为其检索到的每一伪同时偶极子对计算PT值,并将该偶极子对分配至其范围包括计算出的PT值的那个库。以这种方式,DSP能够将FIFO缓冲器中的所有偶极子对分配至PT库。DSP通过计算每一库的平均IA、平均QA、平均IT和平均QT来保持每一库的内容的运行平均值。这些平均值随后被用于计算每一库的平均IC和QC值,并且这些校正值被施加于它们各自的查找表条目。因此,与上文中参照图1和图2说明的实施例相比,在校正处理中不同点处实施了目的在于避免随机误差的平均处理。
图3显示了另一实施例,其中被发送至开关32的发射机和RFPA输出信号的版本之间的延迟以中频(IF),而不是MTP中所使用的RF载波频率被部分地实现。
如图3所示,图1的延迟线路18被延迟元件18a所取代,并且被补充一附加延迟元件18b。通过分路器16被转向离开MTP的RFPA输出信号的版本在混频器38a处与来自本机振荡器36a的信号相混合。混频器38a的输出既包含RFPA输出信号的上变频版本又包含下变频版本。混频器38a的输出随后通过延迟元件18b并被提供给开关32。通过分路器30变为可用的发射机输出信号的版本也在混频器58处与本机振荡器36a的输出信号相混合。混频器58的输出,既包含发射机输出信号的上变频版本又包含下变频版本,被提供给开关32。开关32的输出通过BPF 40a被滤波并随后被应用至ADC 48。
混频器38a和58为相同设计且它们均使用同一个本机振荡器。因此图3所示的设计大部分地保持了到达ADC 48的发射机和RFPA输出信号的样本经受实质上相同的误差源的优点。
开关32的输出将包含发射机输出信号或者RFPA输出信号的上变频以及下变频版本。BPF 40a阻断信号的上变频版本。通过BPF 40a的信号的下变频版本现在处于IF。由于BPF 40a的作用,ADC 48仅监测由混频器38a所提供的信号的下变频版本。因此,延迟元件18b仅需要被设计成对被下变频至IF的RFPA输出的版本起作用,因为混频器38a所产生的RFPA输出信号的上变频版本被BPF 40a废弃掉了。这允许对延迟18b进行更灵活的设计,因为感兴趣的只是其处理IF信号的能力。在大多数其他方面,图3的系统与图1的系统相同。
在图1中,延迟线路18对沿MTP传送的RF信号进行操作。在图4的替换实施例中,延迟线路18被延迟元件18c所取代,该延迟元件18c在IF操作。
发射机12的RF输出在混频器60处被混以来自LO 36b的信号。混频器60的输出因此包含发射机输出信号已被上变频的版本,又包含发射机输出信号已被下变频至延迟元件18c为其被设计的IF的版本。在MTP中矢量调制器的输出端包括另一混频器62。混频器62将矢量调制器的输出混以LO 36a的输出。混频器62的输出包含发射机输出信号被混频器60下变频的版本,和被混频器62上变频的版本。BPF 64仅允许发射机输出信号的该版本提供给RFPA 26。
由于BPF 64废弃了除被混频器60下变频至IF的发射机输出信号的所有版本,因此感兴趣的只是延迟元件18c处理位于IF的信号的能力,这导致了延迟元件18c的设计和实施方面更大的灵活性。在图4中,矢量调制器位于MTP中的混频器60和62之间。但是,也可以将矢量调制器置于混频器62的输出端。在大多数其他方面,图4所示的系统与图1所示的相同。
图5显示了又一个替换实施例,其中图1的延迟线路18被两个延迟元件18d和18e所取代。延迟元件18d和18e分别位于MTP中分路器14的输入和输出端。在MTP中,发射机12和延迟元件18d之间包括一附加分路器66。分路器66使发射机输出信号的版本转向离开MTP并将其提供给开关32。因此,图5的系统省略了图1的分路器30。
图5中的延迟元件的配置有助于对延迟18d使用SAW器件。由于延迟元件18d位于向DPF 42提供发射机输出信号包络信息的分路器14之前,因此极大地缓和了对于将延迟18d实施为SAW器件的群延迟波动规定和幅值及相位波动规定。延迟元件18e可以被实施为同轴延迟线路。群延迟波动对于调整查找表值的校正处理的冲击可以通过在DPF 42中实施一校正滤波技术来解决。在大多数其他方面,图5所示的系统与图1所示的相同。
图6显示了又一个替换实施例,其中图1的延迟线路18被延迟元件18f所取代,并补充以另一延迟元件18g。延迟元件18g对由分路器16转向开关32的RFPA输出信号的版本进行操作。延迟元件18g可以使用SAW器件来实现,尽管其必须具有相对较高的性能,因为延迟元件18g所引入的任何误差(这些误差为系统误差和/或由延迟元件响应的非线性引起)将在开关32所检测到的RFPA输出信号版本中显现出来,但是不会在开关32所检测到的发射机输出信号的版本中显现出来。就是说,由延迟元件18g所产生的误差将不会通过由DPF 42中的DSP所执行的校正查找表值的处理中涉及的比较步骤而被消除。在大多数其他方面,图6所示的系统与图1所示的相同。
又一实施例在图7中示出。图7的实施例与图1的实施例不同之处主要在于图1的发射机12的特定功能已经与DPF 42a结合。图7的系统还包括信息源66,该信息源66产生包含将从基站发送的信息(例如编码的数字语言)的基带信号。基带信号被提供给DPF 42a,在DPF 42a处检测其包络。使用基带信号的包络的值来索引查找表LUT-I和LUT-Q,以便产生应用于MTP中的矢量调制器的I和Q信道校正信号。DPF 42a还包括DAC 68,用于将基带信号转换成模拟信号应用至由混频器70和LO 72示意说明的上变频器。该上变频器的输出为在所需传输频率的RF信号,并被提供给分路器4的输入端。上变频器的RF输出信号等同于图1中发射机12的输出信号。在大多数其他方面,图7所示的系统与图1所示的相同。
图8显示了图7所示结构的一个变型。在图7中,由信息源66产生的基带信号被上变频并被提供给矢量调制器。在图8中,矢量调制器被提供以由信道合成器74产生的载波信号,信道合成器74输出一频率在所需的RF传输信道中心的载波信号。
对信道合成器的输出进行基带信号调制和对RFPA 26的输出进行预失真的处理在图8的系统中被合并。DPF 42a中的查找表通过基带信号的包络被寻址,以产生控制信号应用于矢量调制器中的乘法器20和22。查找表中所存储的值被计算,因此它们在矢量调制器处引入来自具有合适程度的预失真的基带信号的信息。
由于来自基带信号的信息和预失真被同时引入值RFPA 26的输入信号,因此不可能提供一来自通向RFPA 26的路径的能够与RFPA 26的输出相比较的信号,以显示出RFPA输出信号中的残余失真。在前面的实施例中,对由开关32从分路器14和16获得的信号所执行的比较,使得在从开关32至DPF 42a的路径80中出现的误差可以被大部分地忽略。但是,在缺少来自通向RFPA 26的路径的可能对比较处理起作用的信号时,这样的比较不能在图8的系统中进行。
为了解决这一问题,开关32接收来自参考信号源76的参考信号,而不是来自通向RFPA 26的路径的信号。DPF 42a能够引导开关32将来自参考信号源76的信号发送至DPF 42a。DPF 42a得以了解参考信号源76所产生的信号的特性并因此能够测量在从开关32到DPF42a的路径中执行的下变频、滤波和模数转换处理中出现的误差。DPF42a使用这些误差测量结果来校准通过开关32获得的RFPA输出信号的样本。校准后的样本随后可以与来自信息源66的基带信号进行比较,出现的任何差异可归因于RFPA输出信号中的残余失真。在大多数其他方面,图8所示的系统与参照图1说明的系统相同。
图10显示了图1的结构的变型,其中省略了由振荡器36和混频器38所表示的下变频器。ADC 48被配置以对其从开关32接收的信号进行过欠采样(under-sampling),以便代替被省略的下变频器实现这些信号的下变频。ADC 48的较低的采用率还允许在到达ADC 48之前不需要下变频的相对较低频率的MTP信号的直接采样。在大多数其他方面,图10所示的系统与参照图1说明的系统相同。
下面将参照图11至14说明与图7的实施例相关的一些附加的实施例。图11至14中的每一个显示了数字输入、RF输出的完整发射机的方案。图11至14中出现的已在前面的附图中显示的元件保持相同的附图标记,并不再详细说明。
在图11中,采用信息信号、通常为编码的语言信号形式的数字输入或者被提供给DPU 42a,或者在DPU 42a内产生。一旦需对该信息信号执行的任何数字信号处理操作完成,就通过DAC 86将该信息信号转换至模拟域。DAC 86的模拟输出在上变频器88处经历上变频,并随后进入例如由图1中的分路器19、乘法器20和22以及组合器24构成的矢量调制器90。和图1相同,矢量调制器90的目的在于对被传输至RFPA 92途中的上变频器88的输出进行预失真。矢量调制器90的控制输入I_in和Q_in由DPU 42a在一随后将说明的反馈信号的基础上发展而来。MTP中的两个耦合器94和96分别为开关32提供了RFPA 26的RF输入和RFPA的放大的RF输出。和前面的实施例相同,ADC 48如在PDU 42a的控制之下的RF开关32所命令的,交替地对通过耦合器94和96传输的信号的波形进行采样。由DPU42a通过ADC 48所获得的波形区段随后以参照图1、2和9说明的方式被处理。
为了允许开关32对来自耦合器94和96的信号实施伪同时取样,在耦合器94和开关32之间提供表面声波(SAW)器件98,以使从耦合器94到达开关32处的信号相对于从耦合器96到达的信号被延迟。SAW器件98引入了一延迟,该延迟足够允许开关32在对产生RFPA输出波形的被采样部分的RFPA输入波形的长度进行采样之前,对RFPA输出波形的长度进行采样。在耦合器94和开关32之间的路径中使用SAW器件98可以省略图7中耦合器14后面的延迟元件,其结果是MTP不再遭受与该延迟元件相关的损失。
在大多数其他方面,图11所示的实施例以与图7的实施例大致相同的方式运行。
图12所示的实施例以与图11的实施例大致相同的方式运行,下面将仅说明两者的关键区别。主要的区别之处在于开关32a现在在IF上而不是RF上操作。为了适应IF开关的使用,对系统做出了几个其他修改,如下文将要讨论的。
现在,开关32a在IF上操作,不需要在开关和ADC 48之间包括下变频器。但是,为了给开关32a提供IF信号,需要包括一下变频器100,将从耦合器96获得的信号从RF下变频至IF。开关32a的其他输入直接自DPU 42a在IF上提供,如下文将要说明的。
DPU 42a被配置对指定用于传输的信息信号进行一系列的操作。在这一系列操作中的最后两个操作是信息信号的数字预失真(因此省略矢量调制器90)和均衡滤波处理。DPU 42a在数字预失真和均衡已完成后,将信息信号提供给DAC 86a,从那里信号以模拟格式传输至上变频器88和RFPA 26。DAC 86a是双DAC模块102的一部分。模块102中所包含的另一个DAC 104由DPU 42a提供信息信号的、在被数字预失真和均衡之前的一延时版本。该时延在106处以图形形式表示。DPU 42a通过模块102输出IF频率信号,这样来自DAC 104的信号在没有其他频率转换的情况下可以被直接提供给开关32a。数字延迟106取代了图11的SAW器件98,由此进一步降低了部件数量。
图13的实施例与图12的实施例大部分相同。主要区别是提供了到IF开关32a的一额外输入,如下文将要解释的。在大多数其他方面,图13的系统的操作与图12的相同。
减法器108的目的在于通过从RFPA输出信号减去RFPA输入信号的完全(clean)版本,产生残余失真信号。当然,如果要使减法操作有效,这两个信号需要具有相同的标度(scale)或者增益,需要在时间上对准,并且需要在相同载波频率上。残余失真信号在DPU 42a中被使用,以校正有RFPA 26的存储效应引起的失真。术语“存储效应”是用来描述RFPA要产生可归因于过去的、而不是当前的输入信号参数值的失真输出的趋势。安德鲁公司的国际专利申请PCT/GB02/02767中描述了一种消除存储效应失真的技术。
IF开关32a的新的输入由减法器108提供。减法器108的输入为DAC 104的输出和来自耦合器96的信号。DAC 104的输出实质上是在预失真和从IF下变频至RF之前的RFPA 26的输入信号,而来自耦合器96的信号是RFPA输出信号。减法器108因此能够从耦合器96提供的信号中减去DAC 104所提供的信号,以产生在RFPA 26的输出中继续存在的残余失真的测量。这一减法操作由可变衰减器110辅助进行,可变衰减器110能够被调整以确保经历减法操作的信号具有相同的标度。
为顺利进行减法操作,到达减法器108处的信号必须被正确地时间对准。因此,对被提供给DAC 104的信息信号的版本进行操作的时间延迟106a必须能够在两个延迟设置之间切换。当如前面实施例那样IF开关32a将被用于伪同时采样时将使用第一延迟设置,而在必须对到达减法器108处的信号进行时间对准以产生残余失真信号时使用第二延时设置(具有短得多的延迟值)。
图14的实施例与图13类似。区别的要点在于在IF上操作的DAC104已经被一对被设计以对基带信号进行操作的DAC 112所取代。相应地,DPU 42a向DAC 112提供基带正交格式的信息信号(以在预失真和均衡之前的形式)。由模块112产生的模拟正交基带信号随后在被提供给减法器108和IF开关32a之前,在下变频器114处被下变频至IF。在大多数其他方面,图14的系统的操作方式与图13的相同。
Claims (33)
1.用于对信号处理装置内的第一和第二信号进行采样的设备,所述设备包括:
用于对第一以及第二信号的波形的区段进行采样的采样器,
用于交替采样器至该装置中所述第一信号能够被采样的点和所述装置中所述第二信号能够被采样的点的连接的开关,以及
定时器,用于对该开关的操作进行定时,以引起采样器对所述第一信号的第一波形区段和所述第二信号的第二波形区段进行采样,其中:
所述第二信号响应于所述第一信号,且
所述定时器被配置以在所述两个点之间应用一传播延迟,使得所述第二区段至少包括响应于所述第一区段已经产生的一部分。
2.根据权利要求1的设备,其中:
所述定时器被配置对所述开关的操作进行定时,使得所述采样器连续地对所述第一区段和所述第二区段进行采样。
3.根据权利要求1的设备,其中:
所述定时器被配置对所述开关的操作进行定时,使得所述采样器对所述第二区段以及随后对所述第一区段进行采样。
4.根据权利要求1的设备,其中:
所述信号处理装置包括一延迟装置,该延迟装置用于对所述第一和第二信号中的一个相对另一个进行延迟。
5.根据权利要求4的设备,其中:
所述延迟装置作用于所述第一信号。
6.根据权利要求4的设备,其中:
所述延迟装置作用于所述第二信号。
7.根据权利要求1的设备,还包括:
控制器,被配置以使用第一和第二区段的样本产生一个或多个应用于所述装置的控制信号,以控制所述装置的操作。
8.根据权利要求7的设备,其中:
所述控制器包括用于存储从所述样本导出的值的存储器,以及
所述控制器被配置将与所述第一信号相关的值和与所述第二信号相关的值进行时间对准,以准备从所述值中导出所述一个或多个控制信号。
9.根据权利要求7的设备,其中所述控制器被配置用于:
从所述样本获得参数值,
将所述值分配成多个库,以及
平均所述库内的值。
10.根据权利要求7的设备,其中所述控制器被配置用于:
从所述样本获得参数值,
将所述值分配成多个库,以及
随后对所述库使用所述参数的理想值,以便评价库的内容。
11.根据权利要求1的设备,其中:
所述装置包括第一和第二部分,在该第一和第二部分中分别发生数字和模拟信号处理;以及第一和第二数模转换器,第一信号在所述第一部分内被处理以产生中间信号,
所述第一数模转换器将该中间信号提供给所述第二部分,以及
所述第二数模转换器将所述第一信号提供给所述开关。
12.根据权利要求11的设备,其中:
所述第一部分用于对在被传输至所述第二数模转换器途中的所述第一信号施加数字延迟。
13.根据权利要求11的设备,还包括:
变频器,用于在所述第二数模转换器和所述开关之间对所述第一信号进行频率变换。
14.根据权利要求11的设备,其中:
所述开关为IF开关。
15.根据权利要求1的设备,还包括:
减法器,用于从所述第一和第二信号产生一差值信号作为所述开关的第三输入,以便可选择地应用至所述采样器。
16.根据权利要求7的设备,其中:
该信号处理装置包括一放大器,以及
所述一个或多个控制信号中的至少一个用于控制该放大器在其操作期间引起的失真的量。
17.根据权利要求16的设备,其中:
所述第一信号为将由所述放大器放大的信号,以及
所述第二信号为使用所述放大器放大所述第一信号的结果。
18.一种信号处理系统,包括:
信号处理装置,
用于对所述装置内出现的第一和第二信号的波形的区段进行采样的采样器,
用于交替采样器至该装置中所述第一信号能够被采样的点和所述装置中所述第二信号能够被采样的点的连接的开关,
定时器,用于对该开关的操作进行定时,以引起采样器对所述第一信号的第一波形区段和所述第二信号的第二波形区段进行采样,以及
控制器,用于使用第一和第二区段的样本产生一个或多个应用于所述装置的控制信号,以控制所述装置的操作,其中:
所述第二信号响应于所述第一信号,且
所述定时器被配置以在所述两个点之间应用传播延迟,使得所述第二区段至少包括响应于所述第一区段已经产生的一部分。
19.根据权利要求18的系统,其中:
所述定时器被配置以对所述开关的操作进行定时,使得所述采样器连续地对所述第一区段和所述第二区段进行采样。
20.根据权利要求18的系统,其中:
所述定时器被配置以对所述开关的操作进行定时,使得所述采样器对所述第二区段以及随后对所述第一区段进行采样。
21.根据权利要求18的系统,还包括:
延迟装置,用于对所述第一和第二信号中的一个相对另一个进行延迟。
22.根据权利要求21的系统,其中:
所述延迟装置作用于所述第一信号。
23.根据权利要求21的设备,其中:
所述延迟装置作用于所述第二信号。
24.根据权利要求18的系统,其中所述控制器包括用于存储从所述样本导出的值的存储器,且所述控制器被配置以将与所述第一信号相关的值和与所述第二信号相关的值进行时间对准,以准备从所述值中导出所述一个或多个控制信号。
25.根据权利要求18的系统,其中所述控制器被配置用于:
从所述样本获得参数值,
将所述值分配成多个库,以及
平均所述库内的值。
26.根据权利要求18的系统,其中所述控制器被配置用于:
从所述样本获得参数值,
将所述值分配成多个库,以及
对所述库使用所述参数的理想值,以便评价库的内容。
27.根据权利要求18的系统,其中:
所述装置包括第一和第二部分,在该第一和第二部分中分别发生数字和模拟信号处理,以及第一和第二数模转换器,所述第一信号在所述第一部分中产生并在所述第一部分中被处理以产生中间信号,
所述第一数模转换器将所述中间信号提供给所述第二部分,以及
所述第二数模转换器将所述第一信号提供给所述开关。
28.根据权利要求27的系统,其中:
所述第一部分用于对在被传输至所述第二数模转换器途中的所述第一信号施加数字延迟。
29.根据权利要求27的系统,还包括:
变频器,用于在所述第二数模转换器和所述开关之间对所述第一信号进行频率变换。
30.根据权利要求27的系统,其中:
所述开关为IF开关。
31.根据权利要求18的系统,还包括:
减法器,用于从所述第一和第二信号产生差值信号作为所述开关的第三输入,以便可选择地应用至所述采样器。
32.根据权利要求18的系统,其中:
该信号处理装置包括放大器,以及
所述一个或多个控制信号中的至少一个用于控制该放大器在其操作期间引起的失真的量。
33.根据权利要求32的系统,其中:
所述第一信号为将由所述放大器放大的信号,以及
所述第二信号为使用所述放大器放大所述第一信号的结果。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/386,057 US7295819B2 (en) | 2003-03-11 | 2003-03-11 | Signal sample acquisition techniques |
US10/386,057 | 2003-03-11 | ||
US10/783,517 US7123890B2 (en) | 2003-03-11 | 2004-02-20 | Signal sample acquisition techniques |
US10/783,517 | 2004-02-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1531213A true CN1531213A (zh) | 2004-09-22 |
Family
ID=33100934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2004100284048A Pending CN1531213A (zh) | 2003-03-11 | 2004-03-11 | 信号样本获取技术 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7123890B2 (zh) |
KR (1) | KR20040080353A (zh) |
CN (1) | CN1531213A (zh) |
DE (1) | DE102004011494A1 (zh) |
GB (1) | GB2400996B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102150361A (zh) * | 2007-12-07 | 2011-08-10 | 大力系统有限公司 | 基带导出的射频数字预失真 |
US8811917B2 (en) | 2002-05-01 | 2014-08-19 | Dali Systems Co. Ltd. | Digital hybrid mode power amplifier system |
US8855234B2 (en) | 2006-12-26 | 2014-10-07 | Dali Systems Co. Ltd. | Method and system for baseband predistortion linearization in multi-channel wideband communications systems |
US11159129B2 (en) | 2002-05-01 | 2021-10-26 | Dali Wireless, Inc. | Power amplifier time-delay invariant predistortion methods and apparatus |
US20220295487A1 (en) | 2010-09-14 | 2022-09-15 | Dali Wireless, Inc. | Remotely reconfigurable distributed antenna system and methods |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6985704B2 (en) | 2002-05-01 | 2006-01-10 | Dali Yang | System and method for digital memorized predistortion for wireless communication |
US8472897B1 (en) | 2006-12-22 | 2013-06-25 | Dali Systems Co. Ltd. | Power amplifier predistortion methods and apparatus |
US8064850B2 (en) | 2002-05-01 | 2011-11-22 | Dali Systems Co., Ltd. | High efficiency linearization power amplifier for wireless communication |
US7295819B2 (en) * | 2003-03-11 | 2007-11-13 | Andrew Corporation | Signal sample acquisition techniques |
DE102004050648A1 (de) * | 2004-10-18 | 2006-04-20 | Rohde & Schwarz Gmbh & Co. Kg | Anordnung zur synchronen Ausgabe von in zwei oder mehr Digitale/Analog-Wandlern erzeugten Analogsignalen |
US7193462B2 (en) * | 2005-03-22 | 2007-03-20 | Powerwave Technologies, Inc. | RF power amplifier system employing an analog predistortion module using zero crossings |
US7653362B2 (en) * | 2006-03-16 | 2010-01-26 | Pine Valley Investments, Inc. | Method and apparatus for on-chip measurement of power amplifier AM/AM and AM/PM non-linearity |
DE102006020831B4 (de) * | 2006-05-04 | 2014-08-28 | Siemens Aktiengesellschaft | Regler für einen Hochfrequenzverstärker |
DE102006020830B4 (de) * | 2006-05-04 | 2014-02-13 | Siemens Aktiengesellschaft | Regler für einen Hochfrequenzverstärker |
EP2263355B1 (en) | 2008-03-31 | 2012-09-12 | Nxp B.V. | High resolution digital modulator by switching between discrete PWM or PPM values |
CN104980174B (zh) | 2015-06-30 | 2018-02-06 | 上海华为技术有限公司 | 一种双频段双输入功放发射机 |
CN112379630A (zh) * | 2020-12-01 | 2021-02-19 | 中国兵器装备集团自动化研究所 | 一种针对信号采集板卡提高采集精度的方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6281936B1 (en) | 1999-05-14 | 2001-08-28 | Harris Corporation | Broadcast transmission system with sampling and correction arrangement for correcting distortion caused by amplifying and signal conditioning components |
US6275685B1 (en) * | 1998-12-10 | 2001-08-14 | Nortel Networks Limited | Linear amplifier arrangement |
US6587514B1 (en) | 1999-07-13 | 2003-07-01 | Pmc-Sierra, Inc. | Digital predistortion methods for wideband amplifiers |
US6798843B1 (en) * | 1999-07-13 | 2004-09-28 | Pmc-Sierra, Inc. | Wideband digital predistortion linearizer for nonlinear amplifiers |
GB2354126B (en) * | 1999-09-13 | 2004-07-21 | Wireless Systems Int Ltd | Signal processing |
KR20030009337A (ko) * | 2000-01-07 | 2003-01-29 | 스펙트리안 코퍼레이션 | 알 에프 전력 증폭기 왜곡을 측정 및 정정하는데 사용된검출기를 소인하는 반송파-블랭킹 메카니즘 |
US6275106B1 (en) | 2000-02-25 | 2001-08-14 | Spectrian Corporation | Spectral distortion monitor for controlling pre-distortion and feed-forward linearization of rf power amplifier |
US6359508B1 (en) * | 2000-08-17 | 2002-03-19 | Spectrian Corporation | Distortion detection apparatus for controlling predistortion, carrier cancellation and feed-forward cancellation in linear RF power amplifiers |
JP2002094335A (ja) | 2000-09-19 | 2002-03-29 | Japan Science & Technology Corp | 非線形歪み補償電力増幅器 |
KR20020054149A (ko) | 2000-12-27 | 2002-07-06 | 엘지전자 주식회사 | 디지털 전치왜곡기를 갖는 기지국 송신장치 |
GB2376584B (en) | 2001-06-15 | 2005-02-16 | Wireless Systems Int Ltd | Signal correction techniques |
SE0102885D0 (en) | 2001-08-28 | 2001-08-28 | Ericsson Telefon Ab L M | Calibration of an adaptive signal conditioning systern |
JP2003273659A (ja) * | 2002-03-15 | 2003-09-26 | Hitachi Kokusai Electric Inc | 歪補償増幅装置 |
US6759902B2 (en) * | 2002-03-25 | 2004-07-06 | Andrew Corporation | Single-detector automatic gain control circuit |
JP4015455B2 (ja) * | 2002-03-29 | 2007-11-28 | 富士通株式会社 | 歪補償装置 |
US7295819B2 (en) * | 2003-03-11 | 2007-11-13 | Andrew Corporation | Signal sample acquisition techniques |
US6919764B2 (en) * | 2003-03-11 | 2005-07-19 | Andrew Corporation | Amplifier control system with statistical enhancement of resolution of digital control signals |
-
2004
- 2004-02-20 US US10/783,517 patent/US7123890B2/en not_active Expired - Fee Related
- 2004-03-09 DE DE102004011494A patent/DE102004011494A1/de not_active Withdrawn
- 2004-03-10 KR KR1020040016164A patent/KR20040080353A/ko not_active Application Discontinuation
- 2004-03-10 GB GB0405417A patent/GB2400996B/en not_active Expired - Fee Related
- 2004-03-11 CN CNA2004100284048A patent/CN1531213A/zh active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11159129B2 (en) | 2002-05-01 | 2021-10-26 | Dali Wireless, Inc. | Power amplifier time-delay invariant predistortion methods and apparatus |
US11418155B2 (en) | 2002-05-01 | 2022-08-16 | Dali Wireless, Inc. | Digital hybrid mode power amplifier system |
US8811917B2 (en) | 2002-05-01 | 2014-08-19 | Dali Systems Co. Ltd. | Digital hybrid mode power amplifier system |
US8855234B2 (en) | 2006-12-26 | 2014-10-07 | Dali Systems Co. Ltd. | Method and system for baseband predistortion linearization in multi-channel wideband communications systems |
US9246731B2 (en) | 2006-12-26 | 2016-01-26 | Dali Systems Co. Ltd. | Method and system for baseband predistortion linearization in multi-channel wideband communication systems |
US9913194B2 (en) | 2006-12-26 | 2018-03-06 | Dali Wireless, Inc. | Method and system for baseband predistortion linearization in multi-channel wideband communication systems |
US11129076B2 (en) | 2006-12-26 | 2021-09-21 | Dali Wireless, Inc. | Method and system for baseband predistortion linearization in multi-channel wideband communication systems |
CN102150361B (zh) * | 2007-12-07 | 2016-11-09 | 大力系统有限公司 | 基带导出的射频数字预失真 |
CN102150361A (zh) * | 2007-12-07 | 2011-08-10 | 大力系统有限公司 | 基带导出的射频数字预失真 |
US8548403B2 (en) | 2007-12-07 | 2013-10-01 | Dali Systems Co., Ltd. | Baseband-derived RF digital predistortion |
US9768739B2 (en) | 2008-03-31 | 2017-09-19 | Dali Systems Co. Ltd. | Digital hybrid mode power amplifier system |
US20220295487A1 (en) | 2010-09-14 | 2022-09-15 | Dali Wireless, Inc. | Remotely reconfigurable distributed antenna system and methods |
US11805504B2 (en) | 2010-09-14 | 2023-10-31 | Dali Wireless, Inc. | Remotely reconfigurable distributed antenna system and methods |
Also Published As
Publication number | Publication date |
---|---|
GB2400996B (en) | 2006-06-07 |
US7123890B2 (en) | 2006-10-17 |
KR20040080353A (ko) | 2004-09-18 |
GB2400996A (en) | 2004-10-27 |
GB0405417D0 (en) | 2004-04-21 |
DE102004011494A1 (de) | 2005-02-03 |
US20040179587A1 (en) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1531213A (zh) | 信号样本获取技术 | |
CN1957526A (zh) | 利用非线性预失真的放大器的线性化 | |
US8040182B2 (en) | Predistorter | |
CN1288341A (zh) | 在无线通信系统中缩减邻近信道功率的一种方法和设备 | |
CN1285169C (zh) | 预失真数字线性化电路及其增益控制方法 | |
US20050153669A1 (en) | Timing adjustment method for wireless communication apparatus | |
CN1701521A (zh) | 发送器和发送器的调整方法 | |
CN1450770A (zh) | 非线性失真补偿装置 | |
CN1747335A (zh) | ∑δ发送电路以及使用它的信号收发机 | |
WO2007077838A1 (ja) | 極座標変調送信装置及び適応歪補償処理システム並びに極座標変調送信方法及び適応歪補償処理方法 | |
CN1640086A (zh) | 用于减小通信网中寄生发射的与频率有关的幅度预失真 | |
CN101040502A (zh) | 宽带增强型数字注射预失真系统和方法 | |
CN1550064A (zh) | 自适应信号调节系统的校准 | |
CN101149630A (zh) | Dds信号源幅频特性补偿方法及相应的dds信号源 | |
CN1343387A (zh) | 幅度重构放大器的闭环校准 | |
US8018278B2 (en) | Pre-distortion apparatus of power amplifier and method thereof | |
JP2006333450A (ja) | 極座標変調回路、極座標変調方法、集積回路および無線送信装置 | |
CN1666408A (zh) | 预失真控制 | |
US20050254595A1 (en) | Method and apparatus for estimating a sample delay between a transmission signal and a feedback signal in a mobile communication system, and a base station transmitter using the same | |
CN1197401C (zh) | 在宽的频带上线性化包括功率放大器的传输链的方法 | |
CN1150694C (zh) | 包括窄带宽信号的过采样和直流偏移补偿的调制系统与方法 | |
US7295819B2 (en) | Signal sample acquisition techniques | |
CN1926761A (zh) | 功率放大装置、功率组合系统和功率组合系统的延迟测量方法 | |
CN1531195A (zh) | 可统计提高数字控制信号分辨率的放大器控制系统 | |
CN1539199A (zh) | 用于校正信号失真的方法与装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20040922 |