CN1530746B - 用于进行使用偶极子照明的基于模型的设计转换的方法和装置 - Google Patents

用于进行使用偶极子照明的基于模型的设计转换的方法和装置 Download PDF

Info

Publication number
CN1530746B
CN1530746B CN2003101231734A CN200310123173A CN1530746B CN 1530746 B CN1530746 B CN 1530746B CN 2003101231734 A CN2003101231734 A CN 2003101231734A CN 200310123173 A CN200310123173 A CN 200310123173A CN 1530746 B CN1530746 B CN 1530746B
Authority
CN
China
Prior art keywords
mask
vertical
features
target pattern
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2003101231734A
Other languages
English (en)
Other versions
CN1530746A (zh
Inventor
D·-F·S·苏
K·E·瓦姆普勒
M·F·A·欧林斯
J·F·陈
N·科尔科兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML FRISKET TOOLS BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML FRISKET TOOLS BV filed Critical ASML FRISKET TOOLS BV
Publication of CN1530746A publication Critical patent/CN1530746A/zh
Application granted granted Critical
Publication of CN1530746B publication Critical patent/CN1530746B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G03F7/70125—Use of illumination settings tailored to particular mask patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种产生用于多重曝光光刻成像工序中的互补掩模的方法，所述方法包括步骤：确定一个具有多个特征的目标图案，所述多个特征包括水平和垂直边缘；基于所述目标图案产生一个水平掩模；基于所述目标图案产生一个垂直掩模；执行一个屏蔽步骤，其中在水平掩模中用屏蔽片代替目标图案的多个特征的垂直边缘的至少一个，并且在垂直掩模中用屏蔽片代替目标图案的多个特征的水平边缘的至少一个，所述屏蔽片的宽度大于目标图案中相对应的特征的宽度；执行一个辅助特征布置步骤，其中将次分辨率辅助特征设置成在水平掩模中平行于多个特征的水平边缘的至少一个，并且在垂直掩模中平行于多个特征的垂直边缘的至少一个；和执行一个特征偏移步骤，其中，调整水平掩模中多个特征的水平边缘的至少一个以使合成特征精确地再现目标图案，并且调整垂直掩模中多个特征的垂直边缘的至少一个以使合成特征精确地再现目标图案。

Description

用于进行使用偶极子照明的基于模型的设计转换的方法和装置
技术领域
本发明涉及光刻技术，尤其是涉及一种双偶极子照明技术使用的掩模设计(mask layout)的产生，其利用基于模型的转换方法产生同偶极子照明关联的水平和垂直的掩模设计。此外，本发明涉及一种使用光刻装置的器件制造方法，所述光刻装置包含用于提供辐射投射束的辐射系统；用于保持分划板的掩模台，所述分划板用于对投射光束形成图案；用于保持基片的基片台；以及用于将已形成图案的投射光束投射到基片的目标部分上的投射系统。
背景技术
光刻投射装置(工具)可以用在例如集成电路(IC)的制造中。在这种情况下，掩模包含一个对应于IC的一个单层的电路图案，该图案可以成像在已经涂敷辐射敏感材料(抗蚀剂)层的基片(硅晶片)的目标部分上(例如包括一个或者多个芯片)。一般地，单个晶片将包含相邻的目标部分的整个网格，这些相邻的目标部分由投射系统一次一个的连续辐射。在一种类型的光刻投射装置中，通过对所述目标部分上的全部掩模图案的一次性曝光来辐射每一目标部分；这类装置通常称作晶片分档器(wafer stepper)。在一种可选择的装置-通常称作分步扫描装置-中，通过在投射光束下沿一给定参考方向(“扫描”方向)依次扫描掩模图案，并同时沿平行于或者反平行于该给定参考方向同步地扫描基片台，来辐射每一目标部分；一般来说，投射系统有一个放大系数M(通常＜1)，因此基片台被扫描处的速度V将是掩模台被扫描处的速度的M倍。如这里描述的关于光刻设备的更多信息可以从例如美国专利US6,046,792中获得，该文献这里引入作为参考。
在用光刻投射装置的制造方法中，掩模图案被成像在至少部分覆盖有辐射敏感材料(抗蚀剂)层的基片上。在此成像步骤之前，基片可以接受各种工艺，例如涂底漆，涂敷抗蚀剂和软烘烤。在曝光后，基片可以经受其它的工艺，例如曝光后烘烤(PEB)，显影，硬烘烤和已成像特征的测量/检查。这组工艺被用作对器件例如IC的单层形成图案的基础。然后，这种图案层可经受各种处理，如蚀刻、离子注入(掺杂)、喷镀金属、氧化、化学-机械抛光等完成一个单层所需的所有处理。如果需要多层，那么对每一新层重复整个过程或者其变型。最终，在基片(晶片)上出现一组器件。然后采用例如切割或者锯断的技术将这些器件彼此分开。此后，单个器件就可以安装在载体上，连接到管脚(pin)等。关于这些步骤的进一步信息可从例如来自Peter vanZant的“微片制作：半导体加工的实用导引(Microchip Fabrication：A PracticalGuide to Semiconductor Processing)”一书(第三版，McGraw Hill PublishingCo.，1997，ISBN 0-07-067250-4)中获得，这里引入作为参考。
所述光刻工具可以是一种具有两个或更多基片台(和/或两个或更多掩模台)的类型。在这种“多级”器件中，可以并行使用附加平台，或者可以在一个或者多个平台上进行准备步骤，而同时一个或者多个其它平台用于曝光。例如在美国专利US5,969,441和WO98/40791中描述的二级光刻工具，这里引入作为参考。
上面涉及到的光刻法掩模包含与将被集成在硅片上的电路元件相应的几何图案。用于创建这种掩模的图案是利用CAD(计算机辅助设计)程序产生的，这种方法通常被称为EDA(电子设计自动化)。为了创建功能掩模，大多数CAD程序遵循一组预定设计规则。依据加工和设计限制来制定这些规则。例如，设计规则限定电路器件(比如门(gates)、电容器等等)或互连线之间的间隔容限，以确保电路器件或连线彼此不会以不希望有的方式相互影响。
当然，集成电路制造中目的之一是(通过掩模)在晶片上如实地再现原始电路设计。另一目的是尽可能使用所述半导体晶片的大部分资源(real estate)。然而，当一集成电路的尺寸减小而其密度增大时，其相应掩模图案的CD(临界尺寸)接近于光学曝光工具的分辨极限。曝光工具的分辨率定义为曝光工具可以重复地在晶片上曝光的最小特征。目前的曝光设备的分辨率值常常限制许多先进的IC电路设计的CD。
此外，随着对甚至更高性能的半导体器件的需求的持续，设计规则收缩比率超过了减少曝光波长和增加高数值孔径(NA)透镜的进展。这个因素对光刻者提出了推动光学光刻超出几年前所认为可能的极限的挑战。已知，分辨率增强技术(RETs)在低k1光学光刻技术中已是必不可少的。用透镜光瞳中对称的第0级和第1级两束光束成像的强离轴照明(OAI)，可以大大地增强分辨率和对比度。偶极子照明是OAI的最极端的情况，并且能够用改进的加工范围度对非常低的k1成像提供更好的成像对比度。
但是，偶极子照明的局限性之一是单个照明仅增强正交于照明极轴的特征的分辨率。其结果是，为了获得晶片印刷过程中偶极子照明的所有优点，掩模图案必须要转换成水平和垂直方向。一旦将所述掩模图案以这种方式转换，则用Y-极曝光成像水平方向的特征，用X-极曝光用于成像垂直方向的特征。偶极子照明的一个重要方面是当使水平方向的特征成像时，垂直方向的特征必须被保护(也即屏蔽)起来，以使垂直方向的特征不被腐蚀。反之当使垂直方向的特征成像时，这也是成立的(即水平方向的特征必须被保护起来)。
图1说明了双偶极子成像的基本既念。正如所述，典型地，利用偶极子照明时至少有两次曝光。第一次曝光中，X偶极子孔径光圈10对将要复制的连线12的垂直部分具有最大的空中影象强度(aerial image intensity)(即，最大调制)。图1中连线24表示所得合成图像轮廓图(profile)。第二次曝光中，利用Y偶极子孔径光圈16，对连线12没有图像调制。而且已经指出，在使用Y-偶极子孔径光圈的第二次曝光的过程中，连线12的垂直部分需要屏蔽，使得在第二次曝光中第一次曝光形成的垂直特征不被腐蚀。图1举例说明用屏蔽片15屏蔽连线12，其中每个屏蔽片15由连线12在水平方向上的各侧加大20nm形成的。已经指出屏蔽数量与特征的垂直边缘的延伸量相一致。例如，假设70nm的初始线宽，每个垂直边缘将延伸额外20nm，这将导致使屏蔽片15的总线宽为110nm。屏蔽的结果是，当使用Y-偶极子孔径光圈对水平连线(line)曝光时，垂直特征12实际上没有成像(即调制)。如图1中连线17所示，空中影象是一个DC元件，其对应于20nm的屏蔽。图1中线14所表示的最终空中影象强度，对应于使用X偶极子孔径光圈的第一次曝光和使用Y-偶极子孔径光圈的第二次曝光的总和。
进一步指出，假设曝光能量是常量，将垂直连线12每个边缘的屏蔽宽度从20nm的屏蔽板15增加到40nm的屏蔽板20，导致合成图像的最小强度水平(level)转变成更低的水平。这由图1中表示与特征垂直部分关联的空中影象的线22表示。如所示，空中影象22正好是一个DC元件。而且，它比与20nm屏蔽板相关联的DC元件17更低。结果，利用40nm屏蔽形成的合成图像19比利用20nm屏蔽形成的合成图像14具有更好的成像结果。
当使用偶极子照明技术时，作为需要分离水平和垂直方向的特征的结果，对光刻家的挑战之一是确定如何将原始的IC设计数据转换成其水平或垂直图案分量并产生用于双重曝光加工的两个掩模，所述双重曝光加工可全部利用偶极子成像性能。
图2描述典型的基于规则的分解方法流程图，所述方法用于在目标设计的基础上生成水平和垂直掩模。参考图2，第一步(步骤200)，将原始设计19(即，目标设计)分解或分离成最初的水平特征和垂直特征。下一步(步骤220)是使用基于规则的边缘处理，对两个掩模进行屏蔽。典型地，屏蔽规则是凭经验而定(即，规则是在给定节距间隔数下通过实验结果定义的)。第三步(步骤240)，将散射栅(scattering bars)(即，OPC技术)应用于两个偶极子掩模(水平和垂直)上。特别地，在第一步中已经进行屏蔽后，再将散射栅OPC应用于每个方向上。散射栅(SB)仅应用于沿垂直于极轴(即垂直掩模上的垂直SB和水平掩模上的水平SB)的方向。第四步(步骤260)是对凹角进行负衬线(negative serif)处理(也称为展宽/加深)。目的是在凹角附近，在屏蔽中提供图案，这将允许足够的光沿高的调制方向限定边缘，使凹角处具有更好的线清晰度。该方法中最后一步(步骤280)是沿精确的高调制方向对每个掩模进行精密的偏移。水平掩模将沿水平边缘具有精密的偏置，垂直掩模将沿垂直边缘具有精密的偏移。
当试图产生这类复杂结构的掩模时，当前已知的用于产生水平和垂直掩模的技术并不能产生最佳结果。例如，使用已知的比如图2的流程图所公开的技术，例如对设计中的比如，急转(jogs)(即在垂直或水平方向的短促的变化，例如两个长的水平线间的短的垂直节距)、短“S”转弯和U形转弯的图案的复杂结构进行适当的屏蔽，有时是很困难的。再者，当最初产生水平和垂直掩模时，有时很难去判定一个给定目标设计的结构应当当作水平结构还是当作垂直结构进行处理。结果，为了产生合格的掩模设计，经常需要涉及水平和垂直掩模的产生的有经验的掩模设计师来提出和修正先前的问题。
另外，需要一种方法，该方法允许产生水平和垂直掩模与双偶极子成像结合使用，消除了用于产生水平和垂直掩模的现有技术中的问题和不利之处。
发明内容
为了解决先前的需要，本发明的一个目的是提供一种用于产生进行偶极子照明的水平和垂直掩模的方法，该方法相对于现有技术简化了设计转换过程并提供更直接-快速的设计方法。
更具体地，本发明涉及一种产生用于多次曝光光刻成像过程中的互补掩模的方法。该方法包括步骤：确定具有包含水平和垂直边缘的多个特征的目标图案；基于目标图案产生水平掩模；基于目标图案产生垂直掩模；执行屏蔽步骤，在该步骤中，在水平掩模中用屏蔽片代替目标图案多个特征的垂直边缘的至少一个，并且在垂直掩模中用屏蔽片代替目标图案多个特征的水平边缘的至少一个，其中屏蔽片的宽度大于目标图案中相对应的特征的宽度；进行辅助特征布置步骤，其中将次分辨率辅助特征设置成在水平掩模中平行于多个特征的水平边缘的至少一个，并且在垂直掩模中平行于多个特征的垂直边缘的至少一个，和进行特征偏移步骤，其中调整水平掩模中多个特征的水平边缘的至少一个以使合成特征精确地再现目标图案，并且调整垂直掩模中多个特征的垂直边缘的至少一个以使合成特征精确地再现目标图案。
尽管在本文中，本发明使用了IC的生产设定的具体参数，但应当清楚理解到这种装置还有许多其它可能的应用。例如，它可以用于制造集成光学系统、用于磁畴存储器的引导和检测图案、液晶显示板、薄膜磁头等。本领域普通技术人员将会理解，在这种可供选择的应用范围中，本文中的术语“分划板”、“晶片”或者“芯片”都应当被认为可以由更一般的术语“掩模”、“基片”、和“目标部分”分别代替。
在本文中，术语“辐射”和“光束”用来包含所有类型的电磁辐射，包括紫外线(UV)辐射(例如具有365，248，193，157或者126nm的波长)和EUV(远紫外线辐射，例如具有5-20nm的波长范围)。
这里使用的术语掩模，参考普通的构图部件，应当广义地理解为涉及能够用来使入射辐射光束具有图案横截面的图案化装置，其中所述图案横截面相当于在基片的目标部分上要产生的图案；术语“光阀”也用于本文中。除典型的掩模(透射或反射的；二元型，相移型，混合型等)外，这种图案化装置的其它示例包括：
a)可编程镜阵列。这种器件的一个例子是具有一粘弹性控制层和一反射表面的可寻址矩阵表面。这种装置的基本原理是(例如)反射表面的寻址区域将入射光作为衍射光反射，而非寻址区域将入射光作为非衍射光反射。通过使用一个适当的滤光器，可从反射的光束中过滤掉所述非衍射光，只保留衍射光；按照这种方式，根据可寻址矩阵表面的寻址图案，光束形成图案。所要求的矩阵寻址可以用适当的电子装置进行。反射镜阵列的更多信息可以从例如美国专利US 5,296,891、美国专利US 5,523,193中获得，这些文献在这里引入作为参照。
b)可编程LCD阵列。在美国专利US 5,229,872中给出这种结构的一个例子，它在这里引入作为参照。
本发明的方法比现有技术提供更重要的优点。更重要地，代替使用复杂的手工操作的基于规则的分解流程，本发明的方法提供一种用于从目标设计产生水平和垂直掩模的简单化的基于模型的程序。
此外，本发明的方法不仅简化了加工流程，而且也有助于消除已知技术中的几个重要的问题。例如，和本发明相比，图2所示的已知的基于规则的方法要求对将要印刷的每个和每种特征生成一组专用的规则。这样，对所有实际的设计来说，所必须生成的规则组都是非常的大。相反，用本发明的方法，不需要建立一个规则数据库。示于图13中的表格列举了本发明的方法和已知的基于规则的方法之间的一些区别。
另外，本发明基于模型的方法也提供屏蔽处理，它更有效地处理难做的结构，比如，急转(jogs)、“S”转弯和U形转弯。此外，本发明的方法能够在双偶极子光刻技术(DDL)兼容的掩模设计中同时转换复杂的逻辑电路和存储器掩模图案。
对本领域技术人员来说，本发明更多的优点将从以下对本发明优选实施例的详细描述中变得更清楚。
可参考以下详细的描述和附图来更好的理解本发明本身，以及另外的目的和有益效果。
附图说明
图1说明偶极子照明的原理；
图2是说明用双偶极子照明产生水平和垂直掩模的基于规则的分解方法的典型流程图；
图3是说明本发明的基于模型的设计-转换方法的典型流程图；
图4a和4b分别表示根据本发明的方法应用屏蔽之后的水平掩模和垂直掩模。
图4c和4d分别表示根据本发明的方法应用散射栅之后的水平掩模和垂直掩模。
图4e和4f分别表示根据本发明的方法进行精确的特征偏移之后的水平掩模和垂直掩模。
图5a表示使用图4e和4f所示的基于模型产生掩模设计的双曝光的估算抗蚀剂轮廓，图5b表示相应的3D轮廓。
图6示出一个典型的流程图，它示出了利用本发明的基于模型的OPC方法产生SPIF的过程。
图7a和7b分别表示在进行本发明的屏蔽步骤之前典型的水平掩模和典型垂直掩模。
图8a和8b分别表示对应于图7a和7b中的掩模的示范性强度分布。
图9a和9b分别表示屏蔽步骤进行之后的水平掩模和垂直掩模。
图10a和10b分别表示对应于图9a和9b中的掩模的示范性强度分布。
图11a和11b分别表示为获得精确的特征偏移而提供的水平和垂直掩模的进一步修正。
图12a和12b分别表示对应于图11a和11b中的掩模的示范性的强度分布。
图13表示用于说明本发明的方法和已知的基于规则的方法之间的典型区别的表格。
图14示意性地描述了一种适于使用借助于本发明设计的掩模的光刻投射装置。
具体实施方式
正如以下所更详细说明的，本发明的优选实施例提供一种用于使用偶极子照明产生水平和垂直掩模的方法和装置。具体地，本发明的方法涉及一种从目标设计产生水平和垂直掩模的基于模型的设计转换方法。
图3示出本发明的基于模型的设计-转换方法的典型的流程图。如图3所示，基于模型的方法实质上需要3个基本的处理步骤。
参照图3，基于模型的方法的第一步(步骤32)包括将利用基于模型的OPC的屏蔽应用于目标图案的垂直边缘以限定水平掩模，并且将屏蔽应用于目标图案的水平边缘以限定垂直掩模。换句话说，对于水平掩模和垂直掩模两者的起始点都是目标设计。已经指出可以用GDSII数据格式19或任何其它合适的格式构成有效的目标设计数据。然后，在水平掩模中，目标设计的垂直边缘处已进行屏蔽，并且在垂直掩模中，目标设计的水平边缘处已进行屏蔽。如下面进一步的解释，利用OPC模型(基于例如空中影象或经验的模型)确定所应用的屏蔽数量。也已经指出OPC模型也能够基于理论模型以确定应用到目标图案的屏蔽数量。正如以下进一步解释的，已经指出并非所有的垂直和水平边缘处都必需进行屏蔽，所应用屏蔽数量也可以变化。
根据本发明，生成一种表示为限定成像系统的成像性能(即，成像工具、成像条件、抗蚀剂、抗蚀处理等)的一个函数的OPC模型。作为一个系统伪强度函数(SPIF)提到的这个函数一旦生成，就可用来自动地调整/修正将要成像的目标图案使得所复制的图像与目标图案相匹配(在某些已定义的误差范围内)。换句话说，正是这个SPIF函数被用来自动地限定应用于水平和垂直掩模的必要屏蔽以复制理想的目标。
SPIF函数的生成已经在例如USP申请序列No.10/266,922中描述，其在这里引入作为参考。下面对该方法进行简要的描述。第一步是确定一组性能参数，所述性能参数限定给定成像系统的复制性能。下一步，在一个实施例中，将实际图像与预测图像进行多种类型特征(例如间隔密度特征、半绝缘特征、绝缘特征、连线末端、衬线等)的比较以确定复制图像(即实际图像)偏离预测图像有多远。然后，调整限定复制工序的性能参数使预测图像与复制在晶片上的实际图像相匹配。在该点，同性能参数相联系的SPIF函数准确地表示给定的成像工序的成像性能。SPIF的一个示例如下：
SPIF ( x , y ) = Σ i = 1 n a i | M ( x , y ) * Ψ i ( x , y ) | 2
其中，αi是将要校准和最优化的加权系数；
M(x，y)是掩模透射函数；
Ψi(x，y)是一组偏移函数，用来表示光学成像系统，例如理论光学系统的本征函数；
x，y代表晶片图案的位置；以及
*表示卷积操作符。
通过利用SPIF来预测一个给定的设计图案将如何复制，可以使分划板设计最优化以复制理想的(“目标”)图案。对于这类最优化处理，可以使用任何大家公认的最优化方法，例如，比如Levenberg-Marquardt。换句话说，SPIF可用来限定在分划板中应当怎样修改目标图案的特征以在已成像基片中获得目标图案。
图6示出利用本发明的基于模型的OPC方法产生SPIF的上述过程的一个典型流程图。在第一步，步骤601，定义表示成像工序的初始SPIF函数。下一步，步骤602，获得成像在基片上的实际测试图案的SEM图像。在所给的实施例中，利用双偶极子成像对测试图案成像，以便在利用垂直偶极子和水平偶极子照明后准确地反映出合成图案。在步骤609，利用产生所预测图案的测试图案对SPIF函数进行最初估算。下一步，步骤603，通过利用SPIF函数获得的预测图案与实际复制的测试图案进行比较以确定两种结果之间的差值。步骤605，如果该差值低于某一预定的误差标准，则SPIF函数是有效的，并在步骤606被用来定义复制性能。然而，步骤607，如果该差值不低于预定的误差标准，则改变SPIF函数中的变量，并在步骤609，计算在修改了的SPIF函数的基础上的新的预测图案。然后新的预测图案再以前面所述的相同方式同实际复制的测试图案进行比较。这个过程持续进行，直到SPIF函数创建出一个预测图案，该预测图案与实际复制的图案在预定的误差标准内相匹配。在优选实施例中已经指出，利用SEM获取复制的测试图案的二维轮廓。
如上所述，一旦生成SPIF函数，就可以用来确定应用到垂直和水平掩模中水平和垂直特征的边缘的各个屏蔽数量。换句话说，SPIF函数被用来自动地确定是否需要将屏蔽应用于所给的特征边缘以及所需的屏蔽数量，以使在成像基片中精确地复制目标图案。
图4a和4b表示同步骤32相联系的工序。图4a表示由SPIF函数定义的已施加了屏蔽的水平掩模。如图所示，目标图案(由实线41所示)的垂直边缘上已施加了屏蔽43。如所指出的，当对目标图案的水平边缘成像时，这个屏蔽43对保护目标图案的垂直边缘是必要的。相似地，图4b表示已施加了屏蔽的垂直掩模。如图所示，目标图案(由实线41所示)的水平边缘上已施加了屏蔽45。同样，这个屏蔽45对保护目标图案的水平边缘是必要的。如所指出的，允许并非各个掩模中的每个水平边缘或垂直边缘都将施加屏蔽。仅仅在通过OPC模型(即SPIF函数)在认为必要的地方进行屏蔽。
因此，依照现有方法，相应于SPIF函数的校准模型，限定所有将应用于水平和垂直掩模两者中的目标图案的屏蔽边缘处理。步骤32的输出是具有通过模型施加的最佳屏蔽的水平和垂直掩模。已经指出同上面讨论的现有技术方法相比，当进行这里公开的基于模型的方法时，不需要执行将原始设计分离成水平和垂直特征(这会是一个艰巨的任务)的步骤。也不需要用于处理在实际设计中可能遇到的每个可能存在的特征形成的专门规则。如已经指出的，在步骤32中，依照SPIF函数，屏蔽应用于边缘方向的偏移上(即水平掩模屏蔽垂直边缘及垂直掩模屏蔽水平边缘)。
在工序的下一步(步骤34)需要对水平和垂直掩模使用次分辨率的散射栅或辅助特征。图4c和4d表示步骤34的结果。更具体地，参照图4c，示出仅在邻近水平边缘将要成像处设置水平掩模、散射栅47。相似地，参照图4d，示出47仅在邻近垂直边缘将要成像处设置垂直掩模、散射栅47。使用次分辨率散射栅和辅助特征以提供OPC对本领域技术人员来说是公知的，也可在例如USP No.5,821,014中得到启示，该文献在这里引入作为参考。因此，省略散射栅的附加披露。
在工序的第三和最后一步(步骤36)需要对水平和垂直掩模两者都沿临界高调制方向进行精确的偏移。更具体地，沿水平掩模的水平边缘进行精确的偏移，沿垂直掩模的垂直边缘进行精确的偏移。图4e表示在对将要成像的水平边缘进行精确的偏移之后的合成水平掩模的示例，图4f表示在对将要成像的垂直边缘进行精确的偏移之后的合成垂直掩模的示例。这表明精确的偏移是基于模型自动地进行的以提供OPC的附加程度。参照图4e和4f，分别表示对图4c和4d所示的水平和垂直掩模的相应的直线边缘进行修改的、在给定水平和垂直掩模中将要成像的边缘。作为一个实例，所述模型可以提供例如，自动地限定无用衬线区的插入(in-cut)量(即加深量)以便准确地限定所有边缘，或者对特征边缘的调整以提供CD控制。一旦完成精确偏移的步骤，形成水平和垂直掩模的工序就完成了，并且掩模能够用来对晶片成像。
图5a表示使用图4e和4f所示的全部基于模型产生的掩模设计的双曝光的估算/预测的全部抗蚀剂轮廓，图5b表示相应的3D轮廓。
如上面所提到的，结合本发明运用的基于OPC的模型是在例如空中影象或经验模型，或者可选择地，理论模型的基础上确定的。下面将提出更详细的用于对双偶极子光刻技术提供所需屏蔽的基于OPC模型的应用的示例。图7a和7b表示一种“T”形特征的典型目标图案，。图7a表示(将利用Y-偶极子成像的)水平掩模，图7b表示偶极子垂直掩模(将利用X-偶极子成像的)。最初，相对目标掩模来说，水平掩模和垂直掩模都是相同的。接下来，如这里所解释，通过模型OPC准则调整屏蔽以使在可接受的限制内准确地复制目标图案。
参照图7a和7b，为了解释这个工序，在强度分布可被检测处确定修剪线71和72。第一条修剪线71横切垂直特征，第二条修剪线72横切水平特征。在修剪线71处示范性的强度分布在图8a中示出，在修剪线72处示范性的强度分布在图8b中示出。注意，修剪线和强度分布的位置仅仅是示范性的。再者，图8a、8b、10a、10b、12a和12b中所示的强度分布仅仅用作解释目的，并不意味着表示或等于实际强度分布。
参照图8a和8b，标号DX代表用偶极子X照明的强度分布，标号DY代表用偶极子Y照明的强度分布。图8a的强度分布和图8b的强度分布之间的差别来自DX或DY照明的强度分布的形状。阈值提供抗蚀剂显影处的强度。如所给示例所示，对于两个修剪线，两次曝光的总和在阈值之上。因此，在这种情形，如果掩模与目标图案一致，将不会复制任何特征。为了降低强度分布，根据由模型OPC规则限定的屏蔽需求将目标特征的边缘向外偏移(即屏蔽)。根据本发明，仅仅水平掩模的垂直边缘和垂直掩模的水平边缘向外偏移(即被屏蔽)。这个步骤相当于工序中的屏蔽步骤。结果，减少了对空中影象错误曝光的分布。图9a和9b分别表示垂直边缘被屏蔽的水平掩模和水平边缘被屏蔽的垂直掩模。参照图10a和10b，在施加了屏蔽之后，两次曝光的总和在某些位置降低到阈值强度以下以便允许所述特征的复制。
图7a、7b、9a、9b、11a和11b中也指出，所示的屏蔽统一地应用于所述特征的每个边缘。当这种统一应用是一种可能性时，还可以作为单个片段对每个给定的边缘进行处理，并通过片段基准在片段上施加(或不施加)屏蔽。例如，将给定特征边缘分解成长度范围在例如20-500nm的单个片段，将每个片段看作单个边缘进行处理。
图11a和11b表示对水平和垂直掩模的进一步修改以提供精确的特征偏移。在强度降低到阈值以下处的位置间隔为修剪线的线条宽度。在屏蔽步骤完成之后，线条宽度典型地不等于目标线条宽度。利用精确的特征偏移步骤修正这些偏离。如图11a和11b所示，调整在水平掩模中的特征的水平边缘和在垂直掩模中的特征的垂直边缘，以使在给定位置处的预测线条的线条宽度同目标线条的线条宽度相同。图12a和12b表示当完成精确的特征偏移步骤时在修剪线处的强度分布。
要指出的是上面所公开的方法的变动也是可以的。例如，屏蔽结构的基于模型的设置并不仅仅局限于双偶极子光刻技术。多重曝光光刻技术可以使用多种照明，例如类星体、环状、六极器和柔性偶极子(即偶极子加中心亮点)。屏蔽常常是多重曝光光刻技术要求必备的条件。因此，本发明的基于模型的屏蔽技术也可用于要求屏蔽的多重曝光技术的所有类型。
此外，本发明的工序顺序不局限于图3中所述的具体顺序。例如，也可在屏蔽的应用(步骤32)之前先进行SBs(步骤34)的应用。
还要指出的是本发明上述的方法可并入CAD(计算机辅助设计)程序，正如上面讨论的，该CAD程序可以部分地起作用以执行上述方法并生成代表由本发明的工序产生的水平和垂直掩模的文件。
本发明还提供比现有技术更重要的优点。最重要地，代替使用复杂的手工操作的基于规则的分解程序，本发明的方法提供一种从目标设计产生水平和垂直掩模的简单化的基于模型的程序。
此外，本发明的方法不仅简化了处理流程，而且也有助于消除已知技术中的几个重要的问题。例如，和本发明相比，图2所示的已知的基于规则的方法要求对将要复制的每个和每种特征生成一组专用的准则。这样，对所有实际的设计来说，所必须生成组准则都非常大。相反，用本发明的方法，不需要建立一个规则数据库。图13所示表格列举了本发明的方法和已知的基于规则的方法之间的一些区别。
另外，本发明基于模型的方法也提供屏蔽处理，其更有效地处理难做的结构，比如，急转(jogs)、“S”形转弯和U形转弯。此外，本发明的方法能够在双偶极子光刻技术(DDL)兼容的掩模设计中同时转换复杂的逻辑电路和存储器掩模图案。
图14示意性地描述了一种适于借助于当前发明设计的掩模的光刻投射装置。所述装置包括：
-辐射系统Ex，IL，用于提供一辐射投射光束PB。在此具体实施中，该辐射系统还包括一辐射源LA；
-第一目标台(掩模台)MT，设置有用于固定掩模MA(例如分划板)的掩模固定器，并连接在用来相对于项目PL精确定位所述掩模的第一定位装置上；
-第二目标台(基片台)WT，设置有用于固定基片W(例如涂敷抗蚀剂的硅晶片)的基片固定器，并连接在用来相对于部件PL精确定位所述基片的第二定位装置上；
-投射系统(“透镜”)PL(例如折射的、反射的或者反折射的光学系统)，用于将掩模MA的辐射部分成像在基片W的目标部分C(例如包括一个或多个芯片)上。
如此处所说明的，该装置是透射类型的(即具有一透射掩模)。然而举例来说，通常它也可以是反射类型的(具有一反射掩模)。替代地，该装置也可以采用另一类图案化装置，作为掩模使用的替换物，例如包含可编程镜像阵列或者LCD矩阵。
辐射源LA(例如一汞灯、准分子激光器或者等离子体放电源)产生一辐射束。该光束直接地、或者经过横向调节装置例如光束扩展器Ex后，再输入到照明系统(照明器)IL上。照明器IL包括调节装置AM，用于设定光束中强度分布的外和/或内径向范围(通常分别指σ-外和σ-内)。另外，它一般还包括各种其它部件，如积分器IN和聚光器CO。按照这种方式，照射到掩模MA上的光束PB在其横截面具有理想的均匀性和强度分布。
对于图14应该注意，辐射源LA可以位于所述光刻投射装置的外壳内(例如当所述源LA是汞灯时，通常就是这样)，但是它也可以远离所述光刻投射装置，其产生的辐射光束被引入该装置中(例如借助于适当的引导镜)；该后者的情况经常是当光源LA是一准分子激光器(例如基于KrF，ArF或F2发射激光的)的情况。当前的发明包含这两种方案。
光束PB然后与固定在掩膜台MT上的掩模MA相交。横向穿过掩模MA之后，光束PB通过透镜PL，该透镜将光束PB聚焦在基片W的目标部分C上。借助于第二定位装置(和干涉测量装置IF)，基片台WT可以精确地移动，例如以便在光束PB的路径中定位不同的目标部分C。类似地，所述第一定位装置，可用来相对于光束PB的路径来精确定位掩模MA，例如在从一掩模库中机械取出掩模MA后或在扫描期间。一般地，所述目标台MT、WT的移动将借助于长冲程模块(粗定位)和短冲程模块(精定位)来实现，这在图14中并未明确描述。可是，在晶片分档器中(与分步扫描装置相反)，掩膜台MT可仅与短冲程致动器连接，或者可被固定。
所示的装置可以按照二种不同模式使用：
-在步进模式中，掩模台MT基本保持静止不动，整个掩模图像被一次投射(即单一“闪光”)到目标部分C上。然后基片台WT沿x和/或y方向移动，以使得不同的目标部分C能够被光束PB照射；
-在扫描模式中，基本上是相同的情况，除了给定目标部分C不是单一“闪光”曝光。取而代之的是，掩模台MT沿给定的方向(所谓的“扫描方向，例如y方向”)以速度v移动，以使投射光束PB扫描整个掩模图像；同时，基片台WT沿相同或者相反的方向以速度V＝Mv同步地移动，其中M是透镜PL的放大率(通常M＝1/4或1/5)。用这种方式，可以曝光相当大的目标部分C，而不会损害分辨率。
尽管已经公开了本发明的一些具体的实施例，但应当注意的是，本发明可以以其它形式实施而不脱离其精神上或者本质的特征。例如，本发明的方法可用于所有极角和σ(sigma，西格马)设置，并无意限于此处的特殊实施例中提出和示出的极角和局限于σ(sigma，西格马)设置的限制。因此，从各方面来看都应将当前的实施例认为是例证性的而非限制性的，本发明的范围由所附加的权利要求书表明，因此所有属于该权利要求书的等效范围和意义内的改变都应包括在其中。

Claims (19)

1.一种产生用在多重曝光光刻成像工序中的互补掩模的方法，所述方法包括步骤：
生成表示为用于限定所述多重曝光光刻成像工序的成像性能的函数的OPC模型；
确定一个具有多个特征的目标图案，所述多个特征包括水平和垂直边缘；
基于所述目标图案产生一个水平掩模；
基于所述目标图案产生一个垂直掩模；
执行屏蔽步骤，其中，在水平掩模中用屏蔽片代替目标图案的多个特征的垂直边缘的至少一个，并且在垂直掩模中用屏蔽片代替目标图案的多个特征的水平边缘的至少一个，所述屏蔽片的宽度大于目标图案中相对应的特征的宽度，
其中，采用所述模型确定在所述屏蔽步骤中所应用的屏蔽量。
2.根据权利要求1所述产生互补掩模的方法，进一步包括：
执行辅助特征布置步骤，其中将次分辨率辅助特征设置成在水平掩模中平行于多个特征的水平边缘的至少一个，并且在垂直掩模中平行于多个特征的垂直边缘的至少一个；和
执行特征偏移步骤，其中调整水平掩模中多个特征的水平边缘的至少一个以使合成特征精确地再现目标图案，并且调整垂直掩模中多个特征的垂直边缘的至少一个以使合成特征精确地再现目标图案。
3.根据权利要求1所述产生互补掩模的方法，其中在所述屏蔽步骤之前，所述水平掩模和所述垂直掩模与所述目标图案都是相同的。
4.根据权利要求1所述产生互补掩模的方法，
其中，生成所述模型的步骤包括：定义一个系统伪强度函数，所述系统伪强度函数接近于所述多重曝光光刻成像工序的成像性能；以及
其中，确定所述屏蔽步骤中所应用的屏蔽量的步骤包括：利用目标设计估算所述系统伪强度函数。
5.根据权利要求4所述产生互补掩模的方法，其中所述系统伪强度函数是利用多重曝光光刻成像工序的校准模型或者多重曝光光刻成像工序的理论模型中的一个来确定的。
6.根据权利要求2所述产生互补掩模的方法，其中在所述屏蔽步骤之前执行所述辅助特征布置步骤。
7.一种产生用在多重曝光光刻成像工序中的互补掩模的装置，所述装置包括：
用于生成表示为用于限定所述多重光刻成像工序的成像性能的函数的OPC模型的装置；
用于确定一个具有多个特征的目标图案的装置，所述多个特征包括水平和垂直边缘；
用于基于所述目标图案产生一个水平掩模的装置；
用于基于所述目标图案产生一个垂直掩模的装置；
用于执行屏蔽的装置，其中，在水平掩模中用屏蔽片代替目标图案的多个特征的垂直边缘的至少一个，并且在垂直掩模中用屏蔽片代替目标图案的多个特征的水平边缘的至少一个，所述屏蔽片的宽度大于目标图案中相对应的特征的宽度，
其中，采用所述模型确定由所述用于执行屏蔽的装置所应用的屏蔽量。
8.根据权利要求7所述产生互补掩模的装置，还包括：
用于执行辅助特征布置的装置，其中将次分辨率辅助特征设置成在水平掩模中平行于多个特征的水平边缘的至少一个，并且在垂直掩模中平行于多个特征的垂直边缘的至少一个；和
用于执行特征偏移的装置，其中调整水平掩模中多个特征的水平边缘的至少一个以使合成特征精确地再现目标图案，并且调整垂直掩模中多个特征的垂直边缘的至少一个以使合成特征精确地再现目标图案。
9.根据权利要求7所述产生互补掩模的装置，其中在所述屏蔽之前，所述水平掩模和所述垂直掩模与所述目标图案都是相同的。
10.根据权利要求7所述产生互补掩模的装置，
其中，用于生成所述模型的装置包括：用于定义一个系统伪强度函数的装置，所述系统伪强度函数接近于所述多重曝光光刻成像工序的成像性能；以及
其中，用于执行屏蔽的装置包括：用于确定所应用的屏蔽量的装置，所述用于确定所应用的屏蔽量的装置通过利用目标设计估算所述系统伪强度函数来确定所述屏蔽中所应用的屏蔽量。
11.根据权利要求10所述产生互补掩模的装置，其中所述系统伪强度函数是利用多重曝光光刻成像工序的校准模型或者多重曝光光刻成像工序的理论模型中的一个来确定的。
12.根据权利要求8所述产生互补掩模的装置，其中在所述屏蔽之前执行所述辅助特征布置。
13.一种使用偶极子照明在基片上复制目标图案的方法，所述目标图案具有包括水平和垂直边缘的多个特征，所述方法包括步骤：
生成表示为用于限定偶极子照明工序的成像性能的函数的OPC模型；
基于所述目标图案产生一个水平掩模；
基于所述目标图案产生一个垂直掩模；
执行屏蔽步骤，其中在水平掩模中用屏蔽片代替目标图案的多个特征的垂直边缘的至少一个，并且在垂直掩模中用屏蔽片代替目标图案的多个特征的水平边缘的至少一个，所述屏蔽片的宽度大于目标图案中相对应的特征的宽度，
其中，采用所述模型确定在所述屏蔽步骤中所应用的屏蔽量。
14.根据权利要求13所述复制图案的方法，还包括：
执行辅助特征布置步骤，其中将次分辨率辅助特征设置成在水平掩模中平行于多个特征的水平边缘的至少一个，并且在垂直掩模中平行于多个特征的垂直边缘的至少一个；和
执行特征偏移步骤，其中调整水平掩模中多个特征的水平边缘的至少一个以使合成特征精确地再现目标图案，并且调整垂直掩模中多个特征的垂直边缘的至少一个以使合成特征精确地再现目标图案。
15.根据权利要求13所述复制图案的方法，其中在所述屏蔽步骤之前，所述水平掩模和所述垂直掩模与所述目标图案都是相同的。
16.根据权利要求13所述复制图案的方法，
其中，生成所述模型的步骤包括：定义一个系统伪强度函数，所述系统伪强度函数接近于所述偶极子照明工序的成像性能；以及
其中，确定所述屏蔽步骤中所应用的屏蔽量的步骤包括：利用目标设计估算所述系统伪强度函数。
17.根据权利要求16所述复制图案的方法，其中所述系统伪强度函数是利用偶极子照明工序的校准模型或者偶极子照明工序的理论模型中的一个来确定的。
18.根据权利要求14所述复制图案的方法，其中在所述屏蔽步骤之前执行所述辅助特征布置步骤。
19.一种采用光刻投影设备进行器件制造的方法，包括步骤：
(a)提供一至少部分覆盖一层辐射敏感材料层的基片；
(b)利用辐射系统提供辐射投射束；
(c)利用掩模来使投射光束的横截面具有图案；
(d)在具有该辐射敏感材料层的目标部分上投射带图案的辐射光束，
其中，步骤(c)和(d)第一次用水平掩模执行，然后第二次用垂直掩模执行，所述水平和垂直掩模采用根据权利要求1的方法产生。
CN2003101231734A 2002-11-12 2003-11-12 用于进行使用偶极子照明的基于模型的设计转换的方法和装置 Expired - Fee Related CN1530746B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42532302P 2002-11-12 2002-11-12
US60/425323 2002-11-12

Publications (2)

Publication Number Publication Date
CN1530746A CN1530746A (zh) 2004-09-22
CN1530746B true CN1530746B (zh) 2010-04-28

Family

ID=32176755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2003101231734A Expired - Fee Related CN1530746B (zh) 2002-11-12 2003-11-12 用于进行使用偶极子照明的基于模型的设计转换的方法和装置

Country Status (8)

Country Link
US (3) US7138212B2 (zh)
EP (1) EP1420294B1 (zh)
JP (1) JP2004177968A (zh)
KR (1) KR100592580B1 (zh)
CN (1) CN1530746B (zh)
DE (1) DE60323036D1 (zh)
SG (1) SG137657A1 (zh)
TW (1) TWI284786B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI272448B (en) * 2002-07-26 2007-02-01 Asml Masktools Bv Orientation dependent shielding for use with dipole illumination techniques
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination
JP4563746B2 (ja) * 2003-06-30 2010-10-13 エーエスエムエル マスクツールズ ビー．ブイ． イメージ・フィールド・マップを利用して補助フィーチャを生成するための、方法、プログラム製品及び装置
EP1530083A3 (en) * 2003-11-05 2006-03-01 ASML MaskTools B.V. OPC based on decomposition into eigen-functions
KR100556044B1 (ko) * 2003-12-31 2006-03-03 동부아남반도체 주식회사 다마신 공정에서의 패턴 향상 방법
KR100598980B1 (ko) 2004-09-17 2006-07-12 주식회사 하이닉스반도체 다이폴 노광 장치에서의 수직 패턴의 레이아웃
JP5106747B2 (ja) * 2004-10-27 2012-12-26 ルネサスエレクトロニクス株式会社 パターン形成方法、半導体装置の製造方法及び露光用マスクセット
US7350183B2 (en) * 2004-11-05 2008-03-25 International Business Machines Corporation Method for improving optical proximity correction
JP4617272B2 (ja) * 2005-04-12 2011-01-19 エーエスエムエル マスクツールズ ビー．ブイ． 二重露光リソグラフィを実行するための方法、プログラム製品及びデバイス製造方法
DE102005023714A1 (de) * 2005-05-19 2006-11-23 Carl Zeiss Smt Ag Projektionsmikrolithographieanlage und Verfahren zur Erzielung eines verbesserten Auflösungsvermögens in einer Projektionsmikrolithographieanlage
US7395516B2 (en) * 2005-05-20 2008-07-01 Cadence Design Systems, Inc. Manufacturing aware design and design aware manufacturing
US7712064B2 (en) * 2005-05-20 2010-05-04 Cadence Design Systems, Inc. Manufacturing aware design of integrated circuit layouts
US20070046917A1 (en) * 2005-08-31 2007-03-01 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method that compensates for reticle induced CDU
KR100642417B1 (ko) * 2005-09-20 2006-11-03 주식회사 하이닉스반도체 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법
US20070087291A1 (en) * 2005-10-18 2007-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography process to reduce interference
WO2007055237A1 (ja) * 2005-11-09 2007-05-18 Nikon Corporation 露光装置及び露光方法、並びにデバイス製造方法
KR100812090B1 (ko) * 2005-11-30 2008-03-07 동부일렉트로닉스 주식회사 마스크패턴 및 마스크패턴 형성방법
US7547495B2 (en) * 2005-12-21 2009-06-16 Asml Netherlands B.V Device manufacturing method and computer program product
US7643976B2 (en) * 2006-02-28 2010-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for identifying lens aberration sensitive patterns in an integrated circuit chip
EP2267530A1 (en) * 2006-04-06 2010-12-29 ASML MaskTools B.V. Method and apparatus for performing dark field double dipole lithography
US8521481B2 (en) * 2006-08-30 2013-08-27 Asml Masktools B.V. Method, program product and apparatus for modeling resist development of a lithography process
US7966585B2 (en) 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7802226B2 (en) * 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
KR100818713B1 (ko) * 2007-03-23 2008-04-02 주식회사 하이닉스반도체 노광 과정 중의 스컴을 억제하는 리소그래피 방법
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
DE102007033243A1 (de) * 2007-07-12 2009-01-15 Carl Zeiss Sms Gmbh Verfahren und Anordnung zur Analyse einer Gruppe von Photolithographiemasken
JP2009093138A (ja) * 2007-09-19 2009-04-30 Canon Inc 原版データの生成方法、原版作成方法、露光方法、デバイス製造方法及び原版データを作成するためのプログラム
EP2040120B1 (en) 2007-09-19 2011-03-02 Canon Kabushiki Kaisha Mask data generation method, mask fabrication method, exposure method, device fabrication method, and program
US8715909B2 (en) * 2007-10-05 2014-05-06 Infineon Technologies Ag Lithography systems and methods of manufacturing using thereof
US20090091729A1 (en) * 2007-10-05 2009-04-09 Sajan Marokkey Lithography Systems and Methods of Manufacturing Using Thereof
KR100961203B1 (ko) * 2008-04-29 2010-06-09 주식회사 하이닉스반도체 스페이서 패터닝 기술을 이용한 미세 패턴 형성 방법
US8250495B2 (en) * 2009-01-16 2012-08-21 Mentor Graphics Corporation Mask decomposition for double dipole lithography
US8399183B2 (en) * 2009-05-13 2013-03-19 Synopsys, Inc. Patterning a single integrated circuit layer using automatically-generated masks and multiple masking layers
US8805630B2 (en) * 2009-08-25 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for modeling in semiconductor fabrication
US8347240B2 (en) 2010-10-29 2013-01-01 International Business Machines Corporation Split-layer design for double patterning lithography
US8932785B2 (en) * 2012-10-16 2015-01-13 Advanced Mask Technology Center Gmbh & Co. Kg EUV mask set and methods of manufacturing EUV masks and integrated circuits
JP6598421B2 (ja) * 2013-02-22 2019-10-30 キヤノン株式会社 マスクパターンの決定方法、プログラム、情報処理装置
US9262820B2 (en) * 2014-05-19 2016-02-16 United Microelectronics Corporation Method and apparatus for integrated circuit design
KR102390720B1 (ko) * 2015-10-08 2022-04-26 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치의 제어 방법 및 디바이스의 제조 방법, 리소그래피 장치를 위한 제어 시스템 및 리소그래피 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
EP0527166B1 (de) 1990-05-02 1995-06-14 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Belichtungsvorrichtung
EP1293833A1 (en) * 1991-08-22 2003-03-19 Nikon Corporation High resolution printing technique by using a mask pattern adapted to the technique
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
EP0824722B1 (en) 1996-03-06 2001-07-25 Asm Lithography B.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
JPH09288345A (ja) * 1996-04-19 1997-11-04 Sony Corp 投影プリント用マスク
WO1998028665A1 (en) 1996-12-24 1998-07-02 Koninklijke Philips Electronics N.V. Two-dimensionally balanced positioning device with two object holders, and lithographic device provided with such a positioning device
US5821014A (en) 1997-02-28 1998-10-13 Microunity Systems Engineering, Inc. Optical proximity correction method for intermediate-pitch features using sub-resolution scattering bars on a mask
JP3626504B2 (ja) 1997-03-10 2005-03-09 アーエスエム リソグラフィ ベスローテン フェンノートシャップ ２個の物品ホルダを有する位置決め装置
JP4131880B2 (ja) 1997-07-31 2008-08-13 株式会社東芝 マスクデータ作成方法及びマスクデータ作成装置
TW587199B (en) * 1999-09-29 2004-05-11 Asml Netherlands Bv Lithographic method and apparatus
JP2002174890A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体集積回路の製造方法
US6792591B2 (en) * 2001-02-28 2004-09-14 Asml Masktools B.V. Method of identifying an extreme interaction pitch region, methods of designing mask patterns and manufacturing masks, device manufacturing methods and computer programs
JP3856197B2 (ja) * 2001-04-13 2006-12-13 ソニー株式会社 Ｏｐマスクの製作方法
US6553562B2 (en) 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
US7175940B2 (en) * 2001-10-09 2007-02-13 Asml Masktools B.V. Method of two dimensional feature model calibration and optimization
US6875545B2 (en) * 2001-11-28 2005-04-05 Asml Masktools B.V. Method of removing assist features utilized to improve process latitude
US7013439B2 (en) * 2002-01-31 2006-03-14 Juan Andres Torres Robles Contrast based resolution enhancing technology
US6915505B2 (en) * 2002-03-25 2005-07-05 Asml Masktools B.V. Method and apparatus for performing rule-based gate shrink utilizing dipole illumination
US6851103B2 (en) * 2002-03-25 2005-02-01 Asml Masktools, B.V. Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
US6807662B2 (en) * 2002-07-09 2004-10-19 Mentor Graphics Corporation Performance of integrated circuit components via a multiple exposure technique
JP4102728B2 (ja) * 2002-07-26 2008-06-18 エーエスエムエル マスクツールズ ビー．ブイ． 自動光近接補正（ｏｐｃ）ルール作成
TWI272448B (en) * 2002-07-26 2007-02-01 Asml Masktools Bv Orientation dependent shielding for use with dipole illumination techniques
SG137657A1 (en) * 2002-11-12 2007-12-28 Asml Masktools Bv Method and apparatus for performing model-based layout conversion for use with dipole illumination

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
J. Andres Torres and Wilhelm Maurer.Alternatives to Alternating Phase Shift Masks for 65nm.Proceedings of the SPIE,bellingham, VA, US4889.2002,4889540-550. *
J.A.Torres et al.Model Assisted Double Dipole Decomposition.Proceedings of the SPIE,bellingham, VA, US4691.2002,4691407-417. *
Stephen D. Hsu et al.Dipole Decomposition Mask-design for Full ChipImplementation at the 100nm technology Node and Beyond.Proceedings of the SPIE,bellingham, VA, US4691.2002,4691476-490. *

Also Published As

Publication number Publication date
US20100167183A1 (en) 2010-07-01
TWI284786B (en) 2007-08-01
TW200421042A (en) 2004-10-16
EP1420294A3 (en) 2005-05-04
US7666554B2 (en) 2010-02-23
KR100592580B1 (ko) 2006-06-26
US20070042277A1 (en) 2007-02-22
JP2004177968A (ja) 2004-06-24
DE60323036D1 (de) 2008-10-02
US7138212B2 (en) 2006-11-21
US20040142251A1 (en) 2004-07-22
CN1530746A (zh) 2004-09-22
EP1420294B1 (en) 2008-08-20
KR20040044339A (ko) 2004-05-28
US7985515B2 (en) 2011-07-26
EP1420294A2 (en) 2004-05-19
SG137657A1 (en) 2007-12-28

Similar Documents

Publication Publication Date Title
CN1530746B (zh) 用于进行使用偶极子照明的基于模型的设计转换的方法和装置
CN102645851B (zh) 照明源和掩模优化
CN100570497C (zh) 自动光学近似校正规则的产生
US7549140B2 (en) Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
KR100865768B1 (ko) 다크 필드 더블 이중극 리소그래피（ｄｄｌ）를 수행하는방법 및 장치
US7372540B2 (en) Lithographic apparatus and device manufacturing method
KR100927455B1 (ko) 간섭 매핑 리소그래피를 이용한 피처 최적화 방법
JP4495663B2 (ja) サブ分解能アシストフューチャとしてグレーバーを使用する光近接補正方法
US7537870B2 (en) Lithography process optimization and system
CN1573554A (zh) 用于接触孔掩模的光学逼近校正设计的方法
US20060078806A1 (en) Lithographic apparatus and device manufacturing method
CN100487578C (zh) 光刻处理方法，和由此制造的器件
JP2005141242A (ja) プロセス・ラチチュードを向上させるためにマスク・パターンの透過率調整を行う方法
CN1510520A (zh) 通过照明源优化提供透镜像差补偿的方法和设备
JP5191464B2 (ja) リソグラフィパターンの分割方法、当該分割方法を含むリソグラフィ処理方法及びデバイス製造方法、並びに前記分割方法で製造されるマスク

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ASML HOLLAND CO., LTD.

Free format text: FORMER OWNER: ASML FRISKET TOOLS B.V.

Effective date: 20140211

TR01 Transfer of patent right

Effective date of registration: 20140211

Address after: Holland Weide Eindhoven

Patentee after: ASML Holland Co., Ltd.

Address before: Holland Weierde Eindhoven

Patentee before: ASML Frisket Tools B.V.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100428

Termination date: 20161112

CF01 Termination of patent right due to non-payment of annual fee