CN1523663A - 双极型集成电路设计中的版图/电路提取方法 - Google Patents
双极型集成电路设计中的版图/电路提取方法 Download PDFInfo
- Publication number
- CN1523663A CN1523663A CNA031154476A CN03115447A CN1523663A CN 1523663 A CN1523663 A CN 1523663A CN A031154476 A CNA031154476 A CN A031154476A CN 03115447 A CN03115447 A CN 03115447A CN 1523663 A CN1523663 A CN 1523663A
- Authority
- CN
- China
- Prior art keywords
- points
- line segment
- directed line
- base
- emitter region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种双极型集成电路设计中版图/电路提取方法。由于双极型集成电路工艺制造上的复杂性和元件品种的多样性，导致双极型集成电路版图/电路提取工作技术上的特殊困难，而该项提取工作尤为对集成电路设计正确性进行验证的关键所在。本发明首先提出了双极型集成电路版图关系图和元件关系图，并建立了两者之间的映射关系和方法。以该关系和方法为基础，提出了双极型集成电路元件识别表。发明还提出了在元件识别表基础上确立了双极型集成电路版图/电路提取的步骤，并把这些步骤纳入计算机程序，形成了电路识别与提取的框图。本发明具有通用性，应用范围涵盖了所有的双极型集成电路和MOS集成电路；并具有周密性。
Description
(1)技术领域
本发明涉及集成电路设计技术的领域，尤其是指双极型集成电路设计中的版图/电路提取方法。
(2)背景技术
集成电路的发展已进入超大规模及超深亚微米阶段，由于其集成度的急剧提高，造成了设计上的一系列困难，这些困难相当一部份来自EDA工具的不完善性和不完整性。有鉴于此，设计过程中的验证、识别和校核等步骤，已经成为保证设计成功的不可缺少的条件。
一个完整的集成电路CAD系统必须包括一个功能齐全的验证、识别和校核系统，以确保在制版和流片以前获得电性能正确的版图数据。按照目前集成电路工业界的共识，验证、识别和校核系统应当包括设计规则检查，电路级验证和逻辑级验证等部分。其中电路级验证应当由电路提取、电网络一致性比较(验证)和电路模拟三部分组成。
所谓电路提取，即从集成电路版图信息提取电路原理图，是根据版图结构进行图形运算，得到电路的元件信息和拓扑结构的过程；所谓电网络一致性比较(验证)，是根据电路提取的结果和电路拓扑连接的信息，将被提取的电网络与原设计的电网络进行一致性比较的过程，这一过程的目的是用以校核和验证所设计电路的拓扑结构和元件值是否与原设计电路保持一致；所谓电路模拟则是根据电路提取的信息，对电路作多种电性能的分析，以校核所设计电路的电性能是否达到了原设计的要求。
显然，电路提取、电网络一致性比较(验证)和电路模拟是电路级验证中不可分割的、互有关联的组成部份。同时，由于电路模拟在国际上已经有了成熟的EDA工具，已作为相对独立的商品化设计工具来供应。本发明只涉及版图/电路提取的有关内容。另外，与本发明相关内容的电网一致性比较(验证)方法将另案申请专利。
本发明只涉及上述其中的双极型集成电路设计中的版图/电路提取方法，未涉及MOS集成电路设计中的版图/电路提取问题。这是因为，与MOS集成电路的工艺相比，双极型集成电路的工艺要复杂得多，双极型集成电路的版图/电路提取较之MOS集成电路要困难得多，其原因是构成双极型集成电路的基本元件种类多，对版图中的所有元件进行识别困难大，特别是，随着电路集成度的提高，构成双极型集成电路的元件数增多，双极型集成电路的版图/电路提取难度更为增加。关于MOS集成电路设计中的版图/电路提取问题，本发明人已有另案叙述。
这类现有技术的相关专利有：
(1)美国德克萨斯仪器公司(美国德克萨斯州)的专利：超大规模集成电路静态随机存储器(中国专利公开号1043587，申请号89103683.0)；
(2)德国ITT工业有限公司(德国弗赖堡)的专利：单块数字集成电路(中国专利公开号86101674，申请号86101674)。
在这些现有技术中仅涉及MOS集成电路的验证技术中的图形处理等问题，未涉及到与双极型集成电路设计中的版图/电路提取和双极型集成电路设计中的电网络一致性比较等有关的问题。
(3)发明内容
鉴于以上情况，本发明的目的是原创性地提供一种在双极型集成电路设计中电路级验证中的版图/电路提取方法。
本发明的目的是这样实现的：
一种双极型集成电路设计中的版图/电路提取方法，其包括：
步骤1：版图数据输入，从外界获得双极型集成电路的版图数据信息；
步骤2：数据预处理，对输入的数据和图形进行排序和区间划分等预处理，为下一步的图形和数据检索创造必要和充分条件；
步骤3：图形运算，对版图的掩膜图形信息进行拓扑运算；
步骤4：从版图关系图至元件关系图的识别，按照双极型集成电路的版图关系图与元件关系图的元件识别表的要点自动运作，所述的双极型集成电路的版图关系图与元件关系图的元件识别表是指：
(1)一个版图子块有：e极包含于b极，b极包含于c极；e极的引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；b极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；c极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区，则以上元件关系图描述了一个NPN三极管；
(2)一个版图子块有：e极包含于c极，c极包含于b极；e极引线孔h的有向线段指向P+基区，P+基区的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；b极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；c极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区，则以上元件关系图描述一个横向PNP三极管；
(3)一个版图子块有：b极包含于e极，c极在拓扑上与e极无关；e极引线孔h的有向线段指向P+基区，P+区的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；b极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；c极引线孔h与e极无关，则以上元件关系图描述一个纵向PNP三极管；
(4)一个版图子块有：p极引线孔h的有向线段指向P+基区，同时有另一N+发射区的有向线段指向该P+基区，而该P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区，则以上元件关系图描述一个发射极开路二极管；
(5)一个版图子块有：p极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；同时有另一N+发射区的有向线段指向I隔离区，则以上元件关系图描述一个集电极开路二极管；
(6)一个版图子块有：p极引线孔h的有向线段指向I隔离区，p极引线孔h的另一有向线段指向AL金属连线；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；无极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；AL金属连线与P+基区和N+发射区相交；同时无极引线孔h的另一有向线段指向AL金属连线，则以上元件关系图描述一个B-C短接的二极管；
(7)一个版图子块有：p极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；无极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；同时，p极引线孔h的另一有向线段指向AL金属连线，而无极引线孔h的另一有向线段亦指向AL金属连线；AL金属连线与P+基区和N+发射区相交，则以上元件关系图描述一个B-E短接的二极管；
(8)一个版图子块有：n极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；p极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；无极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；另外，p极引线孔h的有向线段指向AL金属连线；无极引线孔h的有向线段指向AL金属连线；AL金属连线与两个N+发射区相交，则以上元件关系图描述一个C-E短接的二极管；
(9)一个版图子块有：p极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区，则以上元件关系图描述一个单独BC结的二极管；
(10)一个版图子块有：p极引线孔h与P+基区相交，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h与P+基区相交，则以上元件关系图描述一个齐纳二极管；
(11)一个版图子块有：引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；另一引线孔h的有向线段指向P+基区；N+发射区有两个有向线段，其中一个有向线段指向P+基区，另一个有向线段指向I隔离区，则以上元件关系图描述一个基区沟道电阻；
(12)一个版图子块有：引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；另一引线孔h的有向线段指向P+基区；P+基区的有向线段指向I隔离区，则以上元件关系图描述一个基区扩散电阻；
(13)一个版图子块有：引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；另一引线孔h的有向线段指向N+发射区；N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区，则以上元件关系图描述一个发射区扩散电阻；
步骤5：提取各种二极管，按上述双极型集成电路元件识别表的要点自动运作；
步骤6：提取各种晶体管，按上述双极型集成电路元件识别表的要点自动运作；
步骤7：提取各种电阻，按上述双极型集成电路元件识别表的要点自动运作；
步骤8：双极型集成电路版图/电路提取的结果输出，输出结果为从双极型集成电路版图信息中提取的电路信息网表。
本发明的效果：
1，具有通用性：本发明不仅适用于双极型集成电路，由于MOS集成电路较之双极型集成电路为简单，因此，本发明的技术和方法作适当简化后，完全适用于各种MOS集成电路，包括NMOS，PMOS和CMOS工艺的集成电路，换言之，本发明的应用范围涵盖了所有的双极型集成电路和MOS集成电路。
2、具有周密性：本发明的“版图关系图”和“元件关系图”中13种情况是考虑周到、细致的，现在能遇到的各种情况，都考虑到了。
为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
(4)附图说明
图1为双极型集成电路中版图图形与电路元件信息之间的相互关系图之一的分离类型：(a)版图图形信息，(b)元件关系信息；
图2为双极型集成电路中版图图形与电路元件信息之间的相互关系图之二的相交类型：(a)版图图形信息，(b)元件关系信息；
图3为双极型集成电路中版图图形与电路元件信息之间的相互关系图之三的包含类型：(a)版图图形信息，(b)元件关系信息；
图4为双极型集成电路中版图图形与电路元件信息之间的相互关系图之四的包含于类型：(a)版图图形信息，(b)元件关系信息；
图5为双极型集成电路中版图图形与电路元件信息之间的相互关系图之一的多重包含类型：(a)版图图形信息，(b)元件关系信息；
图6为双极型集成电路的元件识别图之一的NPN三极管类型：
(a)版图关系图，(b)元件关系图；
图7为双极型集成电路的元件识别图之二的横向PNP三极管类型：
(a)版图关系图，(b)元件关系图；
图8为双极型集成电路的元件识别图之三的纵向PNP三极管类型：
(a)版图关系图，(b)元件关系图；
图9为双极型集成电路的元件识别图之四的发射极开路二极管类型：
(a)版图关系图，(b)元件关系图；
图10为双极型集成电路的元件识别图之五的集电极开路二极管类型：
(a)版图关系图，(b)元件关系图；
图11为双极型集成电路的元件识别图之六的B-C短接二极管类型：
(a)版图关系图，(b)元件关系图；
图12为双极型集成电路的元件识别图之七的B-E短接二极管类型：
(a)版图关系图，(b)元件关系图；
图13为双极型集成电路的元件识别图之八的C-E短接二极管类型：
(a)版图关系图，(b)元件关系图；
图14为双极型集成电路的元件识别图之九的单独BC结二极管类型：
(a)版图关系图，(b)元件关系图；
图15为双极型集成电路的元件识别图之十的齐纳二极管类型：
(a)版图关系图，(b)元件关系图；
图16为双极型集成电路的元件识别图之十一的基区沟道电阻类型：
(a)版图关系图，(b)元件关系图；
图17为双极型集成电路的元件识别图之十二的基区扩散电阻类型：
(a)版图关系图，(b)元件关系图；
图18为双极型集成电路的元件识别图之十三的反射区扩散电阻类型：
(a)版图关系图，(b)元件关系图；
图19为双极型集成电路版图/电路识别与提取框图。
(5)具体实施方式
如前所述，在双极型集成电路的设计工作中，其电路识别与提取较之MOS集成电路的电路识别与提取，有其特殊的困难。由于双极型集成电路工艺制造上的复杂性，它一般需要经过六次的光刻(隐埋、隔离、基区、发射区、引线孔和反刻等)，四次的扩散(隐埋、隔离、基区、发射区等)，以及蒸发、外延等工序。这种工艺制造上的复杂性导致了版图的复杂性，从而导致识别版图的难度增加。同时，对双极型集成电路版图的识别，必须考察具体元件在版图中的特征。从版图的形形色色的图形中识别各种元件，就是要从所给出的各层掩膜图形中提取出有用的信息加以识别。
本发明提出了双极型集成电路的“版图关系图”和“元件关系图”，并建立了两者之间的映射方法。
尚需指出，本发明的内容是建立在图形拓扑运算规则的基础上，提出了双极型集成电路的掩膜图形拓扑关系与电路图中节点、支路拓扑关系的一系列内在联系。
表1揭示了双极型集成电路中版图图形与电路元件信息之间的相互关系。
表1.双极型集成电路图形拓扑关系表(同时参见图1-5)
| 类型 | 版图图形信息 | 元件关系信息 |
| 分离 | 参见图1(a) | 参见图1(b) |
| 相交 | 参见图2(a) | 参见图2(b) |
| 包含 | 参见图3(a) | 参见图3(b) |
| 包含于 | 参见图4(a) | 参见图4(b) |
| 多重包含 | 参见图5(a) | 参见图5(b) |
以上五种情况从版图的平面图形上看，归结为：
(1)分离类型：A与B无关； (2)相交类型：A与B相交；
(3)包含类型：A包含B； (4)包含于类型：A包含于B；
(5)多重包含：A包含B，B包含C，多重包含。
以上五种图形的(b)图为版图的平面图形所映射的元件关系图。据此，本发明人提出一张“版图关系图”与“元件关系图”的映射表，该表又称为双极型集成电路的元件识别表，如表二所示。在该表中，有关符号的含义如下：
I—隔离层区图形
P+—基区图形
N+—发射区图形
h—引线孔图形
AL—金属连线图形
本发明提出：集成电路的版图，可以从数学的观点看，定义为在集合S上的一个关系：S＝{隐埋层，隔离层，P+区，N+区，引线孔，连线}
上述版图关系图、元件关系图与版图、元件图，它们之间是有一一的对应关系。由于隐埋层对于元件类型的识别不起作用，因此，本发明的元件关系图系由隔离层区，P+区，N+区，引线孔和连线五种类型的结点构成。
表2.双极型集成电路的元件识别表(同时参见图6-18)
| 编号 | 版图关系图 | 元件关系图 | 所获元件类型 |
| 1 | 参见图6(a) | 参见图6(b) | NPN三极管 |
| 2 | 参见图7(a) | 参见图7(b) | 横向NPN三极管 |
| 3 | 参见图8(a) | 参见图8(b) | 纵向NPN三极管 |
| 4 | 参见图9(a) | 参见图9(b) | 发射极开路二极管 |
| 5 | 参见图10(a) | 参见图10(b) | 集电极开路二极管 |
| 6 | 参见图11(a) | 参见图11(b) | B-C短接二极管 |
| 7 | 参见图12(a) | 参见图12(b) | B-E短接二极管 |
| 8 | 参见图13(a) | 参见图13(b) | C-E短接二极管 |
| 9 | 参见图14(a) | 参见图14(b) | 单独BC结二极管 |
| 10 | 参见图15(a) | 参见图15(b) | 齐纳二极管 |
| 11 | 参见图16(a) | 参见图16(b) | 基区沟道电阻 |
| 12 | 参见图17(a) | 参见图17(b) | 基区扩散电阻 |
| 13 | 参见图18(a) | 参见图18(b) | 发生器扩散电阻 |
参见表、一、二及图6-18，本发明的版图关系图与元件关系图的技术内容陈述如下：
(1)一个版图子块若有：e极包含于b极，b极包含于c极；e极的引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；b极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；c极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区，则以上元件关系图描述了一个NPN三极管。
(2)一个版图子块若有：e极包含于c极，c极包含于b极；e极引线孔h的有向线段指向P+基区，P+基区的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；b极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；c极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区，则以上元件关系图描述一个横向PNP三极管。
(3)一个版图子块若有：b极包含于e极，c极在拓扑上与e极无关；e极引线孔h的有向线段指向P+基区，P+区的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；b极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；c极引线孔h与e极无关，则以上元件关系图描述一个纵向PNP三极管。
(4)一个版图子块若有：p极引线孔h的有向线段指向P+基区，同时有另一N+发射区的有向线段指向该P+基区，而该P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区，则以上元件关系图描述一个发射极开路二极管。
(5)一个版图子块若有：p极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；同时有另一N+发射区的有向线段指向I隔离区，则以上元件关系图描述一个集电极开路二极管。
(6)一个版图子块若有：p极引线孔h的有向线段指向I隔离区，p极引线孔h的另一有向线段指向AL金属连线；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；无极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；AL金属连线与P+基区和N+发射区相交；同时无极引线孔h的另一有向线段指向AL金属连线，则以上元件关系图描述一个B-C短接的二极管。
(7)一个版图子块若有：p极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；无极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；同时，p极引线孔h的另一有向线段指向AL金属连线，而无极引线孔h的另一有向线段亦指向AL金属连线；AL金属连线与P+基区和N+发射区相交，则以上元件关系图描述一个B-E短接的二极管。
(8)一个版图子块若有：n极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；p极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；无极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；另外，p极引线孔h的有向线段指向AL金属连线；无极引线孔h的有向线段指向AL金属连线；AL金属连线与两个N+发射区相交，则以上元件关系图描述一个C-E短接的二极管。
(9)一个版图子块若有：p极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区，则以上元件关系图描述一个单独BC结的二极管。
(10)一个版图子块若有：p极引线孔h与P+基区相交，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h与P+基区相交，则以上元件关系图描述一个齐纳二极管。
(11)一个版图子块若有：引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；另一引线孔h的有向线段指向P+基区；N+发射区有两个有向线段，其中一个有向线段指向P+基区，另一个有向线段指向I隔离区，则以上元件关系图描述一个基区沟道电阻。
(12)一个版图子块若有：引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；另一引线孔h的有向线段指向P+基区；P+基区的有向线段指向I隔离区，则以上元件关系图描述一个基区扩散电阻。
(13)一个版图子块若有：引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；另一引线孔h的有向线段指向N+发射区；N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区，则以上元件关系图描述一个发射区扩散电阻。
用本发明中的双极型集成电路元件识别表，可以在双极型集成电路的版图/电路提取中对各种元件作出识别。显然，首先要把已知的版图转换成相应的版图关系图，在本表中列出的版图关系图实际上是整个双极型集成电路版图中的各部份子图，整个版图是一个完整的总体图。把所有的版图关系图(子图)与元件关系图进行比较，就能确定所有的电路元件，从而做到识别和提取电路图。
图1给出了本发明双极型集成电路版图/电路识别与提取的框图。
参见图1，本发明的双极型集成电路版图/电路识别与提取方法如下：
S1步骤：版图数据输入，从外界获得双极型集成电路的版图数据信息；
S2步骤：数据预处理，对输入的数据和图形进行排序和区间划分等预处理，为下一步的图形和数据检索创造必要和充分条件；
S3步骤：图形运算，对版图的掩膜图形信息进行拓扑运算，其中运算图形的选取策略、步骤和方法，将对电路提取的速度和效率产生重要影响；
S4步骤：从版图关系图至元件关系图的识别，按照前面表二所述的有关双极型集成电路元件识别表的要点自动运作；
S5步骤：提取各种二极管，按上述双极型集成电路元件识别表的要点自动运作；
S6步骤：提取各种晶体管，按上述双极型集成电路元件识别表的要点自动运作；
S7步骤：提取各种电阻，按上述双极型集成电路元件识别表的要点自动运作；
S8步骤：双极型集成电路版图/电路提取的结果输出，输出结果为从双极型集成电路版图信息中提取的电路信息网表。
本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明权利要求书的范围内。
Claims (4)
1、一种双极型集成电路设计中的版图/电路提取方法，其特征包括：
步骤1：版图数据输入，从外界获得双极型集成电路的版图数据信息；
步骤2：数据预处理，对输入的数据和图形进行排序和区间划分等预处理，为下一步的图形和数据检索创造必要和充分条件；
步骤3：图形运算，对版图的掩膜图形信息进行拓扑运算；
步骤4：从版图关系图至元件关系图的识别，按照双极型集成电路的版图关系图与元件关系图的元件识别表的要点自动运作，所述的双极型集成电路的版图关系图与元件关系图的元件识别表是指：
(1)一个版图子块有：e极包含于b极，b极包含于c极；e极的引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；b极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；c极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区，则以上元件关系图描述了一个NPN三极管；
(2)一个版图子块有：e极包含于c极，c极包含于b极；e极引线孔h的有向线段指向P+基区，P+基区的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；b极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；c极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区，则以上元件关系图描述一个横向PNP三极管；
(3)一个版图子块有：b极包含于e极，c极在拓扑上与e极无关；e极引线孔h的有向线段指向P+基区，P+区的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；b极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；c极引线孔h与e极无关，则以上元件关系图描述一个纵向PNP三极管；
(4)一个版图子块有：p极引线孔h的有向线段指向P+基区，同时有另一N+发射区的有向线段指向该P+基区，而该P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区，则以上元件关系图描述一个发射极开路二极管；
(5)一个版图子块有：p极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；同时有另一N+发射区的有向线段指向I隔离区，则以上元件关系图描述一个集电极开路二极管；
(6)一个版图子块有：p极引线孔h的有向线段指向I隔离区，p极引线孔h的另一有向线段指向AL金属连线；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；无极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；AL金属连线与P+基区和N+发射区相交；同时无极引线孔h的另一有向线段指向AL金属连线，则以上元件关系图描述一个B-C短接的二极管；
(7)一个版图子块有：p极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；无极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；同时，p极引线孔h的另一有向线段指向AL金属连线，而无极引线孔h的另一有向线段亦指向AL金属连线；AL金属连线与P+基区和N+发射区相交，则以上元件关系图描述一个B-E短接的二极管；
(8)一个版图子块有：n极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；p极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；无极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区；另外，p极引线孔h的有向线段指向AL金属连线；无极引线孔h的有向线段指向AL金属连线；AL金属连线与两个N+发射区相交，则以上元件关系图描述一个C-E短接的二极管；
(9)一个版图子块有：p极引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向I隔离区，则以上元件关系图描述一个单独BC结的二极管；
(10)一个版图子块有：p极引线孔h与P+基区相交，P+基区的有向线段指向I隔离区；n极引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；n极引线孔h与P+基区相交，则以上元件关系图描述一个齐纳二极管；
(11)一个版图子块有：引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；另一引线孔h的有向线段指向P+基区；N+发射区有两个有向线段，其中一个有向线段指向P+基区，另一个有向线段指向I隔离区，则以上元件关系图描述一个基区沟道电阻；
(12)一个版图子块有：引线孔h的有向线段指向P+基区，P+基区的有向线段指向I隔离区；另一引线孔h的有向线段指向P+基区；P+基区的有向线段指向I隔离区，则以上元件关系图描述一个基区扩散电阻；
(13)一个版图子块有：引线孔h的有向线段指向N+发射区，N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区；另一引线孔h的有向线段指向N+发射区；N+发射区的有向线段指向P+基区，P+基区的有向线段指向I隔离区，则以上元件关系图描述一个发射区扩散电阻；
步骤5：提取各种二极管，按上述双极型集成电路元件识别表的要点自动运作；
步骤6：提取各种晶体管，按上述双极型集成电路元件识别表的要点自动运作；
步骤7：提取各种电阻，按上述双极型集成电路元件识别表的要点自动运作；
步骤8：双极型集成电路版图/电路提取的结果输出，输出结果为从双极型集成电路版图信息中提取的电路信息网表。
2、如权利要求1所述的双极型集成电路设计中的版图/电路提取方法，其特征在于所述的集成电路的版图，从数学的观点看，定义为在集合S上的一个关系：S＝{隐埋层，隔离层，P+区，N+区，引线孔，连线}。
3、如权利要求1所述的双极型集成电路设计中的版图/电路提取方法，其特征在于所述的元件关系图由I隔离层区、P+基区、N+发射区、h引线孔和AL金属连线五种类型的结点构成。
4、如权利要求1所述的双极型集成电路设计中的版图/电路提取方法，其特征在于所述的元件识别表中列出的版图关系图是指整个双极型集成电路版图中的各部份子图，整个版图是一个完整的总体图，把所有的版图关系子图与元件关系图进行比较，就能确定所有的电路元件，从而做到识别和提取电路图。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031154476A CN1298050C (zh) | 2003-02-19 | 2003-02-19 | 双极型集成电路设计中的版图和电路图提取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031154476A CN1298050C (zh) | 2003-02-19 | 2003-02-19 | 双极型集成电路设计中的版图和电路图提取方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1523663A true CN1523663A (zh) | 2004-08-25 |
| CN1298050C CN1298050C (zh) | 2007-01-31 |
Family
ID=34284291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031154476A Expired - Fee Related CN1298050C (zh) | 2003-02-19 | 2003-02-19 | 双极型集成电路设计中的版图和电路图提取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1298050C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316597C (zh) * | 2004-10-18 | 2007-05-16 | 中国科学院微电子研究所 | 一种基于静态随机存储器的快速综合设计方法 |
| CN100383797C (zh) * | 2005-03-14 | 2008-04-23 | 北京中电华大电子设计有限责任公司 | 集成电路版图的层次网表提取方法 |
| CN102323964A (zh) * | 2011-08-16 | 2012-01-18 | 北京芯愿景软件技术有限公司 | 一种数字电路网表数据的处理方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07200643A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | 半導体集積回路のレイアウトデータ抽出方法及び抽出装置 |
| JP2001298088A (ja) * | 2000-04-14 | 2001-10-26 | Nec Corp | レイアウトデータの検証方法 |
-
2003
- 2003-02-19 CN CNB031154476A patent/CN1298050C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316597C (zh) * | 2004-10-18 | 2007-05-16 | 中国科学院微电子研究所 | 一种基于静态随机存储器的快速综合设计方法 |
| CN100383797C (zh) * | 2005-03-14 | 2008-04-23 | 北京中电华大电子设计有限责任公司 | 集成电路版图的层次网表提取方法 |
| CN102323964A (zh) * | 2011-08-16 | 2012-01-18 | 北京芯愿景软件技术有限公司 | 一种数字电路网表数据的处理方法 |
| CN102323964B (zh) * | 2011-08-16 | 2014-06-25 | 北京芯愿景软件技术有限公司 | 一种数字电路网表数据的处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1298050C (zh) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1908931A (zh) | 一种文字的可变数据排版的方法 | |
| US20100242011A1 (en) | Method for verification of mask layout of semiconductor integrated circuit | |
| US6321367B1 (en) | Apparatus and method for automatically generating circuit layouts | |
| US20100287519A1 (en) | Method and system for constructing a customized layout figure group | |
| CN1649129A (zh) | 用于半导体器件的自动布局和布线的自动布局和布线设备、方法,半导体器件及其制造方法 | |
| CN1298050C (zh) | 双极型集成电路设计中的版图和电路图提取方法 | |
| US8601429B1 (en) | Method for connecting flip chip components | |
| CN1667829A (zh) | 半导体集成电路及其修改方法 | |
| US20180189952A1 (en) | Method for processing the lef diagram of a layout | |
| CN1521622A (zh) | 集成电路的版图识别方法 | |
| US8549023B2 (en) | Method and apparatus for resorting a sequence of sorted strings | |
| Zhan et al. | ESDExtractor: A new technology-independent CAD tool for arbitrary ESD protection device extraction | |
| CN104572658A (zh) | 一种甚大规模集成电路版图层次比较工具的单元切分预处理方法 | |
| US20080010624A1 (en) | Object-oriented layout data model and integrated circuit layout method using the same | |
| US11853682B2 (en) | Systems and methods for identification and elimination of geometrical design rule violations of a mask layout block | |
| CN1298047C (zh) | 双极型集成电路设计的有效验证和电网络一致性比较方法 | |
| CN115509092A (zh) | 掩膜板的确定方法、装置、存储介质电子设备 | |
| US7398506B2 (en) | Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing | |
| CN1521829A (zh) | 集成电路的拓扑验证方法 | |
| CN106650107B (zh) | 一种集成电路版图精确定位短路点的方法 | |
| JP2010033411A (ja) | 回路図のｌｖｓ用データ作成方法 | |
| US8826219B2 (en) | Method and apparatus used for the physical validation of integrated circuits | |
| CN117408000B (zh) | 一种管线点坐标引出注记自动标注与避让的方法、电子设备及存储介质 | |
| JP4202079B2 (ja) | 半導体装置の設計方法および装置 | |
| JP3647803B2 (ja) | 集積回路解析方法、装置及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI MAOXIN MICROTRONICS A/S Free format text: FORMER OWNER: XINHUA MICROELECTRONICS CO., LTD., SHANGHAI Effective date: 20090807 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090807 Address after: 704, No. 7, Jinli Plaza, Lane 600, Liuzhou Road, Shanghai Patentee after: Shanghai core Microelectronics Co., Ltd. Address before: Building 16, Zhonghua Gate building, No. 520, Shanghai, Yishan Road Patentee before: Xinhua Microelectronic Co., Ltd., Shanghai |
|
| ASS | Succession or assignment of patent right |
Owner name: LIN ZHENGHUI Free format text: FORMER OWNER: SHANGHAI MAOXIN MICROTRONICS A/S Effective date: 20100324 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 200233 TOWER 704, NO.7, JINLI PLAZA, LANE 600, LIUZHOU ROAD, SHANGHAI CITY TO: 200233 ROOM 1304, BUILDING 3, LANE 600, LIUZHOU ROAD, SHANGHAI CITY |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100324 Address after: 200233 room 3, building 600, Lane 1304, Liuzhou Road, Shanghai, China Patentee after: Lin Zhenghui Address before: 200233, No. 7, 704 Jin Li Plaza, 600 Liuzhou Road, Shanghai Patentee before: Shanghai core Microelectronics Co., Ltd. |
|
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI MAOXIN MICROTRONICS A/S Free format text: FORMER OWNER: LIN ZHENGHUI Effective date: 20100428 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 200233 ROOM 1304, BUILDING 3, LANE 600, LIUZHOU ROAD, SHANGHAI CITY TO: 200233 TOWER 704, NO.7, JINLI PLAZA, LANE 600, LIUZHOU ROAD, SHANGHAI CITY |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100428 Address after: 200233, No. 7, 704 Jin Li Plaza, 600 Liuzhou Road, Shanghai Patentee after: Shanghai core Microelectronics Co., Ltd. Address before: 200233 room 3, building 600, Lane 1304, Liuzhou Road, Shanghai, China Patentee before: Lin Zhenghui |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070131 Termination date: 20130219 |