CN100383797C - 集成电路版图的层次网表提取方法 - Google Patents

集成电路版图的层次网表提取方法 Download PDF

Info

Publication number
CN100383797C
CN100383797C CNB2005100538532A CN200510053853A CN100383797C CN 100383797 C CN100383797 C CN 100383797C CN B2005100538532 A CNB2005100538532 A CN B2005100538532A CN 200510053853 A CN200510053853 A CN 200510053853A CN 100383797 C CN100383797 C CN 100383797C
Authority
CN
China
Prior art keywords
limit
combination
layout
annexation
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100538532A
Other languages
English (en)
Other versions
CN1834967A (zh
Inventor
吴松涛
侯劲松
郑赟
江红英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CNB2005100538532A priority Critical patent/CN100383797C/zh
Publication of CN1834967A publication Critical patent/CN1834967A/zh
Application granted granted Critical
Publication of CN100383797C publication Critical patent/CN100383797C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明是一种集成电路版图的层次网表提取方法,所属的技术领域是集成电路计算机辅助设计领域,尤其涉及版图验证领域。主要应用于EDA的版图验证工具中。本发明目的在于:提供一种集成电路版图的层次网表提取方法,能够极好的保持版图中原有的层次,使层次LVS得到最大程度的支持;同时,能够快速的运行,减少资源的占用。其实现过程主要包括:采用投影法和版图倒序树构造基于边的层次数据结构;构造边的一种组合以获取图形的连接关系;利用版图倒序树交集运算得到准确的层次版图图形连接关系;构造一种信息载体在各单元之间传递层次信息;综合层次信息进行器件识别并生成层次网表。

Description

集成电路版图的层次网表提取方法
技术领域
本发明是一种集成电路版图的层次网表提取方法,属于集成电路计算机辅助设计领域,尤其涉及版图验证领域。
背景技术
版图验证是集成电路设计流程中重要的一环,高效准确的验证能够有效的提高集成电路设计的效率,能极大降低设计失败的风险。然而随着工艺不断的向着纳米级进展,在超大规模集成电路设计中,版图规模急剧膨胀,传统的版图验证方法在计算速度和内存使用方面都远远落后于用户的需求。因此,层次的版图验证方法受到了重视,它的优点是:利用版图在设计过程中所具有的层次的特点,对多次重复出现的版图只需验证一次,减少冗余的操作和运算,从而有效提高计算效率。
为了进行层次的LVS验证,就必须首先提取出合适的层次网表,这就涉及到版图的层次网表提取。而如何有效获取层次处理中的版图网表,在当前已公布的研究中,有采用梯形法来划分版图图形的,也有采用角钩链法判别图形之间的关系的,这一类方法的本质都是基于图形操作。由于在层次处理中,核心问题是减少重复调用单元的版图中重复出现图形的操作次数,最理想的层次处理方案是所有重复出现的图形只处理一次。但版图中有很多图形只有极其细微的差别,因此对于基于图形的层次处理来说,重复操作的过程依然很多,所以把边作为判断重复的依据,可以最大程度减少重复的操作。
在论文《基于ILT的版图自动层次构造算法》(李宁,侯劲松,微电子学与计算机,2004年第21卷第9期)中,对基于边的层次版图验证方法做了有益的研究,其采用投影法策略,并利用版图倒序树(Inverse Layout Tree,简记为ILT)记录投影来源的方式,从而得到能简洁统一的表示层次关系的数据结构的方法具有很高的参考价值。
发明内容
本发明目的在于:提供一种集成电路版图的层次网表提取方法,能够极好的保持版图中原有的层次,使层次LVS得到最大程度的支持;同时,能够快速的运行,减少资源的占用。
本发明的主要思路就是利用了在版图网表提取过程中主要关心图形之间是否存在连接关系这个性质,把边本身作为处理的基本要素,利用一些规则,通过边之间的联系找出相应图形之间的连接关系。其实现过程包括下述步骤:①基于边的层次数据结构的建立;②版图连接关系的识别;③版图器件的识别;④层次网表的生成。
所述的步骤①基于边的层次数据结构的建立包括:采用投影法策略,并利用版图倒序树记录投影来源的方式,把标准的版图数据格式转化为只保留非垂直边的层次数据结构。
所述的步骤②版图连接关系的识别包括:连接位置的确定,通过边之间的关系找出相应图形之间的连接,区分层次关系,给版图图形标注正确的节点号。
所述的步骤③版图器件的识别包括:确定与器件图形相连的各种信息,包括来自其他层次的信息,进行器件的辨识。
所述的步骤④层次网表的生成包括:把识别出来的器件及其连接关系按层次写入文件。
基于边的层次数据结构的构造过程可以参考论文《基于ILT的版图自动层次构造算法》,在此不再详述。对于版图连接关系的识别和器件的识别,都有一个共同的部分,就是如何找出某些指定图形之间的连接关系。当把图形转化为边的形式表示时,图形之间的关系就被转化为边之间的关系。图形之间的连接关系可以分为相交和邻接,相交是指两图形有重合的区域,邻接是指两图形仅有重合的边,如果两图形仅有一个点重合,那么就认为这两个图形没有连接。下面将详细论述通过边的关系迅速找出图形之间的连接关系的方法。这个过程可以分为三个部分,一是获取一种边的组合,二是对组合中的边建立连接,三是处理连接的层次关系。
(1)获取组合
本发明最大的创新就是给出了这样一个边的组合:把某条边送入组合后,判断组合中是否有与这条边同属一个图形的其他边,若有,则把组合中属于这个图形的边都删除,若没有,则把这条边加入到这个组合中。这个组合具有两大优良特性:一是容易获取;二是只要图形是有连接关系的,那么必然有属于这些图形的边出现在同一个组合中。
针对不同的应用,送入组合的边也有所不同。获取边的组合时用到了扫描线算法,设扫描线从左向右移动,下面的处理都是针对一条扫描线上的边来说的。(1)对于图形相交的组合,沿着扫描线从底向上扫描,若一条边与扫描线的交点不是其右端点,那么就把这条边送入组合,随着扫描的进行,这个组合的组成是动态变化的;(2)对于图形在非垂直方向的邻接关系,可以在图形相交的组合中处理;(3)对于图形在垂直方向的邻接关系,沿着扫描线从底向上扫描,若一条边与扫描线的交点是其端点,那么就把这条边送入组合,随着扫描的进行,这个组合的组成是动态变化的。
(2)建立连接
每当有新的边加入组合后,就要对组合中的边进行处理,以确定这些边所在图形的连接关系。在不同的应用中,连接的要求也是不同的。在基于边的层次数据结构中,一个单元所存储的边除了自身的边以外,还有来自其他单元的落在此单元范围以内的边,本单元的边称为primitive,其他单元的边称为halo,并用ILT结构记录halo来自哪些单元,每条边都有其所属的图形的图形号。因此在组合中,除了有primitive外,还可能有halo。在层次条件下,作为halo的边可能出现,也可能不出现,为了准确找出一个组合中的边所在的图形之间的连接关系,对于满足连接要求的边还需进行这些边的ILT结构的交集运算,这些边能同时出现则这些边所属的图形有连接关系,且ILT的交集说明了连接在哪些位置出现。
(3)处理连接的层次关系
因为处理是分层次进行的,那么就需要把一个单元的操作中所获得的与其他单元的连接关系传递给其他相关单元。在此采用信息载体作为两个相关单元之间的桥梁,其包含两个部分,一是目的地,一是信息内容。利用图形在版图中绝对位置不变的特性,采用相对位置的定位方式,可以有效的在各层次单元之间传递信息,因此就把相对位置作为信息载体的目的地。信息内容就是在本单元获得的与其他单元的连接关系。
单元间的连接关系是在处理primitive与halo的连接时产生的,primitive与primitive的连接属于单元内部连接,halo与halo的连接与本单元无关,就不生成连接。这也就是说,只有当一个组合中同时具有primitive与halo,并且它们能同时出现时,才需要产生层次的连接信息。利用halo在单元中的相对位置作为信息载体的目的地,这样,只要再利用halo所在单元被调用的位置信息做简单的定位运算,就可以得到此信息载体在各个单元中的准确位置。同时,考虑到halo不是在本单元被调用的所有的位置出现,所以用ILT结构来标明信息载体应该出现在哪些被调用的位置。
信息载体的发送和接收都很简单,当生成信息载体后,按照信息载体中的目的地将其发送到相应的信息载体列表中就可以了。在处理一个单元时,首先把此单元所对应的信息载体列表中的信息载体按照其位置进行定位运算,得到信息载体在此单元中的具体位置,然后在这些位置上进行扫描,只要找出离此位置最近的包含此位置的primitive边就可以把本单元的处理结果与信息载体中的信息内容关联起来了,这样就可以把不同层次之间的信息进行交流和综合了。
在获得了相关的连接关系之后,可以把与器件图形相关的所有层次信息综合在一起,然后按照器件的要求进行判断,看其是否能生成一个器件,因为所有相关的信息通过前面的操作都综合在一起了,所以器件的识别是很容易的,器件所处的单元就是器件图形所在的单元。每当识别一个器件后,就将其写入层次网表,把所有器件识别完毕,这个层次网表也就完成了。
为了高效的提取层次验证中所需要的层次网表,本发明探索出一种基于边的层次数据结构的层次网表提取方法,其有效的利用了边所具有的特性,通过一种简单的操作就把图形之间的连接关系找出来了,并且设计了有效的层次信息交流机制,使得在不同单元中的处理结果可以很方便的汇集在一起,这就为层次网表的生成提供了强有力的支持。本方法具有处理简单,快速,高效,容易实现等特点。
附图说明
图1是本发明的流程图
图2是提取图形连接关系的流程图
图3是器件识别的流程图
图4是一个MOS管的层次版图
图5是与图4对应的基于边的层次数据结构的示意图
图6是获取边的组合的示意图
图7是层次信息传递的示意图
具体实施方式
图1是本发明的流程图,从中可以看出层次网表提取方法的具体步骤。其中最主要的处理是图形连接关系的提取,这个操作在版图连接关系识别与器件识别中都需要。图2给出了提取图形连接关系的处理流程,这里包括以下几个步骤:
①确定连接关系出现的位置;②用扫描线定位哪些边需要处理;③把边按顺序送入组合中;④组合中的边满足连接条件则建立连接;⑤层次之间的连接进行层次处理。
通过以上的步骤就可以进行版图连接关系的识别,但是对于器件识别,还需要把这些连接信息汇集在一起,然后判断是否满足一个器件的要求,识别过程如图3所示。
下面给出一个简单的层次版图作为本发明的一个实施例,见图4。这是一个MOS管的版图,分成A、B两个单元,A调用B,金属线是布在A单元中的,在B单元本身的版图中是没有金属线的。
结合图1的流程,首先要把版图转化为基于边的层次数据结构,见图5。每个图形都只保留非垂直边,并且每条边都记录其所属的图形号。因为采用了投影法,所以把属于A的但是落在B范围内的图形投影到B中,如B单元的长虚线所示,这些边是halo,来自于A单元。
得到基于边的层次数据结构后,按照单元的层次关系依次进行处理,先处理B后处理A,具体的实施步骤如下:
(1)数据预处理
首先要确定连接关系出现的位置。对于B单元,只需要在四个位置上进行处理就可以建立所有的连接关系,如图6中的四条扫描线所示。
然后用扫描线定位哪些边需要处理。以图6最左边的扫描线为例,从e1到e6这六条线将参与此连接位置的处理。
(2)获取组合
在此以图6最左边的扫描线为例,结合图2的流程,从下往上按顺序对图6最左边的扫描线上六条边进行处理。先遇到e1,组合中并没有与e1同属一个图形的边,所以把边加入组合;再遇到e2,同样的加入组合,尽管有两条边在组合中,但是不满足连接条件,不建立连接;再遇到e3,加入组合,此时满足了连接条件,因此建立连接;然后再依次遇到e4、e5、e6,这些边分别与e3、e1、e2同属一个图形,因此遇到e4时要把e3从组合中去掉,遇到e5时要把e1从组合中去掉,遇到e6时要把e2从组合中去掉;此位置上所有的边都处理完毕。根据图2所示,就要在下一个连接位置进行同样的处理过程。因为在其他位置上的处理与此相同,所以不再详述。
(3)建立连接
由图2可知,在第(2)步中,当获取的组合满足要求时,就要建立连接,此时组合中的边为e1、e2和e3,e1是有源区图形的边,e2是金属线图形的边,e3是孔层图形的边。这就说明e1所在的有源区通过e3所在的孔层与e2所在的金属线连接在一起了。在建立连接的过程中,还需要区分每条边的状态,在这里,e1是primitive,e2是halo,e3是primitive。因为e2是halo,那么在B单元所有的实例中,e2可能不是都出现的,所以需要计算e2与e1的ILT交集。因为例子中B单元只出现一次,e2与e1肯定能同时出现,所以在这里必然能够建立连接。
(4)处理层次关系
由图2可知,在建立连接的过程中,如果需要在primitive与halo之间建立连接,这就说明存在层次关系。如第(3)步中所得,e1是primitive,e2是halo,在对它们建立连接的同时,必须生成相应的用于层次信息传递的信息载体。在此,信息载体的信息内容就是e1所在图形的节点号,目的地就是e2所属图形在A单元中的位置,只需要在图形中任取一点作为目的地即可,这个坐标是相对于B单元原点的坐标,在处理A单元时,根据A调用B的位置,把这个坐标进行定位运算,即可知道信息载体在A单元中的具体位置。如图7所示,当处理完B单元后,会生成两个信息载体,这两个信息载体在A单元的位置就是图中的两个黑点。在处理A单元时,把信息载体的目的地也作为一个连接位置,然后找出包含此位置的primitive边即可,如图7,扫描线上的黑点所代表的信息载体将与e7所在图形联系起来,也就是说,B单元中有源区与A单元中的金属线连接在一起了。
(5)识别器件
在例子中,要识别出MOS管,就要首先找出所有与器件层图形有连接关系的图形,也就是与B单元中多晶层图形相连的所有图形,通过前面的(1)至(4)步,可以找出B中的有源区图形与多晶层图形相连,这就满足了一个MOS管器件的生成条件,由此,就可以生成一个MOS管。根据图3所示的流程图,在得到一个器件后,就要根据命令的要求计算此器件的属性,因为所有的参数在获取有连接关系的图形时就可以得到,所以属性的计算是很容易的,采用一般的方法即可得到。这里设MOS管的宽为25u,长为5u。
(6)生成层次网表
在生成一个器件后,就要将其写入层次网表中。在对B单元的处理中,得到了一个MOS器件,同时因为这个器件的两个管脚与上层单元相连,所以最后B单元的层次网表为:
.SUBCKT    B    Port1     Port2
M    Port1    G    Port2     VDD    P    W=25u    L=5u
在处理A单元时,假设两条金属线的节点号为VDD和OUT,且分别与Port1和Port2对应,因为A调用B,所以A的层次网表为:
    .SUBCKT    A
XB    VDD    OUT

Claims (1)

1.一种集成电路版图的层次网表提取方法,其利用了投影法及倒序树构成基于非垂直边的层次版图数据结构,其特征在于,包含以下几个步骤:①构造边的一种组合以确定所述边所在图形之间的连接关系,并定位所述图形之间的连接位置,当所述组合中存在与所述边属于同一图形的边时,将所述的已存在边从所述的组合中删除,否则,将所述边加入所述的组合;②当步骤①中的所述边加入所述的组合时,将所述边所在的图形依次与所述组合中除所述边以外的其它边所在的图形进行版图倒序树交集运算,当所述的交集运算的结果不是空集时,所述的图形之间存在连接关系;③当所述的能够建立连接关系的两个图形一个是primitive图形,另一个是从其它单元投影而来的halo图形时,在连接位置生成记录图形间连接关系的信息载体,并采用相对位置的定位方式将所述的信息载体传递给其它单元;④综合与器件图形相关的所有连接信息进行器件识别,把识别出来的器件及其连接关系写入层次网表,从而生成层次网表。
CNB2005100538532A 2005-03-14 2005-03-14 集成电路版图的层次网表提取方法 Active CN100383797C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100538532A CN100383797C (zh) 2005-03-14 2005-03-14 集成电路版图的层次网表提取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100538532A CN100383797C (zh) 2005-03-14 2005-03-14 集成电路版图的层次网表提取方法

Publications (2)

Publication Number Publication Date
CN1834967A CN1834967A (zh) 2006-09-20
CN100383797C true CN100383797C (zh) 2008-04-23

Family

ID=37002712

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100538532A Active CN100383797C (zh) 2005-03-14 2005-03-14 集成电路版图的层次网表提取方法

Country Status (1)

Country Link
CN (1) CN100383797C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402630A (zh) * 2010-09-10 2012-04-04 北京华大九天软件有限公司 一种层次版图验证中单元间图形连接关系的识别方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7640520B2 (en) * 2007-03-13 2009-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Design flow for shrinking circuits having non-shrinkable IP layout
CN101464916B (zh) * 2007-12-21 2010-09-08 北京华大九天软件有限公司 集成电路版图的器件属性计算方法
CN102314531B (zh) * 2010-07-02 2013-04-17 北京华大九天软件有限公司 集成电路版图自动构造层次方法
US20130019219A1 (en) * 2011-07-13 2013-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for hierarchy reconstruction from flattened graphic database system layout
CN102323964B (zh) * 2011-08-16 2014-06-25 北京芯愿景软件技术有限公司 一种数字电路网表数据的处理方法
CN104615795B (zh) * 2013-11-05 2017-12-12 中国空间技术研究院 图纸内容提取验证方法
CN105224708B (zh) * 2014-07-03 2019-01-18 台湾积体电路制造股份有限公司 集成电路中网路的确定方法和装置
US10031989B2 (en) * 2014-11-18 2018-07-24 Globalfoundries Inc. Integrated circuit performance modeling using a connectivity-based condensed resistance model for a conductive structure in an integrated circuit
CN106650140B (zh) * 2016-12-29 2019-10-25 北京华大九天软件有限公司 一种基于全面板的电路自动展开方法
CN109858166A (zh) * 2019-02-13 2019-06-07 北京芯愿景软件技术有限公司 一种动态复合图形
CN110619168B (zh) * 2019-09-11 2023-08-11 上海高性能集成电路设计中心 一种基于网表的超大规模芯片信息分析方法
CN112199918B (zh) * 2020-10-20 2021-09-21 芯和半导体科技(上海)有限公司 一种通用eda模型版图物理连接关系的重建方法
WO2022110114A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 电路版图的识别方法及识别设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956257A (en) * 1993-03-31 1999-09-21 Vlsi Technology, Inc. Automated optimization of hierarchical netlists
US6574779B2 (en) * 2001-04-12 2003-06-03 International Business Machines Corporation Hierarchical layout method for integrated circuits
US6651236B2 (en) * 2000-09-13 2003-11-18 Ricoh Company, Ltd. Semiconductor integrated circuit device, and method of placement and routing for such device
CN1523663A (zh) * 2003-02-19 2004-08-25 上海芯华微电子有限公司 双极型集成电路设计中的版图/电路提取方法
US20040221255A1 (en) * 2000-09-29 2004-11-04 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5956257A (en) * 1993-03-31 1999-09-21 Vlsi Technology, Inc. Automated optimization of hierarchical netlists
US6651236B2 (en) * 2000-09-13 2003-11-18 Ricoh Company, Ltd. Semiconductor integrated circuit device, and method of placement and routing for such device
US20040221255A1 (en) * 2000-09-29 2004-11-04 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6574779B2 (en) * 2001-04-12 2003-06-03 International Business Machines Corporation Hierarchical layout method for integrated circuits
CN1523663A (zh) * 2003-02-19 2004-08-25 上海芯华微电子有限公司 双极型集成电路设计中的版图/电路提取方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于ILT的版图自动层次构造算法. 李宁,侯劲松.微电子学与计算机,第21卷第9期. 2004 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102402630A (zh) * 2010-09-10 2012-04-04 北京华大九天软件有限公司 一种层次版图验证中单元间图形连接关系的识别方法

Also Published As

Publication number Publication date
CN1834967A (zh) 2006-09-20

Similar Documents

Publication Publication Date Title
CN100383797C (zh) 集成电路版图的层次网表提取方法
US6446246B1 (en) Method and apparatus for detail routing using obstacle carving around terminals
CN101981575B (zh) 利用多事务技术复制面向对象环境中的对象的方法和装置
CN112132973B (zh) 三维集成电路电磁仿真全三维网格快速生成方法及装置
US6505333B1 (en) Automatic placement and routing of semiconductor integrated circuits
CN101504776B (zh) 一种3d场景的寻路方法和寻路装置
CN116227407B (zh) 形成物理版图的模块边界的方法及相关设备
CN106294937B (zh) 一种基于数字样机模型的卫星布局方法
CN114281821A (zh) 一种数据图表共享系统及方法
CN112199918B (zh) 一种通用eda模型版图物理连接关系的重建方法
US20160364908A1 (en) Analysis Model Creation Assistance System, Analysis Model Creation Assistance Device and Analysis Model Creation Assistance Program
CN107679305B (zh) 路网模型创建方法及装置
CN101847165A (zh) 一种存储器器件的版图绘制方法及装置
CN102339329B (zh) 一种物理版图分割的方法
CN102147797A (zh) 一种内容管理系统中管理元素文件的方法及装置
CN101866355A (zh) 基于云计算的社会网络划分方法及系统
CN102890731B (zh) 具有统一接口的dfm改进实用工具
JP2003186914A (ja) チーム形式設計・編集システム
US10460064B1 (en) Partition-aware grid graph based hierarchical global routing
CN103093060B (zh) 基于短路关键面积约束的版图冗余通孔插入方法
CN115618802A (zh) 一种用于集成电路版图检测孤岛的方法和系统
CN115761725A (zh) 一种轴网叠加方法、电子设备以及存储介质
CN116702689A (zh) 量子芯片版图的构建方法和装置及存储介质
CN101604342B (zh) 一种在集成电路仿真平台上标注mos管的方法及其装置
CN109918779B (zh) 一种矢量图测试点的选取方法及装置、存储介质和终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING HUADAJIUTIAN SOFTWARE CO., LTD.

Free format text: FORMER OWNER: BEIJING ZHONGDIANHUADA ELEKTRON DESIGN LIMITED LIABILITY COMPANY

Effective date: 20090807

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090807

Address after: Beijing city Chaoyang District Gaojiayuan No. 1

Patentee after: Beijing Jiutian Digital Technology Co., Ltd.

Address before: Beijing city Chaoyang District District No. 1 Gaojiayuan

Patentee before: Beijing CEC Huada Electronic Design Co., Ltd.

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee after: Beijing Jiutian Digital Technology Co., Ltd.

Address before: 100015 Beijing city Chaoyang District Gaojiayuan No. 1

Patentee before: Beijing Jiutian Digital Technology Co., Ltd.

CP01 Change in the name or title of a patent holder

Address after: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee after: Beijing Huada Jiutian Technology Co.,Ltd.

Address before: 100102 Beijing city two Chaoyang District Lize Road No. 2 A block 2 layer

Patentee before: HUADA EMPYREAN SOFTWARE Co.,Ltd.

CP01 Change in the name or title of a patent holder