CN1507059A - 改进的存储单元接触部分 - Google Patents

改进的存储单元接触部分 Download PDF

Info

Publication number
CN1507059A
CN1507059A CNA031557414A CN03155741A CN1507059A CN 1507059 A CN1507059 A CN 1507059A CN A031557414 A CNA031557414 A CN A031557414A CN 03155741 A CN03155741 A CN 03155741A CN 1507059 A CN1507059 A CN 1507059A
Authority
CN
China
Prior art keywords
barrier layer
memory cell
hydrogen
plug
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031557414A
Other languages
English (en)
Other versions
CN1282248C (zh
Inventor
ϣ
安德烈斯·希利格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1507059A publication Critical patent/CN1507059A/zh
Application granted granted Critical
Publication of CN1282248C publication Critical patent/CN1282248C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Abstract

一种存储单元，它提供氢扩散到晶体管的路径。通过形成接触插头而给出所述路径，所述插头的上面部分与下面部分交迭，从而形成缝隙，即用作氢的扩散路径。为了对栅极氧化物退火损伤，必须有所述氢的扩散路径。

Description

改进的存储单元接触部分
技术领域
本发明涉及存储器集成电路(IC)，特别涉及一种铁电存储器集成电路。
背景技术
图1表示铁电存储单元101的截面图。该存储单元包括形成于衬底105上的晶体管130。所述晶体管包括栅极133和第一及第二扩散区131和132。电容器140经一导电的下电容器插头151与晶体管的一个扩散区相连。所述电容器包括设于第一和第二电极143和145之间的铁电层144。
通常，在所述插头与电容器的电极之间设有阻挡层142，以抑制可使所述插头氧化的氧气扩散。所述电容器上方设有密封层167。该密封层用于防止氢气渗透所述铁电层。
与另一扩散区相连的是一个插头。这个插头比如可与位线相连。有些应用(如系列体系结构)中，把所述另一个扩散区与上部电容器电极145相连。比如在Takashima等人的IEEE JOURNAL.SOLID-STATE CIRCUIT，VOL.33，pp787-792，May 1998和“A Sub-40ns Chain FRAM Architecturewith 7ns Cell-Plate-Line Drive”，IEEE JOURNAL OF SOLID-STATECIRCUITS.VOL.34.NO.11，都述及系列体系结构，本文意在将它们引为参考文献。第一过程形成下面的部分174。所述插头下部的上方是阻挡层176，以保护栅极堆栈(gate stack)和接点在氧气恢复退火(oxygenrecovery anneal)期间不被氧化。
在处理期间，由于充电到多种界面状态之故，晶体管的栅极氧化物会受到递降。为了恢复栅极氧化物，实行含氢退火。在在线后端(BEOL-back-end-of-line)处理期间，实行退火。然而，密封层和下部阻挡层阻止氢渗透到晶体管去退火栅极氧化物的损伤。
从前面的讨论，需要提供氢的扩散途径，以改善栅极氧化物的性质。
发明内容
一般地说，本发明涉及一种存储器集成电路。具体地说，本发明涉及铁电集成电路。按照一种实施例，一种存储单元包括晶体管，它具有形成于衬底上的栅极和第一及第二扩散区。电容器经第一插头与一个扩散区相连。第二插头与第二扩散区相连。
按照本发明的一种实施例，所述第二插头包括第一和第二部分。第二部分与第一部分交迭，形成一个缝隙，用于氢到晶体管的扩散，以退火栅极氧化物的耗损。
附图说明
图1表示铁电存储单元的截面图；
图2表示本发明一种实施例铁电存储单元的截面图；
图3-7表示发明一种实施例形成存储单元的过程。
具体实施方式
图2表示本发明一种实施例铁电存储单元201的截面图。该存储单元包括形成于半导体衬底205上的晶体管130。所述晶体管比如是n-FET。其它类型的晶体管也是常用的。晶体管的第一扩散区131经一导电的下部电容器插头251与电容器140相连。所述插头比如是钨或聚硅(Poly-Si)的。介电层228给存储单元不同层之间提供绝缘。可由比如氧化硅形成该介电层。也可使用其它类型的介电材料。
在一则实施例中，所述电容器为铁电电容器。其它类型的电容器也常用。铁电电容器包括铁电层，如PZT，该层位于第一和第二导电电极之间。也可以使用其它类型的铁电材料(如锶铋钽或SBT)。在制作过程中，需要在氧环境下的各种退火，以便比如恢复蚀刻的损伤或者恢复铁电层的性质。但氧气能使插头氧化。为了防止这种负面影响，在所述插头与电容器的电极之间设置阻挡层142。所述阻挡层比如诸如铱等导电材料。也可以使用其它类型的阻挡层材料。另外在电容器上面设置密封层267。按照一种实施例，该密封层为氧化铝(Al2O3)。也可以使用其它类型的非导电阻挡层材料。
在电容器上方设置上部电容器插头256。本实施例中该插头是由铝制成的。也可使用其它类型的导电材料，如钨。所述插头使电容器比如与导线连接，所述导线可以是比如存储器IC的阳极线(plate line)。对于系列体系结构而言，所述插头连到晶体管的另一个扩散区。为防止所述插头与顶部电极相互作用，可设置衬垫层257。
接触插头274连到晶体管的第二扩散区132。所述接触插头比如被连到存储器IC的位线。按照本发明的一种实施例，所述接触插头包括第一(下面)和第二(上面)部分274a和274b。
按照一种实施例，设置阻止氢的阻挡层(氢阻挡层)，以便在氢退火期间防止氢向电容器扩散。这是因为氢能够对铁电电容器的性能产生不利的影响。按照一种实施例，将所述氢阻挡层设在介电层278的表面上、接触部分279的上部侧壁上，以及设在晶体管与电容器276之间。最好使所述插头251的侧壁也被衬以氢阻挡层254。按照一种实施例，所述阻挡层为氧化铝或氮化硅。其它种类能够防止氢扩散的材料也是常用的。有如前面所述者，各阻挡层防止氢侵入到晶体管，而所述晶体管是必须要退火栅极氧化物之损伤的。
按照本发明的一种实施例，所述上面部分比下面部分大很多，形成缝隙296，以提供氢到晶体管的扩散路径。按照一种实施例，所述上面部分至少在一侧远大于下面部分。最好使上面部分至少两侧都远大于下面部分。所述上面部分最好为矩形形状，以远大于下面部分。所述上面和下面部分都为矩形并呈跨越结构则尤好。这除了为氢提供扩散路径外，还有利地增大了上下接触部分之间相差的幅度。作为选择，为了能够使氢扩散到晶体管，所述上下接触部分之间能够形成一个或多个缝隙的其它形状或结构，也都是常用的。
图3-7表示本发明一种实施例形成存储器单元的过程。参照图3，提供半导体衬底305。该衬底被制备有晶体管130，所述晶体管具有栅极133和第一及第二扩散区131和132。晶体管上形成第一介电层328a。
按照一种实施例，介电层中形成一个接触开口。这种开口是由常规掩膜和蚀刻工艺形成的。该接触开口露出晶体管的第二扩散区。继而，将导电材料淀积在衬底上，填满所述接触开口。所述导电材料比如包括钨。其它材料，比如聚硅也能用。按照一种实施例，通过金属有机物CVD淀积钨。通过比如化学机械抛光，清除介电层表面上的过量导电材料，以形成接触插头374a。也可以采用其它清除所述过量导电材料的技术。可以提供衬层(liner)，比如可给所述接触插头提供钛/氮化钛衬层。
按照一种实施例，在第一介电层上面以及钨填充插头的顶部上面淀积一层氧阻挡层376，以防止它们在后来的电容器氧退火期间被氧化。所述氢阻挡层包括氮化硅。作为选择，由氧化铝或其它足以防止氧扩散的材料形成所述阻挡层。通过比如化学汽相淀积(CVD)工艺，如低压CVD淀积所述阻挡层。其它用以淀积所述阻挡层的工艺，如等离子体增强CVD或溅射也常被采用。附带地，这种氧阻挡层也用作氢阻挡层，只要与Al2O3或Si3N4有关即可。
对照图4，在衬底上方淀积第二介电层328b。按照一种实施例，所述第二介电层包括通过比如LPCVD淀积的氧化硅。其它淀积工艺也常用。
形成下部电容插头451，使与晶体管的第一扩散区相连。利用常规的蚀刻、掩膜及填充工艺，实现形成所述插头。例如，在介电层上淀积光敏抗蚀层，继而印刷，以形成开口，同时露出其下的部分介电层。然后通过比如反应离子蚀刻(RIE)，除去所述介电层的露出部分。这种RIE在介电层中形成接触开口，以露出晶体管的第一扩散区。
按照本发明的一种实施例，在衬底上方淀积氧阻挡层462，以防止在后来的氧退火期间接触部分的表面氧化。所述氧阻挡层比如包括氮化硅。也可以使用其它防止氧扩散的阻挡材料。通过比如LPCVD或其它常规淀积工艺，淀积这种氧阻挡层。
这种阻挡层衬在衬底及接触插头的表面上。实行蚀刻，以除去阻挡层的水平部分(如介电层的表面和扩散区表面)。对于导电阻挡层而言，不需要这种蚀刻。淀积导电层，同时填充接触开口。通过比如CMP，除去介电层表面过量的导电材料。如果阻挡层留在介电层的表面上，还可通过CMP去掉它。
继续所述过程，以形成所述铁电电容器。按照一种实施例，在介电层上沉积粘结层441和阻挡层442。所述粘结层比如包含钛或其它多种有助于介电层与阻挡层之间粘结的材料。按照一种实施例，所述阻挡层为铱。其它的阻挡层，比如能够防止氧扩散的氧化铱也是常用的。在阻挡层上面，依次淀积第一电极层、铁电层和第二电极层。按照一种实施例，所述各电极包含诸如铂等贵金属，而铁电层是PZT。其它电极及铁电材料也常用。可用常规工艺，如溅射淀积各层。
参照图5，对各层绘制图样，形成铁电电容器540。按照应用，可同时或者以多个步骤绘制各层。例如，在链式结构中，按两步绘制所述电容器各层。第一步绘制底部电极及其下面各层，而第二步绘制底部电极上方的各层。在衬底上方至少淀积一层密封层567，覆盖电容器及介电层。密封层用于防止氢扩散进入电容器的介电材料中，还防止氧扩散到插头451和粘结层441之间的界面上，使该二层受到氧化。按照一种实施例，所述密封层为氧化铝。其它多种材料，如氧化钛或氮化硅也是常用的。
在衬底上方淀积第三介电层328c，覆盖所述电容器。按照一种实施例，该介电层为氧化硅。其它多种介电材料也常用。通过比如CVD淀积该介电层。其它淀积工艺也常用。按照一种实施例，利用比如常规的镶嵌工艺，在该介电层中形成上部接触部分556。这个接触部分与电容器的上部电极连接。可设置衬层557，以给该接触部分加衬。这样的一层用以防止所述接触部分的材料与顶部电容器电极之间的相互反应。
参照图6，在所述介电层的表面上淀积一层阻挡层676。这之后，利用常规的掩膜与蚀刻工艺形成一个接触开口675，以露出所述接触插头374a。所述接触开口作为一个开口，其中形成接触插头的上部。按照一种实施例，这个开口比所述插头的下部截面大。上部截面至少在一侧与下部截面交迭。最好使上部截面至少在两侧都与下部截面交迭；为与下部截面交迭，所述上部截面为长方形的则更好。上下截面均为长方形的并且截面外廓对齐则尤好。这可有利地增大上下截面的对准与提供氢的扩散路径之间相差的余量。
按照一种实施例，实行均匀的蚀刻，同时保证除了阻挡层376下面的一些介电材料外，使下部插头被露出。在衬底上设置第二氢阻挡层678，同时覆盖衬底并给所述接触开口的上部截面和接触插头加衬。
参照图7，实行各向异性蚀刻(如RIE)，以除去所述第二氢阻挡层的水平部分。蚀刻露出下部插头，给出氢的扩散路径796。按照一种实施例，实行氢或含氢(如氢和氮的混合物)退火，以制备栅极氧化物。譬如，在约400℃温度下实行退火约30分钟。退火期间，氢经所述接触开口的上部截面和缝隙796扩散到栅极氧化物。然而，由于阻挡层376。676和678，使氢被阻止扩散到电容器。退火之后，在衬底上淀积导电材料，同时填充接触开口的上部截面。通过比如CMP去掉过量的导电材料。CMP还除去介电层328c表面上的阻挡层676，露出接触插头656。然后形成导电线，如阳极线和位线。通过常规的RIE或镶嵌工艺形成所述导电线。按照一种可供选择的实施例，可在形成接触插头374a之后形成接触插头的上部。
虽然已经参照各种实施例表现和叙述了本发明，但对于熟悉本领域的人员将会公认，可对本发明作出多种改型和变化，而不偏离其发明精髓和范围。因此，将不参照上面的描述而是参照所附各权利要求连同它们的全部等价范围一起确定本发明的范围。

Claims (12)

1.一种存储单元，它包括：
晶体管，具有形成于衬底上的第一及第二扩散区和栅极；
电容器，具有在第一和第二电极之间的介电层；
第一插头，与第一电极和第一扩散区相连；以及
第二插头，它包含第一和第二部分，其中，所述第二部分至少在一侧与所述第一部分交迭，形成缝隙，用作氢扩散到晶体管的路径。
2.如权利要求1所述的存储单元，其中，所述介电层包含铁电材料，形成铁电电容器。
3.如权利要求2所述的存储单元，其中，还包括
第一氢阻挡层，衬在第二插头的第二部分的侧壁和覆盖电容器的介电层的表面；以及
在电容器与晶体管之间的第二氢阻挡层，该第二阻挡层毗连所述第二部分的侧壁，形成阻止来自电容器下面的氢的扩散的阻挡层。
4.如权利要求3所述的存储单元，其中，还包括第三氢阻挡层，衬在所述第一插头的侧壁上。
5.如权利要求1所述的存储单元，其中，还包括
第一氢阻挡层，衬在第二插头的第二部分的侧壁和覆盖电容器的介电层的表面；以及
在电容器与晶体管之间的第二氢阻挡层，该第二阻挡层毗连所述第二部分的侧壁，形成阻止来自电容器上面和下面的氢的扩散的阻挡层。
6.如权利要求5所述的存储单元，其中，还包括第三氢阻挡层，衬在所述第一插头的侧壁上。
7.如权利要求1所述的存储单元，其中，所述第二部分至少在一侧与所述第一部分交迭。
8.如权利要求7所述的存储单元，其中，所述第二部分至少在两侧与所述第一部分交迭。
9.如权利要求7所述的存储单元，其中，所述第二部分在所有侧面与所述第一部分交迭。
10.如权利要求7所述的存储单元，其中，所述第二部分为长方形，用以与所述第一部分交迭。
11.如权利要求7所述的存储单元，其中，所述第一和第二部分均为长方形，并且截面的外廓对齐。
12.如权利要求7所述的存储单元，其中，所述第一和第二部分截面的外廓对齐。
CN03155741.4A 2002-09-24 2003-09-01 改进的存储单元接触部分 Expired - Fee Related CN1282248C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/065,166 US6611449B1 (en) 2002-09-24 2002-09-24 Contact for memory cells
US10/065,166 2002-09-24

Publications (2)

Publication Number Publication Date
CN1507059A true CN1507059A (zh) 2004-06-23
CN1282248C CN1282248C (zh) 2006-10-25

Family

ID=27752630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03155741.4A Expired - Fee Related CN1282248C (zh) 2002-09-24 2003-09-01 改进的存储单元接触部分

Country Status (4)

Country Link
US (1) US6611449B1 (zh)
JP (1) JP4099442B2 (zh)
CN (1) CN1282248C (zh)
DE (1) DE10344273B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207179B (zh) * 2006-12-19 2012-05-23 国际商业机器公司 存储器单元及其制造方法
CN107591370A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1067220C (zh) * 1994-10-10 2001-06-20 可尔必思食品工业株式会社 制备含乳蛋白质的浓缩型酸性饮料的方法
TW571391B (en) * 2002-12-31 2004-01-11 Nanya Technology Corp Method for forming bit line
US6858442B2 (en) * 2003-02-25 2005-02-22 Infineon Technologies Aktiengesellschaft Ferroelectric memory integrated circuit with improved reliability
EP1653514A4 (en) * 2003-05-27 2010-07-21 Panasonic Corp SEMICONDUCTOR ELEMENT AND PROCESS FOR ITS MANUFACTURE
WO2007102214A1 (ja) * 2006-03-08 2007-09-13 Fujitsu Limited 半導体装置及びその製造方法
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
KR102546639B1 (ko) 2017-11-21 2023-06-23 삼성전자주식회사 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
US5866946A (en) * 1996-05-23 1999-02-02 Kabushiki Kaisha Toshiba Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
US6037235A (en) * 1998-09-14 2000-03-14 Applied Materials, Inc. Hydrogen anneal for curing defects of silicon/nitride interfaces of semiconductor devices
US6165873A (en) * 1998-11-27 2000-12-26 Nec Corporation Process for manufacturing a semiconductor integrated circuit device
US6281535B1 (en) * 1999-01-22 2001-08-28 Agilent Technologies, Inc. Three-dimensional ferroelectric capacitor structure for nonvolatile random access memory cell
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207179B (zh) * 2006-12-19 2012-05-23 国际商业机器公司 存储器单元及其制造方法
CN107591370A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN1282248C (zh) 2006-10-25
US6611449B1 (en) 2003-08-26
DE10344273A1 (de) 2004-04-22
DE10344273B4 (de) 2005-10-13
JP2004119978A (ja) 2004-04-15
JP4099442B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
US7223614B2 (en) Method for manufacturing semiconductor device, and semiconductor device
CN100461421C (zh) 具有铁电电容器的半导体器件及其制造方法
US6326258B1 (en) Method of manufacturing semiconductor device having thin film capacitor
CN1282248C (zh) 改进的存储单元接触部分
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
US6967368B2 (en) Ferro-electric memory device and method of manufacturing the same
CN1929114A (zh) 半导体存储器的制造方法
CN1650398A (zh) 插塞结构之电容器组障
CN1659661A (zh) 具改善可靠性之铁电记忆集成电路
WO2005008771A1 (en) Method of forming a contact hole with a barrier layer in a device and resulting device
KR20010029962A (ko) 고정 플러그를 가진 집적회로 캐패시터의 제조 방법
TW412764B (en) Manufacturing method of the double layer metal capacitor
CN1959964A (zh) 电容器及其制造方法
EP0978881A2 (en) Ferroelectric capacitor and its manufacturing method
KR20000074908A (ko) 반도체 소자의 커패시터 및 그 제조방법
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2891242B2 (ja) 半導体装置の製造方法
CN1388573A (zh) 半导体金属内连线的制造方法
US20230165082A1 (en) Substrate Arrangement and Manufacturing Method for a Micro Display
CN1164763A (zh) 在集成电路上制造互连的多晶硅对多晶硅低电阻接触方法
JP3320742B2 (ja) 集積半導体メモリ装置
CN1241030A (zh) 高电介质电容器及其制造方法
CN1450601A (zh) 在绝缘体上硅材料基板上制作上接触插塞的方法
JPH0228320A (ja) 半導体装置の製造方法
JP2998454B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Munich, Germany

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right

Effective date of registration: 20120914

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: Munich, Germany

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151230

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061025

Termination date: 20160901

CF01 Termination of patent right due to non-payment of annual fee