CN1501479A - 编码布植工艺 - Google Patents
编码布植工艺 Download PDFInfo
- Publication number
- CN1501479A CN1501479A CNA021493960A CN02149396A CN1501479A CN 1501479 A CN1501479 A CN 1501479A CN A021493960 A CNA021493960 A CN A021493960A CN 02149396 A CN02149396 A CN 02149396A CN 1501479 A CN1501479 A CN 1501479A
- Authority
- CN
- China
- Prior art keywords
- layer
- cap layer
- coding
- technology
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种编码布植工艺,其首先在一基底上形成一栅氧化层与多条字符线,其中字符线的顶部的更形成有一顶盖层。之后,在未形成有字符线与顶盖层的基底上方形成一介电层。接着,在介电层与顶盖层上形成具有一线/间距图案的一光阻层,其中线/间距图案所延伸的方向与顶盖层所延伸的方向不相同。继之,将光阻层所暴露出的顶盖层移除。之后,进行一离子植入步骤,以于一预定编码通道区植入一离子。
Description
技术领域
本发明是有关于一种编码布植工艺(Code Implantation),且特别是有关于一种罩幕式只读存储器的自行对准(Self-alignment)的编码布植工艺。
背景技术
一般罩幕式只读存储器的结构包括数条位线(Bit Line,BL)以及横跨于位线上的数条多晶硅字符线(Word Line,WL)。而位于字符线下方以及两相邻位线之间的区域则是存储单元的通道区。对某些罩幕式只读存储器而言,其程序化的方法是利用于通道中植入离子与否,来储存数据“0”或“1”。而此种将离子植入于特定的通道区域的工艺又称为编码布植工艺。
通常罩幕式只读存储器的编码布植工艺,是首先利用一光罩将形成于基底上的光阻层图案化,而暴露欲编码的通道区。接着,再以此图案化的光阻层为罩幕进行一离子植入工艺,以将离子植入于预定编码的通道域中。然而,罩幕式只读存储器的编码布植工艺中用来作为编码罩幕的光罩,通常会因电路设计的需求而在同一光罩上形成单一(Isolated)图案区与密集(Dense)图案区。然而,在进行图案转移的曝光步骤时,由于单一图案区的曝光的光强度较密集图案区的曝光的光强度为强,因此容易使密集图案区与单一图案区中的曝光图案因为光学邻近效应(Optical Proximity Effect,OPE),而使关键尺寸产生偏差。如此,将会使罩幕式只读存储器在进行通道离子植入步骤时,导致离子植入区块的位置发生对不准(Misalignment)的现象,进而造成只读存储器存储单元内的资料错误,影响存储器的操作性能,使产品的可靠性降低。
公知方法中,为了解决罩幕式只读存储器的编码罩幕的密集图案区与单一图案区的曝光图案的关键尺寸不一致的问题,大多是利用光学邻近校正法(Optical Proximity Correction,OPC)或是相移式光罩(Phase Shift Mask,PSM)技术等等。其中,光学邻近校正法是利用辅助图案的设计以消除邻近效应所造成的关键尺寸偏差现象。然而,此种方式必须设计具有特殊图案的光罩。因此,其除了光罩制作较为费时之外,更提高了制造光罩的困难度与制造成本。此外,在光罩制造完成之后,要进行光罩图案的缺陷改良(Debug)也极为不易。
另外,在目前的微影工艺中,若是使用248nm波长的光源来进行曝光工艺,其曝光分辨率的极限仅能达到形成关键尺寸约为0.18~0.16微米左右的图案。为了提高曝光分辨率,公知方法中有利用193nm波长的光原来进行曝光工艺。然而,此种方式非但曝光机台本身的成本较高,而且与其搭配使用的光阻材料也较为昂贵。
再者,倘若编码布植工艺中所使用的编码罩幕有对准失误或是关键尺寸产生偏差的问题时,将会使原先预定植入于通道区中的偏码离子扩散至埋入式位线中,使得埋入式位线中的离子浓度改变,进而影响埋入式位线的电流。
发明内容
因此,本发明的目的是提供一种罩幕式只读存储器的编码布植工艺,在不需光学邻近校正法以及相移式光罩技术的前提下,便能避免公知方法因编码罩幕层发生关键尺寸偏差以及对准失误而会产生的问题。
本发明的另一目的是提供一种罩幕式只读存储器的编码布植工艺,以避免编码离子扩散至埋入式位线中。
本发明提出一种罩幕式只读存储器的编码布植工艺,其首先在一基底中形成多条埋入式位线,接着在基底的表面形成一栅氧化层。之后,在栅氧化层上依序形成一多晶硅层与一材料层。之后,以垂直于埋入式位线的方向图案化多晶硅层与材料层,以形成多条字符线与位于字符线顶部的一顶盖层。之后,在基底的上方形成一介电层,覆盖顶盖层。其中介电层与顶盖层之间具有一蚀刻选择比。继之,利用一回蚀刻工艺或一化学机械研磨工艺移除部分介电层,直到顶盖层暴露出来。之后,在介电层与顶盖层上形成具有一线/间距图案的一光阻层,其中线/间距图案所延伸的方向与顶盖层所延伸的方向不相同。在本发明中,光阻层的线/间距图案所延伸的方向与顶盖层所延伸的方向垂直。然后,将光阻层所暴露出的顶盖层移除,以形成一开口,暴露出存储单元的通道区上方的字符线。之后,于基底的上方形成一编码罩幕层。最后以编码罩幕层、介电层与留下的顶盖层为一罩幕进行一离子植入步骤,以于一预定编码通道区植入一离子。
本发明提出一种罩幕式只读存储器的编码布植工艺,其首先在一基底中形成多条埋入式位线,接着在基底的表面形成一栅氧化层。之后,在栅氧化层上依序形成一多晶硅层、一蚀刻终止层与一材料层,其中材料层与蚀刻终止层之间具有一蚀刻选择比,且在此材料层可以使用多晶硅材质。之后,以垂直于埋入式位线的方向图案化多晶硅层、蚀刻终止层与材料层,以形成多条字符线与位于字符线顶部的一顶盖层,其中在字符线与顶盖层之间有一终止层。之后,在基底的上方形成一介电层,覆盖顶盖层。其中介电层与顶盖层之间具有一蚀刻选择比。继之,利用一回蚀刻工艺或一化学机械研磨工艺移除部分介电层,直到顶盖层暴露出来。之后,在介电层与顶盖层上形成具有一线/间距图案的一光阻层,其中线/间距图案所延伸的方向与顶盖层所延伸的方向不相同。在本发明中,光阻层的线/间距图案所延伸的方向与顶盖层所延伸的方向垂直。然后,将光阻层所暴露出的顶盖层移除以形成一开口,暴露出字符线上方的终止层,其中开口对应于存储单元的通道区。之后,于在基底的上方形成一编码罩幕层。最后以编码罩幕层、介电层与留下的顶盖层为一罩幕进行一离子植入步骤,以于一预定编码通道区植入一离子。
本发明的罩幕式只读存储器的编码布植工艺,由于顶盖层与介电层已先将所有存储单元的通道区暴露出来,因此后续于其上方所形成编码罩幕层而进行离子植入步骤时,编码离子便能精准且自行对准的植入于预定编码布植的通道区中。
在公知技术中,光学邻近校正法或相移式光罩技术是用来解决密集图案区与单一图案区的关键尺寸产生偏差的问题。然而,本发明利用顶盖层与介电层的配合,便可以不需利用耗时且昂贵的光学邻近校正法或相移式光罩技术。
本发明的罩幕式只读存储器的编码布植工艺,其仅需利用248nm的波长的曝光机台,因此可以降低工艺成本。
附图说明
图1A至图1D是依照本发明一较佳实施例的罩幕式只读存储器元件的编码布植工艺的流程剖面示意图;
图2是图1D的俯视图;
图3是依照本发明一较佳实施例的于存储器元件上形成一编码罩幕层后的俯视图;以及
图4A至图4D是依照本发明另一较佳实施例的罩幕式只读存储器元件的编码布植工艺之流程剖面示意图。
100:基底
102:埋入式位线
104:栅氧化层
106:字符线
107:终止层
108:顶盖层
110:介电层
112:光阻层
114:开口
120:预定编码布植的通道区
300:编码罩幕层
302:单一图案区的开口
304:密集图案区的开口
具体实施方式
第一实施例
图1A至图1D所示,其为依照本发明一较佳实施例的罩幕式只读存储器元件的编码布植工艺的流程剖面示意图。
请参照图1A,首先在一基底100中形成多条埋入式位线102。接着,利用一热氧化法以在基底100的表面上形成一栅氧化层104。继之,在栅氧化层104上形成多条字符线106以及位于字符线106顶部的顶盖层108。
其中,形成字符线106与顶盖层108的方法例如是先在栅氧化层104上全面性的形成一导电层(未绘示),并且在导电层上形成一材料层(未绘示),之后以垂直于埋入式位线的方向图案化导电层与材料层,以形成字符线106与顶盖层108。值得注意得是,字符线106与顶盖层108之间具有一蚀刻选择比。在本实施例中,字符线106的材质例如是多晶硅,而顶盖层108的材质例如是氧化硅、氮化硅或氮氧化硅。
之后,请参照图1B,在基底100上方未形成有字符线106与顶盖层108之处形成一介电层110。其中,形成介电层110的方法例如是先在基底100的上方全面性的形成一介电层(未绘示),覆盖顶盖层108。之后,利用一化学机械研磨法或一回蚀刻法移除部分介电层,直到顶盖层108暴露出来。
特别值得注意的是,介电层110与顶盖层108之间具有一蚀刻选择比。在本实施例中,倘若顶盖层108的材质是使用氧化硅,则介电层110的材质可以为氮化硅或氮氧化硅。倘若顶盖层108的材质是使用氮化硅或氮氧化硅,则介电层110的材质则为氧化硅。
然后,请参照图1C与图1D,在介电层110与顶盖层108上形成具有线/间距图案的光阻层112。其中,光阻层112的线/间距图案所延伸的方向与顶盖层108所延伸的方向不同。在本实施例中,光阻层112的线/间距图案所延伸的方向与顶盖层108所延伸的方向垂直。
继之,移除未被光阻层112覆盖的顶盖层108,而形成开口114(如图1D所示),其中开口114暴露出存储单元的通道区上方的字符线106。在此,由于顶盖层108与介电层110之间具有一蚀刻选择比,因此形成开口114的蚀刻过程中,被暴露出的介电层110并不会被移除掉。再者,由于字符线106与顶盖层108之间具有一蚀刻选择比,因此于形成开口114的蚀刻步骤会自动停止在字符线106上。
图2所示,其为图1D的俯视简图。请参照图2,开口114暴露出存储单元的通道区上方的字符线106,且开口114的周围是由介电层110与保留下的顶盖层108a所包围。
图3所示,其是依照本发明一较佳实施例的于存储器元件上形成一编码罩幕层后的俯视图。请参照图3与图1D,在将光阻层112移除之后,在基底100的上方形成一编码罩幕层300(如图3所示)。其中,编码罩幕层300上具有一单一图案区的开口302与一密集图案区的开口304。由于光学邻近效应的缘故,会使得密集图案区的开口304与单一图案区的开口302的关键尺寸产生偏差,甚至无法将密集图案区的开口304解析出来。
然而,由于本发明在编码罩幕层300的底下还有介电层110与顶盖层108。因此,虽然编码罩幕层300上的开口302、304有关键尺寸偏差以及无法将密集图案区的开口解析出的问题,但在编码罩幕层300、介电层118与顶盖层108a三结构的配合之下,可将预定编码的通道区精准的暴露出来。如此,后续于进行离子植入步骤时,编码离子便能精确的植入于预定编码的通道区中。
最后,以编码罩幕层300、介电层110以及保留下的顶盖层108a为罩幕进行一离子植入步骤,以于一预定编码通道区120植入一离子。
第二实施例
图4A至图4D是依照本发明另一较佳实施例的罩幕式只读存储器元件的编码布植工艺的流程剖面示意图。
请参照图4A,首先在一基底100中形成多条埋入式位线102。接着,利用一热氧化法以在基底100的表面上形成一栅氧化层104。继之,在栅氧化层104上形成多条字符线106以及位于字符线106顶部的顶盖层108,而且在字符线106与顶盖层108之间还包括形成有一终止层107。
其中,形成字符线106、终止层与顶盖层108的方法例如是先在栅氧化层104上全面性的形成一导电层(未绘示),在导电层上形成一蚀刻终止层(未绘示),并且在蚀刻终止层上形成一材料层(未绘示)。之后以垂直于埋入式位线的方向图案化导电层、蚀刻终止层与材料层,以形成字符线106、终止层107与顶盖层108。
值得注意得是,终止层107与顶盖层108之间具有一蚀刻选择比。在本实施例中,倘若字符线106的材质是使用多晶硅,由于多晶硅字符线106与顶盖层108之间形成有一终止层107,因此在此顶盖层108的材质可以使用与字符线106相同的多晶硅材质。当然,顶盖层108亦可以使用其它与字符线108不相同的材质。而终止层107的材质例如为氧化硅、氮化硅或氮氧化硅。
之后,请参照图4B,在基底100上方未形成有字符线106、终止层107与顶盖层108之处形成一介电层110。其中,形成介电层110的方法例如是先在基底100的上方全面性的形成一介电层(未绘示),覆盖顶盖层108。之后,利用一化学机械研磨法或一回蚀刻法移除部分介电层,直到顶盖层108暴露出来。
特别值得注意的是,介电层110与顶盖层108之间具有一蚀刻选择比,且顶盖层108与终止层107之间亦具有一蚀刻选择比。在本实施例中,倘若顶盖层108的材质是使用多晶硅,则介电层110的材质可以为氮化硅或氮氧化硅,终止层107的材质可以使用氧化硅。倘若顶盖层108的材质是使用多晶硅,而介电层110的材质是使用氧化硅,终止层107的材质则是使用氮化硅或氮氧化硅。
然后,请参照图4C与图4D,在介电层110与顶盖层108上形成具有线/间距图案的光阻层112。其中,光阻层112的线/间距图案所延伸的方向是与顶盖层108所延伸的方向不同。在本实施例中,光阻层112的线/间距图案所延伸的方向与顶盖层108所延伸的方向垂直。
继之,移除未被光阻层112覆盖的顶盖层108,而形成开口114(如第4D图所示),其中开口114暴露出字符线106上方的终止层107,且开口114对应于存储单元的通道区。在此,由于顶盖层108与介电层110之间具有一蚀刻选择比,因此形成开口114的蚀刻过程中,被暴露出的介电层110并不会被移除掉。而且,由于终止层107与顶盖层108之间具有一蚀刻选择比,因此于形成开口114的蚀刻步骤会自动停止在终止层107上。
之后,请参照图3与图4D,在将光阻层112移除之后,在存储器元件的上方形成一编码罩幕层300(如图3所示)。同样的,由于光学邻近效应之故,会使得编码罩幕层300上的密集图案区的开口304与单一图案区的开口302的关键尺寸产生偏差,甚至无法将密集图案区的开口304解析出来。
而由于本发明在编码罩幕层300的底下还有介电层110与顶盖层108。因此,虽然编码罩幕层300上的开口302、304有关键尺寸偏差以及无法将密集图案区的开口解析出的问题,但在编码罩幕层300、介电层110与顶盖层108a三结构的配合之下,可将预定编码的通道区精准的暴露出来。如此,后续于进行离子植入步骤时,编码离子便能自行对准的植入于预定编码的通道区中。
最后,以编码罩幕层300、介电层110以及保留下的顶盖层108a为罩幕进行一离子植入步骤,以于一预定编码通道区120植入一离子。
综合以上所述,本发明具有下列优点:
1.本发明的罩幕式只读存储器的编码布植工艺,由于顶盖层与介电层已先将所有存储单元的通道区暴露出来,因此后续于其上方所形成编码罩幕层而进行离子植入步骤时,编码离子便能会精准且自行对准的植入于预定编码布植的通道区中。
2.在公知技术中,光学邻近校正法或相移式光罩技术用来解决密集图案区与单一图案区的关键尺寸产生偏差之问题。然而,本发明利用顶盖层与介电层的配合,便可以不需利用耗时且昂贵的光学邻近校正法或相移式光罩技术。
3.本发明的罩幕式只读存储器的编码布植工艺,其仅需利用248nm的波长的曝光机台,因此可以降低工艺成本。
Claims (22)
1.一种编码布植工艺,其特征是,该工艺包括:
在一基底的表面形成一栅氧化层;
在该栅氧化层上形成多条字符线,其中该些字符线顶部的形成有一顶盖层;
在该基底的上方形成一介电层,覆盖该顶盖层;
移除部分该介电层,直到该顶盖层暴露出来;
在该介电层与该顶盖层上形成具有一线/间距图案的一光阻层,其中该线/间距图案所延伸的方向与该顶盖层所延伸的方向不相同;
移除该光阻层所暴露出的该顶盖层;以及
进行一离子植入步骤,以于一预定编码通道区植入一离子。
2.如权利要求1所述的编码布植工艺,其特征是,该些字符线与该顶盖层之间具有一蚀刻选择比。
3.如权利要求1所述的编码布植工艺,其特征是,该顶盖层与该介电层之间具有一蚀刻选择比。
4.如权利要求1所述的编码布植工艺,其特征是,该些字符线的材质包括多晶硅。
5.如权利要求1所述的编码布植工艺,其特征是,该顶盖层的材质包括氧化硅,该介电层的材质包括氮化硅或氮氧化硅。
6.如权利要求1所述的编码布植工艺,其特征是,该顶盖层的材质包括氮化硅或氮氧化硅,该介电层的材质包括氧化硅。
7.如权利要求1所述的编码布植工艺,其特征是,该线/间距图案所延伸的方向与该顶盖层所延伸的方向垂直。
8.如权利要求1所述的编码布植工艺,其特征是,移除部分该介电层,直到该顶盖层暴露出来的方法包括一回蚀刻法或一化学机械研磨法。
9.如权利要求1所述的编码布植工艺,其特征是,更包括将该光阻层移除,之后在该基底的上方形成一编码罩幕层,再进行该离子植入步骤。
10.如权利要求1所述的编码布植工艺,其特征是,形成该些字符线与该顶盖层的方法包括:
在该栅氧化层上形成一导电层;
在该导电层上形成一材料层;以及
图案化该材料层与该导电层,以形成该些字符线以及位于该些字符线顶部的该顶盖层。
11.一种编码布植制程,其特征是,该方法包括:
在一基底的表面形成一栅氧化层;
在该栅氧化层上形成多条字符线以及位于该些字符线顶部的一顶盖层,其中该些字符线与该顶盖层之间更形成有一终止层;
在该基底的上方形成一介电层,覆盖该顶盖层;
移除部分该介电层,直到该顶盖层暴露出来;
在该介电层与该顶盖层上形成具有一线/间距图案的一光阻层,其中该线/间距图案所延伸的方向与该顶盖层所延伸的方向不相同;
移除该光阻层所暴露出的该顶盖层;以及
进行一离子植入步骤,以于一预定编码通道区植入一离子。
12.如权利要求11所述的编码布植工艺,其特征是,该终止层与该顶盖层之间具有一蚀刻选择比。
13.如权利要求11所述的编码布植工艺,其特征是,该顶盖层与该介电层之间具有一蚀刻选择比。
14.如权利要求11所述的编码布植工艺,其特征是,该些字符线的材质与该顶盖层的材质相同。
15.如权利要求11所述的编码布植工艺,其特征是,该些字符线的材质与该顶盖层的材质不相同。
16.如权利要求11所述的编码布植工艺,其特征是,该些字符线的材质包括多晶硅。
17.如权利要求11所述的编码布植工艺,其特征是,该顶盖层的材质包括多晶硅,该终止层的材质包括氮化硅或氮氧化硅,该介电层的材质包括氧化硅。
18.如权利要求11所述的编码布植工艺,其特征是,该顶盖层的材质包括多晶硅,该终止层的材质包括氧化硅,该介电层的材质包括氮化硅或氮氧化硅。
19.如权利要求11所述的编码布植工艺,其特征是,该线/间距图案所延伸的方向与该顶盖层所延伸的方向垂直。
20.如权利要求11所述的编码布植工艺,其特征是,移除部分该介电层,直到该顶盖层暴露出来的方法包括一回蚀刻法或一化学机械研磨法。
21.如权利要求11所述的编码布植工艺,其特征是,更包括将该光阻层移除,之后在该基底的上方形成一编码罩幕层,再进行该离子植入步骤。
22.如权利要求11所述的编码布植工艺,其特征是,形成该些字符线与该顶盖层的方法包括:
在该栅氧化层上形成一导电层;
在该导电层上形成一蚀刻终止层;
在该蚀刻终止层上形成一材料层;以及
图案化该材料层、该蚀刻终止层与该导电层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021493960A CN1324692C (zh) | 2002-11-12 | 2002-11-12 | 编码布植工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021493960A CN1324692C (zh) | 2002-11-12 | 2002-11-12 | 编码布植工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1501479A true CN1501479A (zh) | 2004-06-02 |
CN1324692C CN1324692C (zh) | 2007-07-04 |
Family
ID=34233636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021493960A Expired - Fee Related CN1324692C (zh) | 2002-11-12 | 2002-11-12 | 编码布植工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1324692C (zh) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5589414A (en) * | 1995-06-23 | 1996-12-31 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making mask ROM with two layer gate electrode |
JP4074694B2 (ja) * | 1997-10-02 | 2008-04-09 | 旺宏電子股▼ふん▲有限公司 | 集積回路メモリー |
-
2002
- 2002-11-12 CN CNB021493960A patent/CN1324692C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1324692C (zh) | 2007-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1294623C (zh) | 使用光束成型获取椭圆及圆化形状之方法 | |
US6531357B2 (en) | Method of manufacturing a semiconductor device | |
KR20050063725A (ko) | 레이아웃 설계 방법 및 포토마스크 | |
CN1758138A (zh) | 多曝光半导体制造掩模组及制造这种多曝光掩模组的方法 | |
CN1405634A (zh) | 掩膜图案的校正方法 | |
CN1226077A (zh) | 半导体器件的制造方法 | |
CN1324692C (zh) | 编码布植工艺 | |
CN1782868A (zh) | 光掩模及用此制造图案的方法 | |
CN1472599A (zh) | 应用多层光致抗蚀剂层结构的光刻工艺 | |
CN1519647A (zh) | 光掩模、电子器件的制造方法及光掩模的制造方法 | |
CN1280896C (zh) | 应用于掩模式只读存储器编码布植的光刻工艺 | |
CN1259722C (zh) | 掩模只读存储器的结构及其制造方法 | |
US20030235789A1 (en) | Photolithography process for Mask ROM coding | |
CN1514486A (zh) | 非挥发性存储器及其制造方法 | |
CN1280911C (zh) | 掩模式只读存储器的结构及其制造方法 | |
CN1287448C (zh) | 非挥发性存储器的结构及其制造方法 | |
CN1379445A (zh) | 缩小接触窗开口尺寸的微影工艺 | |
CN1240109C (zh) | 形成开口图案的方法及其应用 | |
US20030096200A1 (en) | Method of forming isolated lines using multiple exposure | |
US6720210B1 (en) | Mask ROM structure and manufacturing method thereof | |
CN1245753C (zh) | 自行对准编码的罩幕式只读存储器的制造方法 | |
CN1286166C (zh) | 只读存储器的制造方法 | |
CN101424875B (zh) | 掩模及使用该掩模形成半导体器件的方法 | |
KR20030041015A (ko) | 반도체소자의 정렬마크 | |
CN1222040C (zh) | 罩幕式只读存储器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070704 Termination date: 20191112 |
|
CF01 | Termination of patent right due to non-payment of annual fee |