CN1498365A - 复位可编辑处理器 - Google Patents

复位可编辑处理器 Download PDF

Info

Publication number
CN1498365A
CN1498365A CNA018170102A CN01817010A CN1498365A CN 1498365 A CN1498365 A CN 1498365A CN A018170102 A CNA018170102 A CN A018170102A CN 01817010 A CN01817010 A CN 01817010A CN 1498365 A CN1498365 A CN 1498365A
Authority
CN
China
Prior art keywords
reset
event
reset request
request
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018170102A
Other languages
English (en)
Other versions
CN1299199C (zh
Inventor
G・A・奥弗坎普
G·A·奥弗坎普
辛格
R·P·辛格
洛斯
C·P·洛斯
Original Assignee
Analog Devices Inc
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc, Intel Corp filed Critical Analog Devices Inc
Publication of CN1498365A publication Critical patent/CN1498365A/zh
Application granted granted Critical
Publication of CN1299199C publication Critical patent/CN1299199C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Advance Control (AREA)

Abstract

在一个实施例中，流水线处理器包括复位单元，它提供输出复位信号到流水线的至少一个阶段。复位单元适应于检测硬复位请求，软复位请求和仿真复位请求中的至少一个。流水线包含N个阶段，而在复位请求被清除以后复位单元声明复位信号至少达N个时钟周期。流水线的每个阶段具有存储器电路，用于存储对应的有效位。响应复位信号，至少一个存储器电路被清除。此外，复位单元按具有指定优先级的复位事件处理复位请求。

Description

复位可编程处理器
                             背景
本发明涉及复位可编程处理器。
诸如用于计算机或数字信号处理系统的微处理器之类的可编程处理器通常支持将处理器初始化成已知状态的一个或多个机制。例如，传统的处理器常常包括支持“硬复位”的接口引脚以响应复位键。此外，传统的处理器支持“软复位”，其中复位过程由在处理器上运行的软件起动。
                           附图描述
图1是示出根据本发明的流水线可编程处理器的例子的框图。
图2是示出根据本发明的示例性执行流水线的示意图。
图3是进一步说明复位过程的时序图。
图4是示出用于根据本发明的复位处理器的示例性电路的示意图。
图5是示出复位流水线处理器的示例性过程的流程图。
                             描述
图1是示出具有执行流水线4和控制单元6的可编程处理器2的框图。对于每个时钟周期，控制单元6控制通过流水线4的指令流和数据流。例如，在处理指令期间，控制单元6控制流水线的各部分解码指令，并正确地完成对应的操作，例如包括把结果写回到存储器。
指令被加载到流水线4的第一阶段并通过随后的阶段处理。每个阶段与其他阶段同时处理。数据按照系统时钟在流水线4的各阶段之间通过。指令的结果迅速出现在流水线4的终点。
复位单元8响应下列三类复位请求来复位处理器2：(1)通常由用户循环上电或按复位按键而引起的硬复位(hard_reset)，(2)通常由在处理器上执行的软件应用程序启动的软复位(soft_reset)，以及(3)通常由电路内硬件仿真器(ICE)发出的仿真器复位。复位单元8检测复位条件并将复位请求通知事件处理器14。如下面详述的那样，事件处理器14包括用于接收和处理发生在处理器2内的所有系统事件的逻辑，以及将复位请求作为高优先级事件处理。
图2示出根据本发明的示例性流水线4。例如，流水线4具有5个阶段：取指令(IF)，指令解码(DEC)，地址计算(AC)，执行(EX)和写回(WB)。在第一阶段(IF)期间，由取数单元21从存储器或从指令缓冲器取出指令，并在第二阶段(DEC)期间得到解码。在下一时钟周期，结果被传送到第三阶段(AC)，在那里数据地址生成器23计算为完成操作所必须的任何存储器地址。
在执行阶段(EX)期间，执行单元25完成如加或乘两个数之类的指定操作。执行单元25可包含用于完成这些操作的专门硬件，包括如一个或多个算术逻辑单元(ALU)，浮点单元(FPU)和桶形移位器。各种数据能施加到执行单元25，如由数据地址生成器23产生的地址，从存储器取出的数据或从数据寄存器24取出的数据。在最后的阶段(WB)期间，结果被写回到数据存储器或数据寄存器24。
流水线4的阶段包括如触发器之类的存储器电路27，用于存储“有效位”，有效位指示出由相应阶段保持的指令是否是有效指令，以及是否应被处理。最初，当指令被成功地取出并得到解码时，取数单元21置位指令的对应有效位。在处理指令时，有效位传送通过流水线4的存储器电路27。
为了有效和迅速地复位处理器2，并减少在复位期间通常过度的功率消耗，当复位事件由复位处理器接收时，复位单元8清除有效位。具体来说，复位单元8发出复位(SE_RESET)给流水线4，它清除IF阶段的存储器电路27，从而使保持在IF阶段内的指令无效。在后续的时钟周期期间，余下阶段的存储器电路27被清除，直到SE_RESET解除为止，有效地使流水线4的内容无效。
图3是时序图，进一步说明了响应包括如硬复位，软复位或来自仿真器的复位的复位条件的复位过程。注意，复位单元8对RESET_REQ信号保持有效的时间长度起反应，并尤其是适应于在复位信号已被撤除后保持SE_RESET有效，以确保流水线4充分地得到初始化。更具体地说，在复位请求解除后，维持SE_RESET至少N个时钟周期，其中流水线4是N个阶段深。
如下面详述的那样，复位单元8和事件处理器15支持同步复位，使得根据其他挂起事件的优先级而把复位请求按复位处理器2的高优先级事件处理。
图4是示出复位单元8和事件处理器14的示例性实施例的示意图。如下面详述的那样，复位单元8和事件处理器14相互作用，以确保在任何复位输入上的单周期脉冲足以完全复位并初始化流水线4。复位单元8具有三个输入，用于接收三类复位条件：HARD_RESET，SOFT_RESE和EM_RESET。此外，复位单元8接收EM_RESET_CLR，当仿真复位请求已被清除时声明该EM_RESET_CLR。
事件处理器14包括两个寄存器：ILAT寄存器41和IPEND寄存器42。ILAT寄存器41包括若干数据位用于存储尚未处理的请求事件。“事件”是处理器2必须响应的任何动作或发生的事情，如包括进入仿真模式、中断或异常事件。当事件被事件处理器14获取时，ILAT寄存器41被清除。IPEND寄存器42是对每个事件包括一对应位的状态寄存器。例如一旦处理器2接收一个事件，并调用对应的服务程序，事件处理器14就在IPEND寄存器42内置位适当的位，并清除ILAT寄存器14内的对应位。事件处理器14在事件服务例行程序返回时清除IPEND寄存器42的状态位。
在一个实施例中，事件处理器14将复位事件作为第二最高优先级事件处理，只有仿真模式具有较高的优先级。当接收了复位事件且处理器2处于仿真模式时，在处理2退出仿真模式之前不取复位事件。
当HARD_RESET声明达至少一个时钟周期，信号43清除IPEND寄存器42的复位事件位，从而清除任何挂起的复位事件。接着，在第二时钟周期之后，信号49置位ILAT中的复位事件位，以记录挂起的复位事件。当处理器2不处在仿真模式且产生RESET_MASKED_REQ 46以指示复位单元8可产生复位脉冲时，事件处理器14接收复位事件。更具体地说，在下面情况时“与”(AND)门45将RESET_MASKED_REQ 46驱动成高：(1)ILAT寄存器41指出复位事件已被接受，(2)处理器2不处在仿真模式(EM_MODE)，以及(3)没有当前的仿真请求(EM_REQ)。复位单元8将RESET_MASKED_REQ56锁存到一系列存储器电路47达N个时钟周期，使得在RESET_MASKED_REQ 56解除后SE_RESET有效达N个时钟周期。
当复位条件不再被检测时，复位单元8命令事件处理器14清除SE_RESET。在硬复位的情况下，与门48在检测到HARD_RESET的下降沿时驱动HARD_RST_FEDGE为高。作为替代，当仿真复位请求被清除时，相应地产生EM_RESET_CLR。这两个信号的任一产生使得与门44输出0，从而清除了ILAT寄存器51中的复位事件位。这转而清除RESET_MASKED_REQ46，且在N个时钟周期以后清除SE_RESET。以此方式，在复位条件去除之后，复位单元8保持SE_RESET有效达N个时钟周期。
当SE-RESET解除以及RST_EXIT信号产生时，IPEND寄存器42被清除，通常这是根据执行从中断指令返回(RTI)而产生的事件处理服务例行程序的结果。
图5是示出用于复位处理器2的示例性过程的流程图。首先，复位逻辑6接收复位请求，如当用户按下物理复位按键时产生的硬复位请求。接着，对于硬复位请求，在接收硬复位请求的一个时钟周期之后，复位单元8复位IPEND寄存器42以清除复位事件位。此外，复位单元8置位事件处理器14的ILAT寄存器41中的适当的位，以记录该事件请求(51)。
在接收复位请求并更新ILAT寄存器41之后，事件处理器14检查处理器2是否处于仿真模式，或仿真请求是否挂起(52)。当不再处于仿真模式，并没有仿真请求挂起时，通过置位IPEND寄存器42的适当位并清除ILAT寄存器41的适当位，事件处理器14将复位事件标记为已接收(53)。
接着，事件处理器14产生SE_RESET(54)，并监视复位请求，以检测何时去除复位请求。例如软复位请求通常延续一个时钟周期，但硬复位请求根据用户按复位按键时间的长短可以延续若干时钟周期。
在去除复位请求(55)之后，复位单元8保持SE_RESET达N个附加的周期，以便将已清除的有效位传送通过流水线4，从而将流水线4的阶段标记成无效(56)。如上所述，被清除的有效位使取数单元21不再取指令，使处理器2在复位期间消耗较低功率。在N个周期之后，复位单元8解除SE_RESET(57)，而流水线4通过发出复位地址到取数单元21而从初始化的状态继续进行(58)。复位地址通常是复位服务例行程序的起始地址，并能从矢量表或外部输入引脚读取。当复位服务例行程序完成执行，事件处理器清除IPEND寄存器42的适当位，以指示复位过程完成(59)。
已描述了本发明的各种实施例。例如，已描述了流水线处理器，它包括为执行流水线的至少一个阶段提供输出复位信号的复位单元。按具有指定优先级的复位事件，复位单元处理如硬复位，软复位和仿真复位之类的复位请求。
处理器能在各种系统中实现，如通用计算系统，数字处理系统，膝上型计算机，个人数字助理(PDA)和蜂窝电话。在这类系统中，处理器可以连结如闪存存储器或静态随机存取存储器(SRAM)之类的存储设备，它们存储操作系统或其他软件应用程序。这些和其他实施例是在下面的权利要求的范围之内。

Claims (45)

1.一种方法，其特征在于包括：
接收复位流水线处理器的请求；
响应于该复位请求，清除流水线处理器的一阶段中的有效位；以及
传送被清除的有效位到流水线处理器的后续阶段。
2.如权利要求1的方法，其特征在于还包括将复位请求按高优先级复位事件处理。
3.如权利要求2的方法，其特征在于复位事件具有低于至少一个其他事件的优先级。
4.如权利要求2的方法，其特征在于还包括根据其他挂起事件的优先级接受该复位事件。
5.如权利要求4的方法，其特征在于还包括在接受该复位事件时同步地产生系统复位信号。
6.如权利要求5的方法，其特征在于产生系统复位信号包括在硬复位请求的持续时间至少是一个时钟周期时同步地产生系统复位信号。
7.如权利要求2的方法，其特征在于将复位请求按事件处理包括置位事件接收寄存器(ILAT)中的一个位。
8.如权利要求7的方法，其特征在于将复位请求按事件处理还包括在置位在ILAT寄存器中的该位之前清除事件状态寄存器(IPEND)中的一个位。
9.如权利要求1的方法，其特征在于接收复位请求包括接收硬复位请求，软复位请求和仿真复位请求之一。
10.如权利要求1的方法，其特征在于流水线处理器具有N个阶段，并还包括在时钟信号的至少N个时钟周期内传送清除的有效位到后续阶段。
11.如权利要求3的方法，其特征在于还包括在服务了较高优先级的事件后接受所述复位事件。
12.一种方法，其特征在于包括：
接收复位流水线处理器的请求；以及
将复位请求按具有指定优先级的复位事件处理。
13.如权利要求12的方法，其特征在于复位事件具有低于至少一个其他事件的优先级。
14.如权利要求12的方法，其特征在于接收复位请求包括接收硬复位请求，软复位请求和仿真复位请求之一。
15.如权利要求12的方法，其特征在于还包括根据其他挂起事件的优先级接受该复位事件。
16.如权利要求12的方法，其特征在于还包括在接受该复位事件时同步地产生系统复位信号。
17.如权利要求12的方法，其特征在于处理复位请求包括在硬复位请求的持续时间至少是一个时钟周期时，同步地产生系统复位信号。
18.如权利要求12的方法，其特征在于按事件处理复位请求包括置位事件接收寄存器(ILAT)中的一个位。
19.如权利要求12的方法，其特征在于还包括在服务了较高优先级的事件后接受所述复位事件。
20.如权利要求12的方法，其特征在于还包括：
在接受复位事件时，清除流水线处理器的一阶段中的有效位；以及
传送被清除的有效位到流水线处理器的后续阶段。
21.如权利要求12的方法，其特征在于流水线处理器具有N个阶段，并还包括在时钟信号的至少N个时钟周期内传送清除的有效位到后续阶段。
22.一种装置，其特征在于包括：
具有多个阶段的执行流水线，其中各阶段包括用于存储有效位的存储器电路；
复位单元，具有连接到执行流水线的输出复位信号以清除至少一个存储器电路的有效位；以及
适应于传送被清除的有效位通过执行流水线的存储器电路的控制单元。
23.如权利要求22的装置，其特征在于该复位单元适应于声明复位信号以响应硬复位请求，软复位请求和仿真复位请求之一。
24.如权利要求22的装置，其特征在于执行流水线包括N个阶段，且复位单元适应于声明复位信号达至少N个时钟周期。
25.如权利要求22的装置，其特征在于执行流水线具有N个阶段且复位单元包括：
适应于传送复位信号的N-1个串行连接的存储器电路；
从串行连接的存储器电路接收复位信号的或门；以及
适应于接收或门输出并将复位信号提供给执行流水线的一个存储器电路。
26.一种可编程处理器，其特征在于包括：
具有事件状态寄存器(IPEND)并适应于将复位请求按具有指定优先级的事件处理的事件处理器，其中复位请求是硬复位请求与软复位请求之一；以及
适应于在事件处理器接受复位事件时输出系统复位信号的复位单元。
27.如权利要求26的可编程处理器，其特征在于事件处理器包括：
具有指出复位事件是否挂起的状态位的事件接收寄存器(ILAT)；以及
具有指出复位事件是否已被接收的状态位的事件状态寄存器(IPEND)。
28.如权利要求27的可编程处理器，其特征在于还包括：
具有多个阶段的执行流水线，其中每个阶段具有用于存储相应的有效位的存储器电路，且其中执行流水线适应于接收系统复位信号以清除至少一个存储器电路的有效位；以及
适应于传送被清除的有效位通过执行流水线的存储器电路的控制单元。
29.如权利要求28的可编程处理器，其特征在于执行流水线具有N个阶段且该复位单元包括：
适应于传送复位信号的N-1个串行连接存储器电路；
从串行连接的存储器电路接收复位信号的或门；以及
适应于接收或门的输出并提供复位信号到执行流水线的一个存储器电路。
30.一种方法，其特征在于包括：
接收复位具有N个阶段的流水线的处理器的请求；
响应该复位请求产生复位信号；以及
在复位请求被清除后，同步地声明复位信号达N个时钟周期。
31.如权利要求30的方法，其特征在于接收复位请求包括接收硬复位请求，软复位请求和仿真复位请求之一。
32.如权利要求30的方法，其特征在于还包括响应复位信号，清除流水线的阶段中的有效位。
33.如权利要求30的方法，其特征在于还包括响应被清除的有效位，传送被清除的有效位通过流水线处理器。
34.一种方法，其特征在于包括：
接收复位处理器的请求：
更新事件挂起寄存器中的一个位，以指示复位事件当前挂起；
当事件处理器接受复位事件时更新事件状态寄存器中的一个位；
响应所接受的复位事件而产生复位信号；
当复位信号解除时调用复位服务例行程序。
35.如权利要求34的方法，其特征在于还包括在复位请求被清除后声明复位信号达N个时钟周期，其中处理器包括N阶段流水线。
36.如权利要求34的方法，其特征在于还包括：
当复位请求被清除时清除事件挂起寄存器中的位；以及
当复位服务例行程序终止时清除事件状态寄存器中的位。
37.如权利要求34的方法，其特征在于当复位请求至少存在一个时钟周期时更新事件状态寄存器。
38.如权利要求34的方法，其特征在于还包括响应复位信号，清除流水线的阶段中的有效位。
39.一种系统，其特征在于包括：
存储器设备；
连接该存储器设备的处理器，其中处理器包括适应于按具有指定优先级的事件处理复位请求的事件处理器，其中复位请求是硬复位请求和软复位请求之一。
40.如权利要求39的系统，其特征在于处理器包括适应于在事件处理器接受复位事件时输出系统复位信号的复位单元。
41.如权利要求39的系统，其特征在于事件处理器包括：
具有指示复位事件是否挂起的一个位的事件接收寄存器(ILAT)，以及
具有指示复位事件是否已被接收的一个位的事件状态寄存器(IPEND)。
42.如权利要求39的系统，其特征在于还包括：
具有多个阶段的执行流水线，其中每个阶段具有用于存储相应的有效位的存储器电路，且其中执行流水线适应于接收系统复位信号以清除至少一个存储器电路的有效位；以及
适应于传送被清除的有效位通过执行流水线的存储器电路的控制单元。
43.如权利要求42的系统，其特征在于执行流水线具有N个阶段且复位单元包括：
适应于传送复位信号的N-1个串行连接存储器电路；
从串行连接的存储器电路接收复位信号的或门；以及
适应于接收或门的输出并提供复位信号到执行流水线的一个存储器电路。
44.如权利要求39的系统，其特征在于存储器设备包括静态随机存取存储器。
45.如权利要求39的系统，其特征在于存储器设备包括闪存存储器。
CNB018170102A 2000-10-06 2001-10-05 流水线化可编辑处理器及其复位方法 Expired - Fee Related CN1299199C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/684,113 2000-10-06
US09/684,113 US6665795B1 (en) 2000-10-06 2000-10-06 Resetting a programmable processor

Publications (2)

Publication Number Publication Date
CN1498365A true CN1498365A (zh) 2004-05-19
CN1299199C CN1299199C (zh) 2007-02-07

Family

ID=24746728

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018170102A Expired - Fee Related CN1299199C (zh) 2000-10-06 2001-10-05 流水线化可编辑处理器及其复位方法

Country Status (6)

Country Link
US (1) US6665795B1 (zh)
JP (1) JP2004511042A (zh)
KR (1) KR100571332B1 (zh)
CN (1) CN1299199C (zh)
TW (1) TW542963B (zh)
WO (1) WO2002029557A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912838B (zh) * 2005-08-10 2010-10-06 索尼计算机娱乐公司 仿真方法、仿真器、计算机可连接设备及仿真器程序

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789187B2 (en) * 2000-12-15 2004-09-07 Intel Corporation Processor reset and instruction fetches
US20030065916A1 (en) * 2001-07-30 2003-04-03 Erickson Michael John Method and apparatus for diagnosing the cause of a processor reset
EP1615106A1 (en) 2004-07-05 2006-01-11 STMicroelectronics Limited Reset in a system-on-chip circuit
JP4527571B2 (ja) * 2005-03-14 2010-08-18 富士通株式会社 再構成可能演算処理装置
KR20060131443A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 케이블 방송 수신기, 그의 리셋 방법, 그리고 데이터 구조
CN101297256A (zh) * 2005-10-25 2008-10-29 Nxp股份有限公司 包含复位设施的数据处理装置
US7831778B2 (en) * 2006-03-30 2010-11-09 Silicon Image, Inc. Shared nonvolatile memory architecture
JP5188493B2 (ja) * 2006-03-30 2013-04-24 シリコン イメージ，インコーポレイテッド 可変のポート速度を有するマルチポート・メモリ・デバイス
KR101386509B1 (ko) * 2007-05-09 2014-04-17 삼성전자주식회사 화상 형성 장치 그 제어 방법
US8055888B2 (en) * 2008-02-28 2011-11-08 Arm Limited Initialisation of a pipelined processor
TWI407298B (zh) * 2010-03-30 2013-09-01 Hon Hai Prec Ind Co Ltd 網路接入設備的復位電路
CN102385433B (zh) * 2010-08-31 2014-08-06 无锡中星微电子有限公司 一种系统级复位的方法及装置
GB2538052B (en) 2015-04-27 2019-07-03 Gurulogic Microsystems Oy Encoder, decoder, encryption system, encryption key wallet and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794517A (en) 1985-04-15 1988-12-27 International Business Machines Corporation Three phased pipelined signal processor
DE69229338T2 (de) 1992-06-30 1999-12-16 Discovision Associates, Irvine Datenpipelinesystem
US5898869A (en) 1996-09-20 1999-04-27 The Foxboro Company Method and system for PCMCIA card boot from dual-ported memory
US5938728A (en) * 1997-10-30 1999-08-17 Advanced Micro Devices, Inc. Apparatus and method for selectively controlling clocking and resetting of a network interface
EP0992916A1 (en) 1998-10-06 2000-04-12 Texas Instruments Inc. Digital signal processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1912838B (zh) * 2005-08-10 2010-10-06 索尼计算机娱乐公司 仿真方法、仿真器、计算机可连接设备及仿真器程序

Also Published As

Publication number Publication date
KR100571332B1 (ko) 2006-04-17
WO2002029557A2 (en) 2002-04-11
KR20030034188A (ko) 2003-05-01
WO2002029557A3 (en) 2002-08-15
TW542963B (en) 2003-07-21
WO2002029557A9 (en) 2003-02-13
US6665795B1 (en) 2003-12-16
JP2004511042A (ja) 2004-04-08
CN1299199C (zh) 2007-02-07

Similar Documents

Publication Publication Date Title
US9753729B2 (en) System for selecting a task to be executed according to an output from a task control circuit
CN1299199C (zh) 流水线化可编辑处理器及其复位方法
KR930004214B1 (ko) 데이타 처리 시스템
US7000132B2 (en) Signal-initiated power management method for a pipelined data processor
US6438700B1 (en) System and method to reduce power consumption in advanced RISC machine (ARM) based systems
TW448366B (en) Zero overhead computer interrupts with task switching
EP3803588A1 (en) Embedded scheduling of hardware resources for hardware acceleration
EP0662652A2 (en) Method and apparatus for reducing power consumption in a computer system
WO2008023427A1 (fr) Dispositif de traitement de tâche
US8082429B2 (en) Information processing apparatus and exception control circuit
CN1391164A (zh) 计算机主机板开关机测试方法
CN112559403B (zh) 一种处理器及其中的中断控制器
US8447960B2 (en) Pausing and activating thread state upon pin assertion by external logic monitoring polling loop exit time condition
US6041371A (en) Asynchronous input/output for integrated circuits that latches external asynchronous signal in feedback path of state machine
GB2506169A (en) Limiting task context restore if a flag indicates task processing is disabled
CN2570871Y (zh) 计算机主机板开关机测试装置
US6199143B1 (en) Computing system with fast data transfer of CPU state related information
US7124277B2 (en) Method and apparatus for a trace cache trace-end predictor
JPH11143789A (ja) バストレース装置
US7124285B2 (en) Peak power reduction when updating future file
JP2636074B2 (ja) マイクロプロセッサ
JP2885548B2 (ja) パイプライン制御方式
CN118363897A (zh) 基于risc-v架构的中断延迟电路、控制方法及设备
JPH052485A (ja) パイプライン制御方式
JPH0423087A (ja) データ駆動型データ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081226

Address after: Massachusetts, USA

Patentee after: ANALOG DEVICES, Inc.

Address before: California, USA

Co-patentee before: ANALOG DEVICES, Inc.

Patentee before: INTEL Corp.

ASS Succession or assignment of patent right

Owner name: ANALOG DEVICES, INC.

Free format text: FORMER OWNER: INTEL CORP

Effective date: 20081226

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070207

Termination date: 20201005

CF01 Termination of patent right due to non-payment of annual fee