CN1487656A

CN1487656A - 供给泵电路

Info

Publication number: CN1487656A
Application number: CNA021425906A
Authority: CN
Inventors: 名野隆夫; 植本彰
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-09-24
Filing date: 2002-09-24
Publication date: 2004-04-07

Abstract

本发明提供一种高效率且大输出电流的供给泵电路。该供给泵设置有：根据时钟脉冲来控制电荷转送用MOS晶体管M1至M4的导通/断开的电平移位电路S1至S4；以及从供给泵电路的中途分支且输出正的升压电压的分支供给泵电路BC，通过使用分支供给泵电路的各级的输出V4、V5以作为电平移位电路S3、S4的高电位侧的电源，而使供给泵电路的电荷转送用MOS晶体管M1至M4在导通时其栅极·源极间电压成为大致固定值。

Description

供给泵电路

技术领域

本发明涉及一种用在电源电路等的供给泵电路，特别是涉及一种能以高效率输出大电流的供给泵电路。

已知技术

近年来在录相机、数字式照相机(DSC)、DSC电话机等影像机器是要载入影像而使用CCD(Charge coupled Devices)。用以驱动CCD的CCD驱动电路需要正、负的高电压(+数V)且为大电流(数mA)的电源电路。目前为使用转换调整器(Switching Requlator)以产生上述高电压。

转换调整器能以高性能，即高功率效率(输出功率/输入功率)产生高电压。但其电路在电流的转换(Switching)时有产生高谐波杂音的缺点，而必须将电源电路屏蔽使用。又必须使用线圈作为外部零件。

另一方面，供给泵电路虽能以小杂音产生高电压，但已知有功率效率不良的缺点，对在功率效率为最优先的规格的携带机器无法使用此种供给泵电路作为电源电路。因此如能实现高性能的供给泵电路则对携带机器的小型化有贡献。

已往的最基本的供给泵电路已知有狄克森(Dickson)供给泵电路。该电路例如在技术文献“John F.Dickson On-chip High-VoltageGeneration in NMOS Integrated Circuits Using an Improved VoltageMultiplier Technique IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.SC-11，No.3pp，374-378，JUNE 1976”有详细记载。

图21表示四级的狄克森供给泵电路的概略电路图。如图21所示将五个二极管串联连接。C为耦合容量，CL为输出容量CLK与CLKB为互相相反相位的输入时钟脉冲(clock pulse)。51为时钟驱动器，52为电流负荷。

在稳定状态下在输出有定电流lout流动时，朝供给泵电路的输入电流为来自输入电压Vin的电流及从时钟驱动器供给的电流。该等电流在忽略对在寄生容量的充放电电流状态则如下，在φ1＝H(High)，φ2＝L(Lowh)期间，在图中的实线箭头方向流动有2Iout的平均电流。

另外，在φ1＝L(Lowh)，φ2＝H(High)期间，则在图中的虚线箭头方向流动有2Iout的平均电流。在时钟周期的该等平均电流均为Iout。在稳定状态时的供给泵电路的升压电压Vout如下表示。(数学式1)

V_out＝V_in-V_d+n(V_φ’-V₁-V_d)

式中的Vφ，为在各连接结点(node)中随时钟脉冲的变化，因耦合容量而产生的电压振幅。V1为因输出电流Iout而产生的电压降，Vin为输入电压而在通常正升压时为电源电压Vdd，在负升压时为OV。Vd为顺方向偏压二极管电压(Forward bias diode voltage)，n为泵(pumping)级数。又V1与Vφ’可由下式表示。(数学式2)

V₁＝I_out/f(C+C_S)＝2I_outT/2/C+C_S(数学式3)

V_φ’＝V_φC/C+C_S式中C为时钟耦合容量(clock coupling capacitance)，C_S为在各连接结点中的寄生容量(stray capacitance at each node)，Vφ为时钟脉冲振幅(clock pulse amplitude)，f为时钟脉冲的频率，T为时钟周期(clockperiod)。如忽略从时钟驱动器流入寄生容量的充放电电流，且Vin＝Vdd时，供给泵电路的功率效率可由下式表示。(数学式4)

η＝V_outI_out/(n+1)V_ddI_out＝V_out/(n+1)V_dd

如上所述，在供给泵电路中，通过使用二极管作为电荷转送元件(charge transer device)，并将电荷逐次转送至次级以进行升压。然而，考虑装载于MOS集成电路时，以其过程的适合性而言则使用MOS晶体管比使用接合的二极管更容易实行。因而有使用MOS晶体管以代替二极管来作为电荷转送用元件的提案。此时在式(1)中，Vd为MOS晶体管的阈值电压(threshold voltage)Vth。

为了要消除阈值电压Vth份的电压损失(voltage loss)以实现高性能供给泵电路，必需降低对应在Iout的值的电荷转送用MOS晶体管的阻抗。因此，使电荷转送用MOS晶体管的通道(channel)宽度最适当化，同时将其栅极·源极间电压Vgs提高在电源电压Vdd以上较为有效。实现上述效果的供给泵电路例如在技术文献“Jieh-Tsomg Wu MOSCharge Pumps for Low Voltage Operation IEEE JOURNAL OF SOLID-STATE CIRCUITS Vol.33，No.4 APRIL 1998”有详细记载。

本发明者在研究上述技术文献的供给泵电路后发现有以下的问题。图22表示该文献所记载的一供给泵电路的电路图。图中的MD1至MD4为各供给泵结点的初期设定用的二极管而无助于供给泵动作。该电路的特征为将升压之后级的供给泵结点的电压还原，并供给2Vdd以作为电荷转送用MOS晶体管MS1至MS3的栅极·源极间电压Vgs。但对在最后级的电荷转送用MOS晶体管MS4供给2Vdd以作为其Vgs将有困难，而无法避免电压损失的发生。

图23表示上述文献记载的另一供给泵电路的动态(dynamic)方式的供给泵电路。该电路为了避免MOS晶体管MD4的Vgs降低为Vdd+(Vdd-Vth)，及MOS晶体管MDO的Vgs降低为(Vdd-Vth)，而使用自举(boot-strap)方式的高电压时钟产生器(High-voltage clockgenerator)。另外，全部电荷转送用MOS晶体管MS1至MS4为由N通道(channel)型构成。

上述方式在电流负载小时，由于电荷转通用MOS晶体管尺寸较小，即其栅极寄生容量较小因此效果很好。然而，为了实现大电流输出的供给泵电路，必须将电荷转送用MOS晶体管的通道宽度设定为数mm，其结果，MOS晶体管的栅极寄生容量变大(数pf)，而难利用自举电路方式作成2Vdd的时钟脉冲。此外，有必须另外想出对在后级的电荷转送用MOS晶体管的栅极·源极间电压Vgs施加电源电压Vdd以上的电压的方法的缺点。

发明内容

本发明是为解决上述已往技术的问题而开发的，其目的在于提供一种能消除起因在电荷转送用MOS晶体管的阈值电压Vth的电压损失且为高效率大输出电流的供给泵电路。

另外，本发明的目的在于：通过将全部电荷转送用MOS晶体管的栅极·源极间电压Vgs设定为大约一固定值，以确保栅极氧化膜耐压，并且可使电荷转送用MOS晶体管成为最适当的设计。

本发明的供给泵电路具有：串联连接的多个电荷转送用晶体管；一端为连接在该等电荷转送用晶体管的各连接点的耦合电容器；对所述耦合电容器的另一端交互地供给反相的时钟脉冲的时钟驱动器；从所述电荷转送用晶体管的连接点分支而设置的分支供给泵电路；以及根据该分支供给泵电路的输出以控制所述电荷转送用晶体管的导通/断开的控制电路。

根据上述构成，由于根据来自分支供给泵电路的升压输出，而通过控制电路将电荷转送晶体管导通时供给电平移位高的栅极电压，因此可提供一种能消除起因在电荷转送用晶体管的阈值电压Vth的电压损失，且为高效率、大输出电流的供给泵电路。

另外，通过将全部电荷转送用晶体管的栅极·源极间电压Vgs的绝对值设定大致固定值(例如2Vdd)，可稳定地确保栅极氧化膜耐压，并且可使电荷转送用晶体管成为最适当设计。

本发明的供给泵电路有具有：对初级的电荷转送MOS晶体管施加预定的外部电压，并且为串联连接的多个P通道型的电荷转送用MOS晶体管；一端为连接在所述电荷转送用MOS晶体管的各连接点的耦合电容器：以及对所述耦合电容器的另一端交互地供给反相的时钟脉冲的时钟驱动器；而在从后级的电荷转送用MOS晶体管输出正的升压电压的供给泵中，设置根据所述时钟脉冲而控制所述供给泵电路的所述电荷转送用MOS晶体管的导通·断开的多个电平移位电路，并供给供给泵电路的各级的输出以作为该电平移位电路的高电位侧的电源。

根据上述的构成，由于通过电平移位电路将电荷转送MOS晶体管导通时供给电平移位高的栅极电压，因此能提供一种消除起因在电荷转送用MOS晶体管的阈值电压Vth的电压损失，并且是个高效率、大输出电流的供给泵电路。

另外，由于将全部电荷转送MOS晶体管以单一通道型采构成，因而能减少制造工序数。

附图说明

图1是表示本发明实施例1的供给泵电路的电路图。

图2(a)至(c)表示电平移位电路的构成及动作波形的图。

图3表示本发明实施例1的供给泵电路的动作的时序图。

图4表示本发明实施例1的供给泵电路的各供给泵结点的电压波形的图。

图5表示本发明实施例2的供给泵电路的电路图。

图6表示本发明实施例2的供给泵电路的动作的时序图。

图7表示本发明实施例2的供给泵电路的各供给泵结点的电压波形的图。

图8表示本发明实施例3的供给泵电路的电路图。

图9(a)至(c)是表示电平移位电路的构成及动作波形的图。

图10表示本发明实施例3的供给泵电路的动作的时序图。

图11表示本发明实施例3的供给泵电路的各供给泵结点的电压波形的图。

图12表示本发明实施例4的供给泵电路的电路图。

图13表示本发明实施例5的供给泵电路的电路图。

图14表示本发明实施例6的供给泵电路的电路图。

图15表示本发明实施例7的供给泵电路的电路图。

图16表示本发明实施例7的供给泵电路的动作的时序图。

图17表示本发明实施例7的供给泵电路的各供给泵结点的电压波形的图。

图18表示本发明实施例8的供给泵电路的电路图。

图19表示本发明实施例9的供给泵电路的电路图。

图20表示本发明实施例10的供给泵电路的电路图。

图21表示已往的供给泵电路的电路图。

图22图表示已往的供给泵电路的电路图。

图23表示已往的供给泵电路的电路图。

图中：

51、CD时钟驱动器 52电流负荷

Bc分支供给泵电路 C耦合电容量

C1至C5耦合电容器 CL输出电容量

CLK、CLKB时钟脉冲 INV输入反相器

M1至M16 MOS晶体管 MD1至MD4二极管

MS1至MS4电荷转送用MOS晶体管

S1至S4电平移位电路

具体实施方式

实施例1

图1表示本发明实施例1的三级供给泵电路的电路图。

如图1所示，四个电荷转送用MOS晶体管M1至M4为串联连接。M1至M4均为N通道型。源极与基板为连接成同电位以使M1至M4的栅极·基板间电压Vgb与栅极·源极间电压Vgs为同一值。其目的为抑制MOS晶体管的反向栅极偏压效果(Back Gate Bias Effect)。M1的源极供给有作为输送电压Vin的电源电压Vdd。从M4的漏极输出有正的升压电压Vout以供给至电流负载L。

C1、C2、C3是一端连接在电荷转送用MOS晶体管M1至M4的连接点(供给泵结点)的耦合电容器。对耦合电容器C1至C3的另一端交互地施加时钟脉冲CLK及与其反相的CLKB。时钟脉冲CLK及CLKB为经由时钟驱动器CD而供给。如时钟驱动器CD的电源电压为Vdd，则时钟脉冲CLK与CLKB的振幅为Vdd。

电平移位电路S1至S4(控制电路)的输出为供给至电荷转送用MOS晶体管M1至M4的各栅极。电平移位电路S1至S4，后述均为同样的构成，交互地输入有时钟脉冲CLK’、CLKB’。时钟脉冲CLK’及CLKB’同样地经由时钟驱动器而供给。

从电荷转送MOS晶体管M3与M4的连接点分支而串连接有两个电荷转送MOS晶体管M5、M6。电荷转送MOS晶体管M5、M6是通过分别连接栅极与源极以构成二极管。在M5与M6的连接点连接有耦合电容器C4的一端。对耦合电容器C4的另一端施加时钟脉冲CLKB。另外，在M6的源极连接有耦合电容器C5的一端。对耦合电容器C5的另一端施加时钟脉冲CLK。

由上述电荷转送MOS晶体管M5、M6及耦合电容器C4、C5所构成的电路为狄克森型供给泵电路。M5、M6均为N通道型。该电路由于从供给泵电路的第3级分支，因此以下称的为分支供给泵电路Bc。该分支供给泵电路Bc是如后述，用以供给电平移位电路S3、S4的高电位侧的电源。

图2表示电平移位电路S1至S4的电路构成及动作波形图。如图2(a)所示，该电平移位电路具有输入反相器(Inverter)INV，差动输入MOS晶体管M11及M12，及交叉连接的MOS晶体管M13及M14。

该电平移位电路又具有上拉(pull up)连接的MOS晶体管M15、M16。对MOS晶体管M5的栅极施加电压V12。并对源极施加电位A(高电位侧的电源)。

另外，对MOS晶体管M16的栅极施加与V12反相的电压V11、并对其源极施加电位B(低电位侧的电源)。在此，电位A＞电位B。M11、M12为N通道型，而M13至M16为P通道型。

如图2(b)所示，对于上述构成的电平移位电路，也可将MOS晶体管M15、M16变更为反相器构成。图2(c)所示上述构成的电平移位电路的动作波形。

已往的电平移位电路为输出高(High)电位与OV，而该电平移位电路的特征为交互输出电位A与中间电位B(A＞B＞OV)。从输入电压与输出电压间的移相关系的观点来看，该电平移位电路为反转电路。由于使用本发明的电平移位电路，如后述可将电荷转送用MOS晶体管M1至M4的栅极·漏极间电压的绝对值调整为大致固定电压(2Vdd)。

电平移位电路S1至S4与供给泵电路的连接关系如下所述。对电平移位电路S1输入时钟脉冲CLK’，使用M2与M2的连接点的电位V2以作为高电位侧的电源，使用输入电压Vin(＝Vdd)以作为低电位侧的电源。即，电平移位电路S1在时钟脉冲CLK’为低电位时，将“V2”输出至M1的栅极。由此使M1导通。另外，在时钟冲CLK’为高电位时，则将“Vdd”输出至M1的栅极。由此使M1断开。

对电平移位电路S2输入以时钟脉冲CLKB’，使用M3与M4的连接点的电位V3以作为高电位侧的电源，使用M1与M2的连接点的电位V1以作为低电位侧的电源。即，电平移位电路S2在时钟脉冲的CLKB’为低电位时，将“V3”输出至M2的栅极。由此使M2导通。另外，在时钟脉冲CLKB’为高电位时，将“V1”输出至M2的栅极。由此使M2断开。

对电平移位电路S3输入时钟脉冲CLK’，使用分支供给泵电路Bc所输出的M5与M6的连接点的电位V4以作为高电位侧的电源，使用M2与M3的连接点的电位V2以作为低电位侧的电源。即，电平移位电路S3在时钟脉冲CLK’为低电位时，输出“V4”至M3的栅极。由此使M3导通。另外，在时钟脉冲CLK’为高电位时，将“V2”输出至M3的栅极。由此使M3断开。

对电平移位电路S4输入时钟脉冲CLKB’，使用M6的漏极电位V5作为高电位侧的电源，使用M3与M4的连接点的电位V3以作为低电位侧的电源。即，电平移位电路84在时钟脉冲CLKB’为低电位时，将“V5，，输出至M4的栅极。由此使M4导通。另外，在时钟脉冲CLKB’为高电位时，将“V3”输出至M4的栅极。由此使M4断开。

时钟脉冲CLK’与CLKB’分别由时钟脉冲CLK与CLKB而作成，为了防止电荷转送用MOS晶体管M1至M4发生电流的逆流，而使低(Low)期间较短。由于电荷转送用MOS晶体管M1至M4未连接二极管，因而有发生逆向电流的危险，会使功率效率恶化。因而为了防止上述逆向电流而将电荷转送用MOS晶体管M1至M4的导通期间减短，而在断开期间使施加在耦合电容器C1至C3的时钟脉冲CLK、CLKB产生变化，以实行供给泵作用。图3表示上述时钟脉冲的相位关系。

根据上述构成的供给泵电路，电荷转送用晶体管M1至M4的栅极·源极间电压Vgs(晶体管为导通状态下)的绝对值如下，可导出为2Vdd。首先成立下式的关系。

Vgs(M1)＝V2-Vin

Vgs(M2)＝V3-V1

Vgs(M3)＝V4-V2

Vgs(M4)＝V5-V3

其次，考虑稳定状态的供给泵的升压动作。图4表示各供给泵结点的电压波形V1、V2、V3、Vout。由该图可得知，在M1、M3导通时(CLK’＝L)，V1＝Vdd，V2＝3Vdd，V3＝3Vdd。

另外，在分支供给泵电路Bc中，V4＝5Vdd-Vth，V5＝5Vdd-2Vth，Vth为电荷转送用晶体管M5、M6的阈值电压。

另一方面，在M2、M4导通(CLKB’＝L)时，V1＝2Vdd，V2＝2Vdd，V3＝4Vdd。在分支供给泵电路Bc中，V4＝4Vdd-Vth，V5＝6Vdd-2Vth。

因此，成立Vgs(M1导通时)＝V2-Vin＝2Vdd，Vgs(M2导通时)＝V3-V1＝2Vdd，Vgs(M3导通时)＝V4-V2＝2Vdd-Vth，Vgs(M4导通时)＝V5-V3＝2Vdd-2Vth。

如上所述，可导出全部电荷转送用MOD晶体管于导通时的Vgs绝对值大约为同一值2Vdd。因此，通过高Vgs而使电荷转送用MOS晶体管M1至M4的导通电阻降低，以实现高效率大输出电流的供给泵电路。再者，只需将电荷转送用MOS晶体管M1至M4的栅极氧化膜厚(thicknessof gate oxide)一概设计成能耐2Vdd的电压，因此与电荷转送用MOS晶体管的Vgs为不均匀的情况相比较，可将导通电阻(ON-stateresistance)设计成较低而得到良好的效率。

以上，就本发明的实施例的三级供给泵电路加以说明，但其级数不限定在三级。又在上述三级供给泵电路中，虽可将其电荷转送用MOS晶体管的Vgs绝对值调整为大2Vdd，但在多级供给泵电路中，也可将电荷转送，用MOS晶体管的Vgs绝对值设定为3Vdd以上。

因此，可利用更后级的连接结点的电压来作为电平移位电路S1至S4的高电位侧的电源，但如考虑栅极氧化膜耐压(breakdown voltage of gateoxide)，则其绝对值以2Vdd最为适当。

实施例2

其次，说明本发明的实施例2的供给泵电路。上述的供给泵电路为进行正电压的升压，图5表示进行负升压(0V以下的升压)的三级供给泵电路的电路图。该供给泵电路输出一3Vdd的升压电压。

图5中，四个电荷转送用MOS晶体管M1至M4为串联连接。M1至M4均为P通道型。源极与基板为连接成同电位，以使M1至M4的栅极·基板间电压Vgb与栅极·源极间电压Vgs为同一值。对M1的源极供给接地电压Vss(＝0V)以作为输入电压Vin。此点是将实施例1的供给泵电路的极性反转的构成。输出来自M4的漏极的负的升压电压Vout(＝-3Vdd)并供给至电流负载L。

C1、C2、C3为一端连接在电荷转送用MOS晶体管M1至M4的连接点(供给泵结点)的耦合电等器。对耦合电容等C1至C3的另一端交互地施加有时钟脉冲CLK及与其反相的时钟脉冲CLKB。时钟脉冲CLK及CLKB为经由时钟驱动器CD而供给。此点与实施例1相同。

对在电荷转送用MOS晶体管M1至M4的各栅极供给有电平移位电路S1至S4(控制电路)的输出。电平移位电路S1至S4的构成与实施例1所说明的完全相同(图2)。对在电平移位电路S1至S4交互地输入时钟脉冲CLK’与CLKB’。时钟脉冲CLK及CLKB’也同样地经由时钟驱动器CD而供给。

从电荷转送MOS电扇体M3与M4的连接点分支而串联连接有两个电荷转送晶体管M5与M6。M5与M6均为P通导型。在M5与M6的连接点连接有耦合电容器C4的一端。对耦合电容器C4的另一端施加有时钟脉冲CLKB。耦合电容器C5的一端连接在M6的源极。而对耦合电容器C5的另一端施加有时钟脉冲CLK。

由上述电荷转送MOS晶体管M5、M6及耦合电容器C4、C5所构成的电路，是构成分支供给泵电路Bc。该分支供给泵电路Bc用来作为电平移位电路S3与S4的低电位侧的电源。

电平移位电路S1至S4与供给泵电路的连接关系如下。对电平移位电路S1输入时钟脉冲CLK’，使用M2与M3的连接点电位V2以作为低电位侧的电源(图2的电位B)，使用输入电压Vin(＝0v)以作为高电位侧的电源(图2的电位A)。即，时钟脉冲CLK’在高电位时，电平移位电路S1输出“V2”至M1的栅极，。由此使M1导通。另外，在时钟脉冲CLK’在低电位时，将“0V”输出至M1的栅极。由此使M1断开。

对在电平移位电路S2输入时钟脉冲CLKB’，使用M3与M4的连接点的电位V3以作为低电位侧的电源，使用M1与M2的连接点的电位V1以作为高电位侧的电源。即，在时钟脉冲CLKB’为高电位时，电平移位电路S2输出“V3”至M2的栅极。由此使M2导通。另外，在时钟脉冲CLKB’为低电位时，将“V1”输出至M1的栅极。由此使M2断开。

对电平移位电路S3输入时钟脉冲CLK’，使用分支供给泵电路Bc所输出的M5与M6的连接点的电位V4以作为低电位侧的电源，使用M2与M3的连接点的电位V2以作为高电位侧的电源。即，在时钟脉冲CLK’为高电位时，电平移位电路S3输出“V4”至M3的栅极。由此使M3导通。另外，时钟脉冲CLK’，为低电位时，将“V2”输出至M3的的栅极。由此使M2断开。

对电平移位电路S4输入时钟脉冲CLKB’，使用M6的漏极电位V5以作为低电位侧的电源，使用M3与M4的连接点的电位V3以作为高电位侧的电源。即，在时钟脉冲CLKB’为高电位时，将“V5“输出至M4的栅极。由此使M4导通。另外，在时钟脉冲CLKB’为低电位时，将“V3”输出至M4的栅极。由此使M4断开。

时钟脉冲CLK’与CLKB’分别由时钟脉冲CLK与CLKB而作成，为了防止电荷转送用MOS晶体管M1至M4发生反向电流，而使高(High)电位期间变短。此点与实施例1相反。电荷转送用MOS晶体管M1于M4因未连接有二极管、因此有反向电流流动的危险而使功率效率恶化。因此，为了防止上述反向电流，使电荷转通用MOS晶体管M1至M4的导通期间变短，而在断开期间使施加在耦合电容器C1至C3的时钟脉冲CLK、CLKB产生变化，以进行供给泵作用。上述时钟脉冲的相位关系如图6所示。

根据上述构成的供给泵电路，电荷转送用晶体管M1至M4的栅极，源极间电压Vgs(晶体管为导通状态时)的绝对值如下式，可导出大约调整在2Vdd。首先成立下式的关系，此点与实施例1相同。

Vgs(M1)＝V2-Vin＝V2

Vgs(M2)＝V3-V1

Vgs(M3)＝V4-V2

Vgs(M4)＝V5-V3

其次，考虑稳定状态的供给泵的升压动作。图7表示各供给泵结点的电压波形V1、V2、V3、Vout。图中，CND电位为0V。

从该图可得知，在M1、M3导通时(CLK’＝H)，V1＝0，V2＝-2Vdd，V3＝-2Vdd。另外，在分支供给泵电路Bc中，V4＝-4Vdd+Vth，V5＝-4Vdd+2Vth。在此的Vth为电荷转送用晶体管M5、M6的阈值电压。

另一方面，在M2、M4导通时(CLKB’＝H)，V1＝-Vdd，V2＝-Vdd，V3＝-3Vdd。另外，在分支供给泵电路Bc中，V4＝-3Vdd+Vth，V5＝-5Vdd+2Vth。

因此，可成立Vgs(M1导通时)＝V2＝-2Vdd

Vgs(M2导通时)＝V3-V1＝-2Vdd

Vgs(M3导通时)＝V4-V2＝-2Vdd+Vth

Vgs(M4导通时)＝V5-V3＝-2Vdd+2Vth。

如上所述，在实施例2中，可导出全部电荷转送用MOS晶体管导通时的Vgs绝对值为大致同一值2Vdd。因此，与实施例1同样地通过高Vgs而使电荷转送用MOS晶体管M1至M4的导通电阻降低，以实现高效率大输出电流的供给泵电路。另外，由于只需将电荷转送用MOS晶体管M 1至M4的栅极氧化膜厚(thickness of gate oxide)一概设计成耐2Vdd的厚度即可，因此与电荷转送用MOS晶体管的Vgs为不均匀的状态时相比较，可将导通电阻(ON-state resistance)设计成较低而得到良好的效率。

以上为就输出负的升压电压的三级供给泵电路加以说明，但其级数不限定在三级。另外，上述三级供给泵电路中，虽将电荷转送用MOS晶体管的Vgs的绝对值调整为大致2Vdd，但在多级供给泵电路中，可将电荷转送用MOS晶体管的Vgs的绝对值设定在3Vdd以上。

因此，也可利用更后级的连接结点的电压来作为电平移位电路S1至S4的低电位侧的电源。但如考虑栅极氧化膜耐压(breakdown voltage ofgate oxide)，则其绝对值以2Vdd最为适当。

实施例3

图8表示本发明实施例3的三级供给泵电路的电路图。

如图8所示，四个电荷转送用MOS晶体管M1至M4为串联连接。M1至M4均为P通道型。栅极与基板为连接成同电位，以便M1至M4的栅极·基板间电压Vgb与栅极·源极间电压Vgs成为同一值。其目的为抑制MOS晶体管的反向栅极高压效果(Back Gate Bias Effect)。对M1的源极供给电源电压Vdd(为外合电压，例如，+5V)以作为输入电压Vin。另外，输出来自M4的漏极的升压电压Vout，以供给至电流负载L。

C1、C2、C3为其一端连接在电荷转送用MOS晶体管M1至M4的连接点(供给泵结点)的耦合电容器。对耦合电容器C1至C3的另一端交互地施加时钟脉冲CLK及与其反相的时钟脉冲CLKB。时钟脉冲CLK、CLKB为经由时钟驱动器CD而供给。当时钟驱动器CD的电源电压为Vdd时，则时钟脉冲CLK、CLKB的振幅为Vdd。

对电荷转送用MOS晶体管M1至M4的各栅极供给有电平移位电路S1至S4的输出。电平移位电路S1至S4如后述，均具有相同的构成，并交互地输入有时钟脉冲CLK’与CLKB’。时钟脉冲CLK’CLKB’也同样经由时钟驱动器CD而供给。

图9表示电平移位电路S1至S4的电路构成及动作波的图。如图9(a)所示，该电平移位电路具有输入反相器INV，差动输入MOS晶体管M1与M12，以及交叉连接的MOS晶体管M13与M14。

该电平移位电路又具有上拉连接的MOS晶体管M15、M16。对MOS晶体管M15的栅极施加电压V11，并对源极施电位A(高电位侧的电源)。

对于MOS晶体管M16的栅极施加与V11相反相的电压V12，并对源极施加电位B(低电位侧的电源)。在此电位A＞电位B。M11及M12为N通道型，M13至M16为P通道型。

另外，如图9(b)所示，在上述构成的电平移位电路中，也可将MOS晶体管M15、M16变更为反相器构成。图9(c)表示上述构成的电平移位电路的动作波形。

已往的电平移位电路为输出高(High)电位及0V，相对于此，本电平移位电路则交互地输出电位A及中间电位B(A＞B＞0V)。由输入电压与输出电压的关系而言，本电平移位电路为非反转电路。

电平移位电路S1至S4与供给泵电路的连接关系如下。对电平移位电路S1输入时钟脉冲CLK’，供给M1与M2的连接点的电位V1以作为高电位侧的电源，供给接地电压(＝0V)以作为低电位侧的电源。电平移位电路S1在时钟脉冲CLK’为低电位时，输出“0V”至M1的栅极。由此使M1导通。另外，在时钟脉冲CLK’为高电位时，输出“V1＝2Vdd”至M1的栅极。由此使M1断开。

对于电平移位电路S2输入时钟脉冲CLKB’，供给M2与M3的连接点的电位V2以作为高电位侧的电源，供给接地电压(0V)以作为低电位侧的电源。电平移位电路S2在时钟脉冲CLKB’为低电位时，输出“0V”至M2的栅极。由此使M2导通。另外，在时钟脉冲CLKB’为高电位时，输出“V2”至M2的栅极。由此使M2断开。

对电平移位电路S3输入时钟脉冲CLK’，供给M3与M4的连接点的电位V3以作为高电位侧的电源，供给接地电压(0V)以作为低电位侧的电源。电平移位电路S3在时钟脉冲CLK’为低电位时，输出“0V”至M3的栅极。由此使M3导通，另外，在时钟脉冲CLK’为高电位时，输出“V3”至M3的栅极，由此使M3断开。

对于电平移位电路S4输入时钟脉冲CLKB’，供给Vout(＝4Vdd)以作为高电位侧的电源，供给接地电压(＝0V)以作为低电位侧的电源。电平移位电路S4在时钟脉冲CLKB’为低电位时，输出“0V”至M4的栅极。由此便M4导通。另外，在时钟脉冲CLKB’为高电位时，输出“Vout”至M4的栅极。由此使M4断开。

时钟脉冲CLX’及CLKB’分别由时钟脉冲CLK及CLKB而作成，为了防止在电荷转送用MOS晶体管M1至M4发生逆流，而使低(Low)期间缩短。由于电荷转送用MOS晶体管M1至M4未连接二极管，因此有发生逆向电流流动的危险，而使功率效率恶化，因此，为了防止上述逆向电流，使电荷转送用MOS晶体管M1至M4的导通期间缩短，在断开期间使施加冷耦合电容器C1至C3的时钟脉冲CLK、CLKB产生变化，以进行供给泵作用。图10表示上述时钟脉冲的相位关系。

根据上述构成的供给泵电路，电荷转送用晶体管M1至M4栅极·源极间电压Vgs(晶体管为导通状态时)的值如下。

Vgs(M1)＝0V-V1

Vgs(M2)＝0V-V2

Vgs(M3)＝0V-V3

Vgs(M4)＝0V-V4

其次，考虑稳定状态的供给泵的升压动作。图11表示各供给泵结点的电压波形V1、V2、V3、Vout。从该图可得知，M1、M3导通时(CLK’＝L)，V1＝Vdd，V2＝3Vdd，V3＝3Vdd。

另一方面，在M2、M4导通(CLKB’＝L)时，V1＝2Vdd，V2＝2Vdd，V3＝4Vdd。

因此，Vgs(M1导通时)＝-V1＝-Vdd

Vgs(M2导通时)＝-V2＝-2Vdd

Vgs(M3导通时)＝-V3＝-3Vdd

Vgs(M4导通时)＝-V4＝-4Vdd

因此，由于对M2至M4施加有绝对值为2Vdd以上的高Vgs，因而降低M2至M4的导通电阻，能实现高效率且大输出电流的供给泵电路。另外，由于电荷转送MOS晶体管M1至M4均由P通道型构成，因而能缩短制造工序。本实施例虽就三级供给泵电路加以说明，但其级数不限定在三级。

其次，参照图12说明本发明实施例4的供给泵电路。实施例4与实施例3不同之处在于：供给电原电压Vdd(为外部电压，例如为+5V)以作为电平移位电路S3、S4的低电位侧的电源。

因此，电荷转送用晶体管M1至M4的栅极·源极间电压Vgs(晶体管为导通状态时)的值如下。

Vgs(M1)＝0V-V1

Vgs(M2)＝0V-V2

Vgs(M3)＝0V-V3

Vgs(M4)＝0V-V4

在此在稳定状态的各供给泵结点的电压V1、V2、V3、Vout与实施例3相同(参照图11)。

因此，可成立Vgs(M1导通时)＝-V1＝-Vdd

Vgs(M2导通时)＝-V2＝-2Vdd

Vgs(M3导通时)＝Vdd-V3＝Vdd-3Vdd＝-2Vdd

Vgs(M4导通时)＝Vdd-V4＝Vdd-4Vdd＝-3Vdd

如上所述，电荷转送用晶体管M1至M4导通状态时的栅极·源极间电压Vgs虽不均匀，但与实施例3相比较，可将其差减小。因此，只需将电荷转送用MOS晶体管M1至M4的栅极氧化膜厚(thickness of gateoxide)一概设计成能耐3Vdd(绝对值)的厚度均可，因此与实施例3(电荷转送用MOS晶体管的Vgs更不均匀)相比较，可将导通电路(ON-state resistance)设计成较低而使效率良好。

实施例5

其次，参照图13说明本发明实施例5的供给泵电路。本实施例与实施例3不同之处在于：供给供给泵电路的中途级的输出V1、V2以作为电平移位电路S3的低电位侧的电源。

Vgs(M1)＝0V-V1

Vgs(M2)＝0V-V2

Vgs(M3)＝V1-V3

Vgs(M4)＝V2-V4

在此，稳定状态的各供给泵结点的电压V1、V2、V3、Vout与实施例3相同(参照图11)。

因此，可成立Vgs(M1导通时)＝-V1＝-Vdd

Vgs(M2导通时)＝-V2＝-2Vdd

Vgs(M3导通时)＝V1-V3＝Vdd-3Vdd＝-2Vdd

Vgs(M4导通时)＝V2-V4＝2Vdd-4Vdd＝-2Vdd

如上所述，栅极·源极间电压Vgs是只在M1为-Vdd，而在M2至M4均为-2Vdd。因此，只需将电荷转送用MOS晶体管M1至M4的栅极氧化膜一概设计成能耐2Vdd(绝对值)的厚度即可，因而与实施例1及2(电荷转送用MOS晶体管的Vgs更不均匀)相比较，可将导通电阻设计成较低而得到良好的效率。

实施例6

其次，参照图14说明本发明实施例6的供给泵电路。本实施例与实施例3不同之处在于：供给电源电压Vdd以作为电平移位电路S3的低电位侧的电源，并且供给供给泵电路的中途级的输出V2以作为电平移位电路S4的低电位侧的电源。

Vgs(M1)＝0V-V1

Vgs(M2)＝0V-V2

Vgs(M3)＝Vdd-V3

Vgs(M4)＝V2-V4

因此，Vgs(M1导通时)＝-V1＝-Vdd

Vgs(M2导通时)＝-V2＝-2Vdd

Vgs(M3导通时)＝Vdd-V3＝Vdd-3Vdd＝-2Vdd

Vgs(M4导通时)＝V2-V4＝2Vdd-4Vdd＝-2Vdd

如上所述，栅极·源极间电压Vgs只在M1为-Vdd，在M2至M4为-2Vdd，因此本实施例具有与所述实施例3相同的效果。

实施例7

其次，参照图15说明本发明实施例7的供给泵电路。图15表示进行负升压(0V以下的升压)的三级供给泵电路的电路图。该供给泵电路输出-3Vdd的升压电压。

在图15中，四个电荷转送用MOS晶体管M1至M4为串联连接。M1至M4均为N通道型。源极与基板为连接成同电位，以使M1至M4的栅极·基板开电压Vgb与栅极·源极间电压Vgs为同一值。其目的为抑制反向栅极偏压效果。对M1的源极供给接地电位0V以作为输入电压Vin。另外，输出来自M4的漏极的升压电压Vout(-3Vdd)，并供给至电流负载。

C1、C2、C3为一端连接在电荷转送用MOS晶体管M1至M4的连接点(供给泵结点)的耦合电容器。对耦合电容器C1至C3的另一端交互地施加有时钟脉冲CLK及与其反相的时钟脉冲CLKB。时钟脉冲CLK及CLKB为经由时钟驱动器而供给。当时钟驱动器CD的电源电压为Vdd时、则时钟脉冲CLK、CLKB的振幅为Vdd。

对电荷转送用MOS晶体管M1至M4的各栅极，供给有电平移位电路S 1至S4的输出。电平移位电路S1至S4的构成与以上所述者相同而省略其说明(参照图9)。对电平移位电路S1至S4交互地输入时钟脉冲CLK’及CLKB’。时钟脉冲CLK’及CLKB’也同样经由时钟驱动器CD而供给。

电平移位电路S1至S4与供给泵电路的连接关系如下。到电平移位电路S1输入时钟脉冲CLK’，供给电源电压Vdd以作为高电位侧的电源，并且供给M1与M2的连接点的电位V1以作为低电位侧的电源。电平移位电路S1在时钟脉冲CLK’为高电位时，输出“Vdd”至M1的栅极。由此使M1导通。另外，在时钟脉冲CLK’为低电位时，输出“V1＝-Vdd”至M1的栅极。由此使M1断开。

对电平移位电路S2输入时钟脉冲CLKB’，供给电源电压Vdd以作为高电位侧的电源，并供给M2与M3的连接点的电位V2以作为低电位侧的电源。电平移位电路S2在时钟脉冲CLKB’为高电位时，输出“Vdd”至M2的栅极。由此使M2导通。另外，在时钟脉冲CLKB’为低电位时，输出“V2＝-2Vdd”至M2的栅极，由此使M2断开。

对电平移位电路S3输入时钟脉冲CLK’，供给电源电压Vdd以作为高电位侧的电源，并供给M3与M4的连接点的电位V3以作为低电位侧的电源。电平移位电路S3在时钟脉冲CLK’为高电位时，输出“Vdd”至M3的栅极。由此使M3导通。另外，在时钟脉冲CLK’为低电位时，输出“V3＝-3Vdd”至M3的栅极，由此使M3断开。

对电平移位电路S4输入时钟脉冲CLKB’，供给电源电压Vdd以作为高电位侧的电源，并供给输出电压Vout(＝-3Vdd)以作为低电位侧的电源。电平移位电路S4在时钟脉冲CLKB’为高电位时，输出“Vdd”至M4的栅极。由此使M4导通。另外，在时钟脉冲CLKB’为低电位时，输出“Vout”至M4的栅极。由此使M4断开。

时钟脉冲CLK’与CLKB’分别由时钟脉冲CLK与CLKB而作成，为防止在电荷转送用MOS晶体管M1至M4发生逆向电流，将低(Low)电位期间设定为较长。由于电荷转送用MOS晶体管M1至M4未连接二极管，因而有发生逆向电流的危险，这些将使电流效率恶化。因此，为了防止逆向电流的发生，使电荷转送用MOS晶体管M1至M4的导通期间变短，而在断开期间使施加在耦合电容器C1至C3的时钟脉冲CLK、CLKB产生变化，以进行供给泵动作。图16表示上述时钟脉冲的相位关系，

根据上述构成的供给泵电路，其电荷转送用晶体管M1至M4的栅极·源极间电压Vgs(晶体管为导通状态时)的值如下。

Vgs(M1)＝Vdd-V1

Vgs(M2)＝Vdd-V2

Vgs(M3)＝Vdd-V3

Vgs(M4)＝Vdd-V4

其次，考虑稳定状态的供给泵的升压动作。图17表示各供给泵结点的电压波形V1、V2、V3、Vout。从该图可得知，M1及M3导通时(CLK’＝H)，V1＝0V，V2＝-2Vdd，V3＝-2Vdd。

另一方面，在M2及M4导通时，(CLKB’＝H)，V1-Vdd，V2＝-Vdd，V3＝-3Vdd。

因此，Vgs(M1导通时)＝Vdd-0V＝Vdd

Vgs(M2导通时)＝Vdd-V2＝-Vdd-(-Vdd)＝2Vdd

Vgs(M3导通时)＝Vdd-V3＝Vdd-(-Vdd)＝2Vdd

Vgs(M4导通时)＝Vdd-V4＝Vdd-(-3Vdd)＝4Vdd

因此，对在M2至M4施加有绝对值为2Vdd以上的高Vgs，因而更降低M2至M4的导通电阻，可实现高效率且大输出电流的供给泵电路。另外，由于电荷转送用MOS晶体管M1至M4均由N通道型晶体管构成，因此可缩短其制造工序。本实施例虽就三级供给泵电路加以说明，但其级数并不限定于三级。

实施例8

其次，参照图18说明本发明实施例8的供给泵电路。本实施例与实施例7不同之处在于；供给接地电压0V以作为电平移位电路S3及S4的低电位侧的电源。

Vgs(M1)＝Vdd-V1

Vgs(M2)＝Vdd-V2

Vgs(M3)＝-V3

Vgs(M4)＝-V4

在此，稳定状态的各供给泵结点的电压V1、V2、V3、Vout与实施例7相同(参照图17)。

因此，Vgs(M1导通时)＝Vdd

Vgs(M2导通时)＝2Vdd

Vgs(M3导通时)＝-V3＝-(-2Vdd)＝2Vdd

Vgs(M4导通时)＝-V4＝-(-3Vdd)＝4Vdd

如上所述，电荷转送用晶体管M1至M4在导通状态时的栅极，源极间电压Vgs虽然不均匀，但与实施例7相比较，可将其差减小、因而只需将电荷转送用MOS晶体管M1至M4的栅极氧化膜厚一概设计成能耐3Vdd(绝对值)的厚度即可，因与实施例7(电荷转送用MOS晶体管的Vgs更不均匀)相比较，可将导通电阻设计为较低而得到良好的效率。

实施例9

其次，参照图19说明本发明实施例9的供给泵电路。本实施例与实施例5不同之处在于：供给供给泵电路的中途级的输出电位V1及V2以作为电平移位电路S3及S4的高电位侧的电源。

Vgs(M1)＝Vdd-V1

Vgs(M2)＝Vdd-V2

Vgs(M3)＝V1-V3

Vgs(M4)＝V2-V4

因此，Vgs(M1导通时)＝Vdd

Vgs(M2导通时)＝2Vdd

Vgs(M3导通时)＝V1-V3＝0-(-2Vdd)＝2Vdd

Vgs(M4导通时)＝V2-V4＝-Vdd-(-3Vdd)＝2Vdd

如上所述，栅极·源极间电压Vgs只有在M1为Vdd，而在M2至M4均为2Vdd。因此只需将电荷转送用MOS晶体管M1至M4的栅极氧化膜厚一概设计成能耐2Vdd(绝对值)的厚度即可，与实施例5及6(电荷转送用MOS晶体管的Vgs更不均匀)相比较，可将导通电阻设计为较低而使效率良好。

实施例10

其次，参照图20说明本发明实施例10的供给泵电路。本实施例与实施例5不同之处在于：供给接地电压0V以作为电平移位电路S3的高电位侧的电源，并供给供给泵电路的中途级的输出电位V2以作为电平移位电路S4的高电位侧的电源。

Vgs(M1)＝Vdd-V1

Vgs(M2)＝Vdd-V2

Vgs(M3)＝-V3

Vgs(M4)＝V2-V4

因此，Vgs(M1导通时)＝Vdd

Vgs(M2导通时)＝2Vdd

Vgs(M3导通时)＝-V3＝-(-2Vdd)＝2Vdd

Vgs(M4导通时)＝V2-V4＝-Vdd-(-3Vdd)＝2Vdd

如上所述，栅极·源极间电压Vgs只有在M1为Vdd，而在M2至M4均为2Vdd，因此本实施例与所述实施例9具有相同的效果。

根据本发明，由于对电荷转送用MOS晶体管的栅极·源极间电压Vgs能施加阈值电压以上的电压，因而能提供无电压损失的高效率的供给泵电路。

另外，通过绝对值2Vdd以上的高栅极·源极间电压Vgs，而使电荷转送用MOS晶体管M1至M4的导通电阻降低，实现高效率且大输出电流的供给泵电路。

另外，由于能将电荷转送用MOS晶体管的栅极·源极间电压，及栅极。基板间电压调整为大致一定电压(例如为绝对值2Vdd)，因此只需将栅极氧化膜厚设计成能耐一定电压的厚度即可。因此，与电荷转送用MOS晶体管的栅极·源极间电压Vgs为不均匀的情况相比较，能将导通电阻设计为更低。

根据本发明，能提供正升压及负升压的供给泵电路，并可任意设定该供给泵的级数，因而可获得所希望的升压电压。

另外，根据本发明，由于电荷转送用MOS晶体管均可以同一通道型来构成，因此有减少制造工序的优点。

Claims

1.一种供给泵电路，其特征在于，具有：串联连接的多个电荷转送用晶体管；一端为连接在所述电荷转送用晶体管的各连接点的耦合电容器：对所述耦合电容器的另一端交互地供给反相的时钟脉冲的时钟驱动器；从所述电荷转送用晶体管的连接点分支而设置的分支供给泵电路；以及根据该分支供给泵电路的输出来控制所述电荷转送用晶体管的导通断开的控制电路。

2.一种供给泵电路，其特征在于具有：串联连接的多个电荷转送用晶体管；一端为连接在所述电荷转送用晶体管的各连接点的耦合电容等；对所述耦合电容器的另一端交互地供给反相的时钟脉冲的时钟驱动器；根据所述时钟脉冲来控制所述电荷转送用晶体管的导通断开的多个电平移位电路；从所述电荷转送用晶体管的各连接点分支且输出正的升压电压的分支供给泵电路；通过使用所述分支供给泵电路的各级的输出以作为所述电平移位电路电路的高电位侧的电源，而使所述供给泵电路的电荷转送用晶体管导通时其栅极·源极间电压成为大致为一定值。

3.根据权利要求2所述的供给泵电路，其特征在于所述分支供给泵电路具有：串联连接的多个第2电荷转送用晶体管；一端为连接于所述第2电荷转送用晶体管的各连接点的耦合电容器；以及对所述耦合电容器的另一端交互的供给反相地时钟脉冲的时钟驱动器。

4.根据权利要求2或3所述的供给泵电路，其特征在于所述电荷转送用MOS晶体管为N通道型。

5.一种供给泵电路，其特征在于具有：串联连接的多个电荷转送用晶体管；一端为连接在所述电荷转送用晶体管的各连接点的耦合电容器；对所述耦合电容器的另一端交互地供给反相的时钟脉冲的时钟驱动器；根据所述时钟脉冲来控制所述供给泵电路的所述电荷转送用晶体管的导通断开的多个电平移位电路；以及从所述电荷转送用晶体管的连接点分支且输出负的升压电压的分支供给泵电路；通过使用所述分支供给泵，电路的各级的输出以作为所述电平移位电路的低电位侧的电源，而使所述供给泵电路的电荷转送用晶体管在导通时其栅极·源极间电压成为大致一定值。

6.根据权利要求5所述的供给泵电路，其特征在于所述分支供给泵电路具有：串联连接的多个第2电荷转送用MOS晶体管；一端为连接在所述第2电荷转送用MOS晶体管的各连接点的耦合电容器；并对所述耦合电容器的另一端交互地供给反相的时钟脉冲。

7.根据权利要求5或6所述的供给泵电路，其特征在于所述电荷转送用晶体管是P通道型。

8.一种供给泵电路，其特征在于具有：串联连接的多个P通道型电荷转送用MOS晶体管；一端为连接在所述电荷转送用MOS晶体管的各连接点的耦合电容器；对所述耦合电容器的另一端交互地供给反相的时钟脉冲的时钟驱动器；以及根据所述时钟脉冲来控制所述供给泵电路的所述电荷转送用MOS晶体管的导通断开的多个电平移位电路；并供给供给泵电路的各级的输出以作为所述电平移位电路的高电位侧的电源。

9.根据权利要求8所述的供给泵电路，其特征在于供给接地电压以作为所述电平移位电路的低电位侧的电源。

10.根据权利要求8所述的供给泵电路，其特征在于所述多个电平移位电路中，供给接地电压以作为一部分的电平移位电路的低电位侧的电源，而对于其他的电平移位电路，供给所述外部电压以作为其低电位侧的电源。

11.根据权利要求8所述的供给泵电路，其特征在于在所述多的电平移位电路中，供给接地电压以作为一部分的电平移位电路的低电位侧电源，而对于其他电平移位电路，供给供给泵电路的中途级的输出以作为其低电位侧的电源。

12.一种供给泵电路，其特征在于具有：串联连接的多个N通道型电荷转送用MOS晶体管；一端为连接在所述电荷转送用MOS晶体管的各连接点的耦合电容器；对所述耦合电容器的另一端交互地供给反向的时钟脉冲的时钟驱动器；根据所述时钟脉冲来控制所述供给泵电路的所述电荷转送用MOS晶体管的导通断开的多个电平移位电路；并供给供给泵电路的各级的输出以作为所述电平移位电路的低电位侧的电源。

13.根据权利要求12所述的供给泵电路，其特征在于供给正的外部电压以作为所述多的电平移位电路的高电位侧的电源。

14.根据权利要求12所述的供给泵电路，其特征在于所述多个电平移位电路中，供给正的外部电压以作为一部分的电平移位电路的高电位侧的电源，对于其他电平移位电路则供给接地电位以作为其高电位侧的电源。

15.根据权利要求12所述的供给泵电路，其特征在于所述多个电平移位电路中，供给所述外部电压以作为一部分的电平移位电路的高电位侧的电源，对于其他电平移位电路则供给供给泵电路的中途级的输出以作为其高电位侧的电源。