CN1485999A - 欧洲数字音频广播接收器的信道解码器及其信道解码方法 - Google Patents
欧洲数字音频广播接收器的信道解码器及其信道解码方法 Download PDFInfo
- Publication number
- CN1485999A CN1485999A CNA031784879A CN03178487A CN1485999A CN 1485999 A CN1485999 A CN 1485999A CN A031784879 A CNA031784879 A CN A031784879A CN 03178487 A CN03178487 A CN 03178487A CN 1485999 A CN1485999 A CN 1485999A
- Authority
- CN
- China
- Prior art keywords
- data
- address
- cutting
- viterbi decoder
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
- H04L1/0068—Rate matching by puncturing
- H04L1/0069—Puncturing patterns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
- H03M13/6505—Memory efficient implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/12—Arrangements for observation, testing or troubleshooting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Artificial Intelligence (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
用于DAB接收器的信道解码装置,包括:去交织器存储器,具有指定多个数据组中一个数据组的第一地址、指定各个数据组中包括的数据中一个数据的第二地址。去交织器存储器具有这样的数据结构,将第二地址作为上地址,将第一地址作为下地址。信道解码装置具有去删截单元,根据删截信息在被删截的数据的位置插入预定值由此产生去删截的数据。去删截单元根据删截信息控制维特比解码器解码。性能测量装置提供给信道解码装置,包括删截信息插入单元,在从解码器输入的信号中插入信息数据作为删截信息;误差计算单元,利用插入的信息数据比较维特比解码器的输入和输出数据来计算其解码误差率。去交织器的使用变得更为有效,缩短了维特比解码器的解码时间。
Description
技术领域
本发明涉及一种欧洲数字音频广播(DAB)接收器,具体涉及一种信道解码装置。
背景技术
图1是用于一般欧洲数字音频广播(DAB)接收器的信道解码装置的示意方框图。
DAB接收器的信道解码装置包括映射器10、去交织器存储器20、去交织器30、去删截单元40、缓冲器50和维特比解码器60。
映射器10存储到去交织器存储器20的I和Q数据的输入。
去交织器存储器20通常在维特比解码中具有对应于16个公共交织帧(CIF)的大约4M比特的容量,并且存储从映射器10输入的数据。
去交织器30根据删截信息在16个相应的CIF(软判定类型)的发送端以交织的顺序一个接一个读取数据。删截信息通常包括用于欧洲DAB发射器/接收器的诸如1111、1110、1100、1000的4种删截矢量。
去删截单元40根据删截矢量来执行去删截,即在发送端被删截的数据的位置插入预定的数据。更具体而言,在发送端通过对单个数据的卷积编码来产生多个数据,并且为了增进卷积编码的数据的传输率,在发送之前对一些数据删截。根据删截矢量,去删截单元40在所接收的删截数据中插入例如7的数据。
缓冲器50根据删截矢量存储去交织和去删截的数据,并且随后输出软判定的4比特。
下面的表1示出了在卷积编码、删截和去删截之后的各个数据D。
[表1]
数据 | D | |||
卷积编码数据 | 4D0,4D1,4D2,4D3, | |||
删截矢量 | 1111 | 1110 | 1100 | 1000 |
删截数据 | 4D04D14D24D3 | 4D04D14D2 | 4D04D1 | 4D0 |
去删截数据 | 4D04D14D24D3 | 4D04D14D27 | 4D04D177 | 4D0777 |
维特比解码器60以4比特软判定数据的单位对缓冲器50的去删截数据执行维特比解码,4比特软判定数据即4D04D14D24D3,4D04D14D27,4D04D177,4D0777(4D=4比特数据)。
但是,传统的欧洲DAB接收器的信道解码装置具有下列缺陷。
第一个问题涉及去交织器存储器20的地址结构,下面示出其示例。
[示例1]
CIF地址(比特) | 数据地址(15比特) |
如在示例1中所示,4比特CIF地址被设置为上地址,而每个CIF的15比特数据地址被设置为下地址。因此,去交织器存储器20在作为4比特CIF地址和15比特数据地址的组合的绝对地址中存储数据。因为彼此独立地操作CIF地址和数据地址,去交织变得更容易。但是,存在一个缺点,即CIF总是具有未填充数据的空白空间。这表示在各个CIF中的空白地址和带来的存储空间的浪费。
传统欧洲DAB接收器的信道解码装置的第二个问题是解码时间。图2是图解图1的信道解码装置的工作的时序图。
如在图2的时序图中所示,根据“读”信号,根据删截矢量以不规则的定时读取在去交织器存储器20中存储的数据。例如,对于删截矢量‘1111’,与时钟信号CLK对应地逐个读取数据4D0,4D1,4D2,4D3。对于删截矢量‘1000’,在4个时钟信号期间仅仅读取一个数据、即4D0。同时,对于维特比解码器60对信号viterbi_ENABLE的接收,以规则的周期来解码数据。以4个时钟周期来施加Vitebi_ENABLE信号。虽然对于删截矢量‘1111’没有时钟信号的浪费,对于删截矢量‘1100’浪费了2个时钟信号,对于删截矢量‘1000’浪费了3个时钟信号。结果,对于DAB数据的全体帧,解码时间和功耗提高。
第三,在图3的方框图中示意地示出的维特比解码器60的性能测量装置70中存在一个问题。通过测量误差率、即通过利用来自维特比解码器60的输出信号在维特比解码之前估计数据然后将所估计的数据与输入到维特比解码器60的数据相比较,确定维特比解码器60的性能。
如图3所示,维特比解码器60的性能测量装置70包括硬判定单元71、延迟单元72、重新编码器73、删截单元74、误差计算单元75和误差显示单元76。
硬判定单元71将输入到维特比解码器60的软判定数据转换为硬判定数据。在延迟单元72将硬判定数据延迟解码和从维特比解码器60输出数据的持续时间。在所述延迟之后输出数据。当从维特比解码器60输出所解码的数据的时候,输出数据在重新编码器73被卷积解码,并且在删截单元74按照删截信息被删截。来自删截单元74的删截数据和来自延迟单元72的延迟数据被输入到误差计算单元75以便与未被删截的数据相比较,结果,计算误差率。通过误差显示单元76来从外部显示所计算的误差率。
在传统的性能测量装置70中,与信道解码装置的去删截单元40相同的删截单元74被另外要求来产生用于卷积编码的数据的删截的删截矢量。于是,系统变得复杂,并且不必要的功耗增长。
发明内容
因此,本发明的第一个方面是改进去交织器存储器的地址结构以便提高其效率。
本发明的第二方面是降低整个系统的信道编码时间以便降低功耗。
本发明的第三方面是以简单的结构来实现用于维特比解码器的性能测量装置,以便降低系统的功耗和复杂性。
为了实现本发明的上述方面和/或特征,提供了一种欧洲数字音频广播接收器,将参照本发明的几个实施例来说明这种欧洲数字音频广播接收器。
按照第一个优选实施例,欧洲数字音频广播(DAB)接收器的信道解码装置包括:去交织器存储器,具有指定在多个数据组中的一个数据组的第一地址、指定在各个数据组中包括的数据中的一个数据的第二地址,所述去交织器存储器具有这样的数据结构,其中将第二地址作为上地址,将第一地址作为下地址;映射器,用于按照去交织器存储器的地址结构在去交织器存储器中映射和存储输入的数据;去交织器,用于以规则的定时,去交织在去交织器存储器中存储的数据,因此产生去交织的数据;去删截单元,用于根据删截信息在被删截的数据的位置插入预定的值,因此产生去删截的数据;维特比解码器,用于将预定单元的编码数据解码为在编码之前的原始形式,预定单元的编码数据由去交织的数据和去删截的数据组成。
多个数据组是公共交织的帧,在多个数据组中的那个数据组具有4比特的地址,数据中的一个数据具有15比特的地址,并且去交织器存储器的地址结构将15比特的地址作为上地址,将4比特的地址作为下地址。
同样按照第一优选实施例,一种欧洲数字音频广播(DAB)接收器的信道解码方法包括步骤:按照一种地址结构来存储数据,所述地址结构具有指定在多个数据组中的一个数据组的第一地址、指定在各个数据组中包括的数据中的一个数据的第二地址,所述数据结构将第二地址作为上地址,将第一地址作为下地址;以规则的定时去交织按照所述地址结构存储的数据,因此产生去交织的数据;根据删截信息在被删截的数据的位置插入预定的值,因此产生去删截的数据;将预定单元的编码数据解码为在编码之前的原始形式,预定单元的编码数据由去交织的数据和去删截的数据组成。
按照本发明的第二优选实施例,一种欧洲数字音频广播(DAB)接收器的信道解码装置包括:映射器,用于映射和在去交织器存储器中存储输入数据;去交织器,用于以规则的定时,去交织在去交织器存储器中存储的数据,因此产生去交织的数据;去删截单元,用于根据删截信息在被删截的数据的位置插入预定的值,因此产生去删截的数据;维特比解码器,用于将预定单元的编码数据解码为在编码之前的原始形式,预定单元的编码数据由去交织的数据和去删截的数据组成。所述去删截单元根据删截信息控制维特比解码器的解码。
去删截单元当去交织的数据被输入到维特比解码器的时候向维特比解码器施加一个使能信号以操作维特比解码器。去删截的数据当所述使能信号被施加到维特比解码器的时候被输入到维特比解码器。
同样,按照本发明的第二优选实施例,一种欧洲数字音频广播(DAB)接收器的信道解码方法包括步骤:映射和存储输入数据;按照预定的规则去交织以规则的定时存储的存储数据,因此产生去交织的数据;根据删截信息在被删截的数据的位置插入预定的值,因此产生去删截的数据;将预定单元的编码数据解码为在编码之前的原始形式,预定单元的编码数据由去交织的数据和去删截的数据组成,并且从维特比解码器被输入。
去删截步骤还包括步骤:向维特比解码器施加一个使能信号以操作维特比解码器。当交织的数据被输入到维特比解码器的时候根据删截信息来向维特比解码器施加所述使能信号。去删截步骤当所述使能信号被施加到维特比解码器的时候向维特比解码器输入去交织的数据。
按照本发明的第三优选实施例,提供给欧洲数字音频广播(DAB)接收器的信道解码装置的性能测量装置包括:删截信息插入单元,用于在从维特比解码器输入的信号中插入信息数据作为删截信息;重新编码器,用于卷积编码从维特比解码器输出的信号;误差计算单元,用于利用信息数据来估计删截信息,并且通过将来自维特比解码器的数据与卷积编码的数据相比较来计算解码误差率。
本发明还提供了一种硬判定单元,用于将被插入信息数据和随后从删截信息插入单元输出的数据转换为硬判定数据。硬判定单元根据信息数据来估计删截信息,并且向误差计算单元提供估计的删截信息。
同时,一种性能测量方法包括步骤:在从维特比解码器输入的数据中插入信息数据作为删截信息,并且根据通过信息数据估计的删截信息、通过比较输入到维特比解码器的数据和从维特比解码器输出的数据来计算误差率。
本发明还提供了将被插入信息数据的数据转换为硬判定数据的步骤。硬判定转换步骤根据信息数据估计删截信息,误差计算步骤通过利用所估计的删截信息来计算误差率。
按照本发明的优选实施例,改进的地址结构的去交织器存储器使得能够有效地利用存储器,并且控制在维特比解码器上的去删截单元缩短了解码时间。而且,因为可以以简单的结构来构造维特比解码器的性能测量装置的电路,因此,整个信道解码系统可以继而具有简单的结构。
附图说明
通过参照附图详细说明本发明的优选实施例,本发明的上述目的和其他特点将会变得更加清楚,其中:
图1是传统的数字音频广播(DAB)接收器的信道解码装置的示意方框图;
图2是图解图1的操作的时序图;
图3是图1的维特比解码器的性能测量装置的示意方框图;
图4是按照本发明的欧洲数字音频广播(DAB)接收器的信道解码装置的示意方框图;
图5是图解按照本发明的第一优选实施例的存储器地址结构的图;
图6是图解按照本发明的第一优选实施的信道解码方法的流程图;
图7是图解按照本发明的第二优选实施例的操作的时序图;
图8是图解按照本发明的第二优选实施例的信道解码方法的时序图;
图9是图解按照本发明的第三优选实施例的信道解码装置的性能测量装置的示意方框图;
图10是图解按照本发明的第三优选实施例的信道解码装置的性能测量方法的流程图。
具体实施方式
以下,参照附图来详细说明本发明。
图4是按照本发明的用于数字音频广播(DAB)接收器的信道解码装置的示意方框图。参见图4,将更为详细地说明第一到第三优选实施例。
信道解码装置包括映射器100、去交织器存储器200、去交织器300、去删截单元400、缓冲器500和维特比解码器600。
映射器100向去交织器存储器200映射和存储I和Q数据的输入。
去交织器存储器200具有对应于16公共交织的帧(CIF)的大约4M比特的容量,并且也具有作为4比特CIF地址和15比特数据地址的组合的绝对地址。
去交织器300进行去交织,即在发送端按照交织的顺序一个接一个地读出存储在去交织器存储器200中的16个CIF的数据。取代根据删截信息来读取数据,去交织器300根据删截信息以规则的定时读取数据。
根据删截信息,去删截单元400在发送端被删截的删截数据的位置插入预定的数据。例如,利用删截数据‘1000’,去删截单元400在三个删截数据的位置插入作为中间软判定数据的‘7’。然后,去删截单元400输出去删截的数据。
缓冲器500存储软判定的4比特数据,即存储16比特的去交织和去删截数据,并且向维特比解码器600输出所述数据。
维特比解码器600对于从缓冲器500输入的16比特数据进行维特比解码。后面将参照第二优选实施例说明在去删截单元400的控制下的、维特比解码器600的操作。
参照附图将更为详细地数据本发明的优选实施例。
按照所提供的用于实现第一目的的本发明的第一优选实施例,改进了去交织器存储器200的地址结构,从而增进了存储器的存储效率。
在描述按照第一优选实施例的改进的地址结构的同时将参考示例2和图5的表格。图6用于说明按照改进的地址结构的信道解码方法。
按照本发明的第一优选实施例的去交织器存储器200的改进的地址结构如下:
[示例2]
数据地址(15比特) | CIF地址(4比特) |
去交织器存储器200具有CIF的15比特的地址数据作为上地址,CIF的4比特地址作为下地址。
下面参照图5的表格所述的是与按照传统的存储器地址结构存储的数据的映射相比较的按照上述存储器地址结构的数据的映射。
为了方便描述实施例,假定4比特的CIF地址是2比特CIF地址,假定15比特的数据地址是3比特的数据地址。而且,将参照图5主要说明传统的地址结构和第一优选实施例的地址结构的空地址空间。
如图5所示,在具有一种地址结构——它具有作为上地址的CIF地址和作为下地址的数据地址——的传统的存储器中(示例1),数据1D到4D被依序存储在各个CIF中,按照被存储的数据的大小在各个CIF中留下空地址100和111(指示为黑单元)。
与传统的存储器相比较,在一种地址结构——它具有作为上地址的数据地址和作为下地址的CIF地址——的第一优选实施例的存储器中(示例2),以线性形式相对于地址结构映射数据,于是在整体存储器地址结构的下面部分集中地留下空地址空间。空地址空间可以被另外用于存储其他数据,结果,改善了存储器的存储效率。
映射器100按照去交织器存储器200的地址结构存储输入数据,如示例2所示(步骤S110)。接着,去交织器300进行去交织,即一个接一个地读取在如示例2中所示的去交织器存储器200的地址结构中的存储数据(步骤S130)。根据删截信息、即按照删截矢量,去删截单元400在在发送端被删截的数据的位置插入预定的数据(步骤S150)。软判定维特比解码器600对于在16比特数据单元中的数据进行维特比解码(步骤S170)。
如果考虑到一般的4M比特存储容量和OFDM码元数据,去交织器存储器200可以在空存储空间另外存储最多12288比特CIF数据,所述去交织器存储器200具有按照本发明的诸如示例2中所示的地址结构的地址结构。结果,完全地利用了存储器容量。
接着,按照被提供用于实现第二目的的本发明的第二优选实施例,维特比解码器600的解码操作被适当地控制以便可以缩短整个解码时间。
图7是图解第二优选实施例的时序图,图8是图解按照第二优选实施例的信道解码方法的流程图。下面将参照图7和8更为详细地说明本发明的第二优选实施例。
去交织器300在与每个时钟信号CLK同步地接收到读取信号的时候,进行去交织,即以规则的定时从去交织器存储器200读取所存储的数据(4D0、4D1、4D2、4D3、4D0、4D1、4D0…)(步骤210)。
接着,根据从去删截单元400输入的删截信息,预定的数据被插入到在规则定时被输入的去交织的数据,即在输入的去交织数据的删截数据的位置插入预定数据(步骤S230)。
在去交织和去删截之后的数据被以16比特数据的单位输入到软判定维特比解码器600。
维特比解码器600根据删截矢量从去删截单元400接收维特比_使能信号,并且于是进行解码(步骤S250)。
例如,当在去交织的数据4D04D14D24D3中的最后的数据、即4D3被输入到维特比解码器600的时候,利用删截矢量‘1111’,去删截单元400向维特比解码器600施加维特比使能信号。当在去交织的数据4D04D1中的最后的数据、即4D1被输入到维特比解码器600的时候,利用删截矢量‘1100’,去删截单元400向维特比解码器600施加维特比_使能信号。作为维特比使能信号同时被输入的去删截数据被施加到维特比解码器600。
因为根据删截矢量从去删截单元400向维特比解码器600施加维特比_使能信号,因此可以缩短解码时间。例如,在有许多删截的数据的情况下,例如对于删截矢量‘1000’的情况下,与传统的情况相比较,解码时间缩短为三个时钟CLK信号。
考虑到全体DAB帧,信道解码装置的解码时间被实质地降低,并且因此功耗降低。
接着,按照被通过来实现第三目的的第三优选实施例,用于确定维特比解码器600的性能的性能测量装置700被以简单的电路结构设计,并且因此消耗了较少的功率。
图9是按照本发明的第三优选实施例得信道解码装置得性能测量装置700的示意方框图,图10是图解图9的性能测量装置700的性能测量方法的流程图。
下面参照图9和10更详细地说明第三优选实施例。
性能测量装置700包括删截矢量插入单元710、硬判定单元720、延迟单元730、重新编码器740、误差计算单元750和误差显示单元760。
删截矢量插入单元710在去删截的数据中插入删截矢量信息。
如上所述,在一般的欧洲DAB系统中,删截矢量通常具有四种类型,即对于硬判定的1111、1110、1100、1000,每个比特是4比特的软判定数据。‘1’表示无删截,‘0’表示删截。左端是最高有效位(MSB),因此从左端开始输入。如删截矢量中所示,MSB总是被设置为‘1’,在0比特之后的所有比特总是被设置为‘0’。可以利用2比特数据来估计删截矢量信息,所述2比特数据对应于删截矢量的零“0”的数量。下面将更详细地说明删截矢量的估计。删截矢量插入单元710向去删截的数量加上一个比特,于是输出其中插入17比特删截矢量信息的数据。从删截矢量插入单元710输出的17比特数据如下:
1.对于删截矢量‘1111’,输出数据包括‘0、4D、4D、4D、4D’
2.对于删截矢量‘1110’,输出数据包括‘1、0、4D、4D、4D’
3.对于删截矢量‘1100’,输出数据包括‘1、8、7、4D、4D’
4.对于删截矢量‘1000’,输出数据包括‘1、8、8、7、4D’。
(其中,‘4D’表示4比特数据,‘7’表示预定的去删截数据,‘8’表示用于建立关于删截矢量的‘1’比特数量的2比特信息的预定的数据)
硬判定单元720将来自删截矢量插入单元710的17比特数据转换为硬判定数据(步骤S330)。将软判定数据转换为硬判定数据涉及将由‘0’到‘15’表示的数据转换为由‘0’或‘1’表示的数据的处理。例如,14软判定数据被转换为‘1’硬判定数据,2软判定数据被转换为‘0’硬判定数据。
在转换之后,以如下的各个数据结构来从硬判定单元720输出5比特数据。
1.从‘0、4D、4D、4D、4D’的17比特数据输出‘0、D、D、D、D’的5比特数据
2.从‘1、0、4D、4D、4D’的17比特数据输出‘1、0、D、D、D’的5比特数据
3.从‘1、8、7、4D、4D’的17比特数据输出‘1、1、0、D、D’的5比特数据
4.从‘1、8、8、7、4D’的17比特数据输出‘1、1、1、0、D’的5比特数据
延迟单元730将5比特硬判定数据延迟维特比解码器600的处理时间,然后输出被延迟的数据。
以与发送端的卷积编码器相同的电路构造的重新编码器740对在维特比解码器600解码的数据执行卷积编码。于是,重新编码器740将单个数据编码为多个数据。
利用在硬判定数据中包括的删截信息,误差计算单元750将来自重新编码器740的数据仅仅与硬判定数据的未删截比特相比较(步骤350),其中硬判定数据被延迟维特比解码器600的处理时间相同的持续时间,并且随后从显示单元7被输出。删截矢量分别被从5比特硬判定数据提取如下:
1.在‘0’MSB的5比特硬判定数据的情况下,删截矢量是‘1111’
2.在‘1’MSB和MSB的下一个是‘0’比特的5比特硬判定数据的情况下,删截矢量是‘1110’
3.在‘1’MSB和MSB的后面是‘10’2比特的5比特硬判定数据的情况下,删截矢量是‘1100’
4.在‘1’MSB和MSB的后面是‘11’2比特的5比特硬判定数据的情况下,删截矢量是‘1000’
换句话说,误差计算单元750根据从延迟单元730和从重新编码器740的数据估计的删截矢量来计算维特比解码器600的误差率。
误差显示单元760外部显示由误差计算单元750计算的误差率。
因为在去删截数据中插入删截信息,维特比解码器600的性能测量装置700要求不需要删截单元(74;图4),因此,可以以简单的设计来构造它。
按照本发明的第一个方面,具有改进的地址结构的去交织器存储器以线性的方式来存储数据,并且有效地利用空的存储空间。
按照本发明的第二方面,根据删截信息向维特比解码器施加使能信号,并且缩短维特比解码器的解码时间。结果,DAB接收器的整体信道解码装置的解码时间被缩短,并且因此缩短了功耗。
按照本发明的第三方面,通过维特比解码器的性能测量装置在去删截的数据中插入1比特的删截信息。结果,降低了传输信号的大小,并且简化了电路设计。换句话说,可以获得简单的电路和更少的功耗。
考虑到欧洲数字音频广播(DAB)系统被用于在移动通信应用中,如上所述的本发明的特征、特别是降低的功耗会非常有效。
虽然已经说明了一些本发明的实施例,本领域的技术人员会明白,本发明不限于所述的优选实施例,而是在不脱离所附的权利要求所限定的本发明的精神和范围的情况下,可以进行各种改变和改进。
Claims (14)
1.一种欧洲数字音频广播(DAB)接收器的信道解码装置,包括:
去交织器存储器,具有指定在多个数据组中的一个数据组的第一地址、指定在各个数据组中包括的数据中的一个数据的第二地址,所述去交织器存储器具有这样的数据结构,其中将第二地址作为上地址,将第一地址作为下地址;
映射器,用于按照去交织器存储器的地址结构在去交织器存储器中映射和存储输入的数据;
去交织器,用于以规则的定时,去交织在去交织器存储器中存储的数据,因此产生去交织的数据;
去删截单元,用于根据删截信息在被删截的数据的位置插入预定的值,因此产生去删截的数据;
维特比解码器,用于将预定单元的编码数据解码为在编码之前的原始形式,预定单元的编码数据由去交织的数据和去删截的数据组成。
2.按照权利要求1的信道解码装置,其中
多个数据组是公共交织的帧,
在多个数据组中的所述一个数据组具有4比特的地址,
数据中的一个数据具有15比特的地址,并且
去交织器存储器的地址结构将15比特的地址作为上地址,将4比特的地址作为下地址。
3.一种欧洲数字音频广播(DAB)接收器的信道解码方法,包括步骤:
按照一种地址结构来存储数据,所述地址结构具有指定在多个数据组中的一个数据组的第一地址、指定在各个数据组中包括的数据中的一个数据的第二地址,所述数据结构将第二地址作为上地址,将第一地址作为下地址;
以规则的定时去交织按照所述地址结构存储的数据,因此产生去交织的数据;
根据删截信息在被删截的数据的位置插入预定的值,因此产生去删截的数据;
将预定单元的编码数据解码为在编码之前的原始形式,预定单元的编码数据由去交织的数据和去删截的数据组成。
4.按照权利要求3的信道解码方法,其中,在存储步骤中:
多个数据组是公共交织的帧,
在多个数据组中的所述一个数据组具有4比特的地址,
数据中的一个数据具有15比特的地址,并且
存储步骤按照这样的地址结构来存储数据,即将15比特的地址作为上地址,将4比特的地址作为下地址。
5.一种欧洲数字音频广播(DAB)接收器的信道解码装置,包括:
映射器,用于映射和在去交织器存储器中存储输入数据;
去交织器,用于以规则的定时,去交织在去交织器存储器中存储的数据,因此产生去交织的数据;
去删截单元,用于根据删截信息在被删截的数据的位置插入预定的值,因此产生去删截的数据;
维特比解码器,用于将预定单元的编码数据解码为在编码之前的原始形式,预定单元的编码数据由去交织的数据和去删截的数据组成,
其中,所述去删截单元根据删截信息控制维特比解码器的解码。
6.按照权利要求5的信道解码装置,其中,去删截单元当去交织的数据被输入到维特比解码器的时候向维特比解码器施加一个使能信号以操作维特比解码器。
7.按照权利要求5的信道解码装置,其中,去删截的数据当所述使能信号被施加到维特比解码器的时候被输入到维特比解码器。
8.一种欧洲数字音频广播(DAB)接收器的信道解码方法,包括步骤:
映射和存储输入数据;
按照预定的规则去交织以规则的定时存储的存储数据,因此产生去交织的数据;
根据删截信息在被删截的数据的位置插入预定的值,因此产生去删截的数据;
将预定单元的编码数据解码为在编码之前的原始形式,预定单元的编码数据由去交织的数据和去删截的数据组成,并且从维特比解码器被输入。
9.按照权利要求8的信道解码方法,其中去删截步骤还包括步骤:向维特比解码器施加一个使能信号以操作维特比解码器,其中
当交织的数据被输入到维特比解码器的时候根据删截信息来向维特比解码器施加所述使能信号。
10.按照权利要求8的信道解码方法,其中去删截步骤当所述使能信号被施加到维特比解码器的时候向维特比解码器输入去交织的数据。
11.一种提供给欧洲数字音频广播(DAB)接收器的信道解码装置的性能测量装置,包括:
删截信息插入单元,用于在从维特比解码器输入的信号中插入信息数据作为删截信息;
重新编码器,用于卷积编码从维特比解码器输出的信号;
误差计算单元,用于利用信息数据来估计删截信息,并且通过将来自维特比解码器的数据与卷积编码的数据相比较来计算解码误差率。
12.按照权利要求11的性能测量装置,还包括一种硬判定单元,用于将被插入信息数据和随后从删截信息插入单元输出的数据转换为硬判定数据,其中
硬判定单元根据信息数据来估计删截信息,并且向误差计算单元提供估计的删截信息。
13.一种提供给欧洲数字音频广播(DAB)接收器的信道解码装置的性能测量装置的性能测量方法,包括步骤:
在从维特比解码器输入的数据中插入信息数据作为删截信息;并且
根据通过信息数据估计的删截信息、通过比较输入到维特比解码器的数据和从维特比解码器输出的数据来计算误差率。
14.按照权利要求13的性能测量方法,还包括将被插入信息数据的数据转换为硬判定数据的步骤,其中
硬判定转换步骤根据信息数据估计删截信息,
误差计算步骤通过利用所估计的删截信息来计算误差率。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20020057868A KR100465224B1 (ko) | 2002-09-24 | 2002-09-24 | 유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법 |
KR57868/2002 | 2002-09-24 | ||
KR57868/02 | 2002-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1485999A true CN1485999A (zh) | 2004-03-31 |
CN1252949C CN1252949C (zh) | 2006-04-19 |
Family
ID=36717187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03178487 Expired - Fee Related CN1252949C (zh) | 2002-09-24 | 2003-07-18 | 欧洲数字音频广播接收器的信道解码器及其信道解码方法 |
Country Status (4)
Country | Link |
---|---|
EP (3) | EP1404023B1 (zh) |
KR (1) | KR100465224B1 (zh) |
CN (1) | CN1252949C (zh) |
DE (1) | DE60331124D1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100369477C (zh) * | 2005-01-26 | 2008-02-13 | 乐金电子(惠州)有限公司 | 数字多媒体广播接收机的频道解码器 |
CN100444212C (zh) * | 2004-11-16 | 2008-12-17 | 三星电子株式会社 | 提供基于位置的信息的设备和方法 |
CN101527607B (zh) * | 2009-04-22 | 2011-02-09 | 四川虹微技术有限公司 | 一种dab信道解码装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100767669B1 (ko) * | 2005-04-04 | 2007-10-18 | 엘지전자 주식회사 | 디지털 멀티미디어 방송 수신장치의 오디오 스트림 저장장치 및 방법 |
KR101224313B1 (ko) * | 2011-05-31 | 2013-01-21 | 세종대학교산학협력단 | 영상정보 송수신 시스템 및 영상정보 송신방법, 수신방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5912898A (en) * | 1997-02-27 | 1999-06-15 | Integrated Device Technology, Inc. | Convolutional interleaver/de-interleaver |
EP0865176A3 (en) * | 1997-03-10 | 2004-09-01 | Pioneer Electronic Corporation | Receiver for receiving digital audio programmes as well as the supplementary data contained in the audio programmes |
US5943371A (en) | 1997-03-24 | 1999-08-24 | Delco Electronics Corporation | Memory efficient time de-interleave, de-puncture and viterbi decoder circuitry |
JP3697833B2 (ja) * | 1997-04-23 | 2005-09-21 | ソニー株式会社 | 放送信号受信装置 |
EP0945989A1 (en) * | 1998-03-12 | 1999-09-29 | Hitachi Micro Systems Europe Limited | Viterbi decoding |
US6163571A (en) * | 1998-04-24 | 2000-12-19 | Ericsson Inc. | Method for measuring received signal quality in a mobile wireless communication system |
JP3614301B2 (ja) * | 1998-05-28 | 2005-01-26 | パイオニア株式会社 | ディジタル放送受信機 |
JP2958308B1 (ja) | 1998-07-10 | 1999-10-06 | 松下電器産業株式会社 | インターリーブ解除装置 |
EP1111867B1 (en) * | 1999-12-21 | 2006-08-02 | Matsushita Electric Industrial Co., Ltd. | Signal acquisition and frequency synchronization in multicarrier systems |
KR100651500B1 (ko) | 2000-08-30 | 2006-11-28 | 삼성전자주식회사 | 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치 |
-
2002
- 2002-09-24 KR KR20020057868A patent/KR100465224B1/ko not_active IP Right Cessation
-
2003
- 2003-07-18 CN CN 03178487 patent/CN1252949C/zh not_active Expired - Fee Related
- 2003-09-24 EP EP20030021563 patent/EP1404023B1/en not_active Expired - Lifetime
- 2003-09-24 EP EP10012800.8A patent/EP2323267B1/en not_active Expired - Lifetime
- 2003-09-24 EP EP06017376.2A patent/EP1727288B1/en not_active Expired - Lifetime
- 2003-09-24 DE DE60331124T patent/DE60331124D1/de not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100444212C (zh) * | 2004-11-16 | 2008-12-17 | 三星电子株式会社 | 提供基于位置的信息的设备和方法 |
CN100369477C (zh) * | 2005-01-26 | 2008-02-13 | 乐金电子(惠州)有限公司 | 数字多媒体广播接收机的频道解码器 |
CN101527607B (zh) * | 2009-04-22 | 2011-02-09 | 四川虹微技术有限公司 | 一种dab信道解码装置 |
Also Published As
Publication number | Publication date |
---|---|
EP1404023A2 (en) | 2004-03-31 |
CN1252949C (zh) | 2006-04-19 |
EP2323267B1 (en) | 2014-02-26 |
EP1727288A3 (en) | 2006-12-13 |
KR100465224B1 (ko) | 2005-01-13 |
EP1727288A2 (en) | 2006-11-29 |
KR20040026408A (ko) | 2004-03-31 |
EP2323267A1 (en) | 2011-05-18 |
EP1727288B1 (en) | 2013-04-10 |
DE60331124D1 (de) | 2010-03-18 |
EP1404023B1 (en) | 2010-01-27 |
EP1404023A3 (en) | 2005-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1211932C (zh) | 在码分多址移动通信系统中终止叠代解码的设备和方法 | |
CN1096163C (zh) | 码分多址系统中提供译码器位数据的方法及多速率译码器 | |
CN1492589A (zh) | 透平编码器和信道编码方法 | |
CN1306698A (zh) | 移动通信系统中用于串行链接卷积码编码器中的交错装置和方法 | |
CN1681269A (zh) | 数字多媒体广播接收机的时间解交织的存储器控制方法 | |
CN1898891A (zh) | 在移动通信系统中通过具有不等出错概率的编码器发送和接收编码数据的设备和方法 | |
CN1479975A (zh) | 用于级联码解码的高速模块、装置和方法 | |
CN1254921C (zh) | 改进的哈夫曼译码方法和装置 | |
CN1568577A (zh) | 特播解码装置和方法 | |
CN1254121C (zh) | 特博码的解码方法 | |
CN1578204A (zh) | 正交分频多任务接收装置及其量度产生器 | |
CN1252949C (zh) | 欧洲数字音频广播接收器的信道解码器及其信道解码方法 | |
CN1302624C (zh) | 基于格子的信道编码所用的解码器 | |
CN101060339A (zh) | 一种在SCDMA系统中实现Turbo编译码方案的装置和方法 | |
CN1731686A (zh) | 一种维特比译码器及用于维特比译码器的加比选单元电路 | |
CN1271791C (zh) | Turbo译码器及其实现方法 | |
CN1758543A (zh) | 提高Turbo码译码速度的并行译码方法及译码装置 | |
CN1155161C (zh) | 用于特博码的解码器及其解码方法 | |
CN1893283A (zh) | 维特比译码装置 | |
CN1957533A (zh) | 维特比译码装置以及维特比译码方法 | |
CN1917414A (zh) | 移动通信中物理层第二次交织与解交织的实现方法及系统 | |
CN1152474C (zh) | 地面数字电视广播系统中的Turbo码纠错编码器 | |
CN1614897A (zh) | 具有简单设计的最大后验概率解码器及其解码方法 | |
CN1221113C (zh) | 基于增信删余卷积码与qam调制格码相结合的信道译码方法和系统 | |
CN101373977B (zh) | 并行最大后验概率译码交织去交织的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060419 Termination date: 20150718 |
|
EXPY | Termination of patent right or utility model |