CN1681269A - 数字多媒体广播接收机的时间解交织的存储器控制方法 - Google Patents

数字多媒体广播接收机的时间解交织的存储器控制方法 Download PDF

Info

Publication number
CN1681269A
CN1681269A CNA2005100650405A CN200510065040A CN1681269A CN 1681269 A CN1681269 A CN 1681269A CN A2005100650405 A CNA2005100650405 A CN A2005100650405A CN 200510065040 A CN200510065040 A CN 200510065040A CN 1681269 A CN1681269 A CN 1681269A
Authority
CN
China
Prior art keywords
data
sampled data
paragraph
memory
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100650405A
Other languages
English (en)
Inventor
辛钟雄
姜益善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of CN1681269A publication Critical patent/CN1681269A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63C—SKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C17/00—Roller skates; Skate-boards
    • A63C17/04—Roller skates; Skate-boards with wheels arranged otherwise than in two pairs
    • A63C17/06—Roller skates; Skate-boards with wheels arranged otherwise than in two pairs single-track type
    • A63C17/061—Roller skates; Skate-boards with wheels arranged otherwise than in two pairs single-track type with relative movement of sub-parts on the chassis
    • A63C17/062—Roller skates; Skate-boards with wheels arranged otherwise than in two pairs single-track type with relative movement of sub-parts on the chassis with a pivotal frame or cradle around transversal axis for relative movements of the wheels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/42—Arrangements for resource management
    • H04H20/426—Receiver side
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Artificial Intelligence (AREA)
  • Business, Economics & Management (AREA)
  • General Business, Economics & Management (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明提供了一种通过使用字节寻址控制用于在DMB接收机中的时间解交织的存储器的方法。该存储器控制方法包括步骤：由几个段落构造存储器从而在对应于从时间点r到时间点r+M的M+1个帧的时间周期期间，仅存储用于实际时间解交织的采样数据；通过以字节寻址基于段落访问存储器来在一个存储器地址存储多个采样数据；以及根据由i值确定的时间解交织规则产生基于字节的存储器地址，并且根据从存储器地址读取采样数据的顺序来读取在存储器地址存储的采样数据之一以及屏蔽在存储器地址存储的另一采样数据，由此使得能够大大降低存储器中的存储器地址解码器的复杂性。

Description

数字多媒体广播接收机的时间解交织的存储器控制方法
本申请要求与2004年4月9日提交的韩国申请No.10-2004-0024533的权益，将其在这里完全包括并作为参考。
技术领域
本发明涉及移动广播接收机，并且更为具体地说，涉及用于在DMB接收机中应用字节寻址到存储器访问的时间解交织的存储器控制方法。
背景技术
近来，提供高质量声音的数字音频设备，比如CD和DVD播放器变得普及，并且因此消费者越来越需要和要求提供需要高声音质量的数字广播。因此，为了克服当前提供的调频(FM)广播中声音质量的限制，在欧洲、加拿大、美国和很多其它国家进行了数字音频广播(DAB)。所提供的调幅(AM)广播或调频(FM)广播，从而提供优良的声音质量。而DAB系统还提供优良的接收能力，即使用户在移动状态，并且还具有以高速发送数字数据，比如图像和短消息的特性。近来，包括音频和视频广播的多个种类的多媒体业务越来越引起注意，这种业务被称为数字多媒体广播(DMB)。
DMB不易受在传输信道中的噪声和失真影响，其具有高的传输效率并且能够提供多种多媒体业务。
由韩国采用的DMB是基于作为欧洲地面波广播标准采用的Eureka-147数字音频广播(DAB)。为了更为有效地增强在移动环境下的接收性能，将不易受在传输信道上的脉冲误差影响的ReedSolomon(RS)码和卷积交织器添加到DAB中。将添加的两个模块应用到DAB整合(ensemble)输入信号并且提供非常低的误码率使得可以在移动环境下提供视频业务。具体地说，该DMB广播的传输信道是无线移动接收信道，并且它的幅度是随时间变化的。而且，由于移动接收机的影响发生接收信号谱的多普勒扩散。考虑在这种信道环境下的传输/接收，该DMB传输方法是基于编码的正交频分服用(OFDM)。因为OFDM方案使用多个多载波，它不易受因为多径可能发生的反常回波的影响。而且，基于导频信号的信道估计是很方便的。
就是说，在时域内分别编码和交织在DMB发射机的业务信号(音频、视频、数据业务)以防止误码。多路复用在时域交织的业务信号，并且将其组合进用作数据信道的主业务信道(MSC)。该多路复用的信号在频域被解交织并和多路复用配置信息(MCI)和业务信息(SI)一起被发送到用作控制信道的快速信息信道(FIC)。在这时，由于发送到FIC的信息不允许延时，因此不执行时域交织。
以差分四相移键控(DQPSK)映射频率交织的比特流，并且然后通过反向快速傅立叶变换(IFFT)运算转换为OFDM码元。将该OFDM码元调制为RF信号并且然后发送。
相比现有的模拟无线广播信号，该DMB传输信号被以非常低的信号强度发送。考虑在严重衰减的信道环境，比如城市中的车辆中的移动接收，实际接收信号的信号强度是非常低的。
因此，在这种差的接收环境中，DMB接收机必须修正接收该接收信号时的传输误码以最大化接收信号。而且，考虑移动接收终端，DMB接收机最重要的要求是以有限的成本提供最大化的接收性能。
图1是一般DMB接收机的示意性框图。
参考图1，调谐器12调谐在通过天线11接收的RF信号中的特定信道的RF信号，将调谐的RF信号转换为带通IF信号，并且然后输出该带通信号到自动增益控制(AGC)模块13。AGC模块13通过将IF信号乘以根据IF信号的A/D转换的基准信号强度计算的增益值来放大IF信号到恒定电平，并且输出放大(就是说，增益控制)的IF信号到A/D转换器14。
A/D转换器14通过在增益控制的IF信号上执行采样操作而不考虑接收的信号强度来将增益控制的IF信号转换为数字采样数据，并且输出数字采样数据到I/Q分频器15。
I/Q分频器15将输入的仅具有同相(I)分量的数字采样数据转换为还具有正交(Q)分量的复合数字采样数据(或I/Q数字采样数据)，并且输出该复合数字采样数据到信号合成器16和OFDM解调器17。
OFDM解调器17从I/Q数字采样数据中移去不需要的保护间隔，通过FFT(快速傅立叶变换)将时域的数字采样数据转换为频域的数字采样数据，在频域的数字采样数据上执行差分解调和软判决，并且然后不仅反馈结果信号数据给信号合成器16，而且输出其到频率解交织器18。
在这时，从发射机发送的数据由于多种因素比如在传输信道上的噪声而失真。当接收机接收和OFDM调制该失真的数据时，获得与发送的数据不同的数据。
就是说，当以预定值(例如，63和-63)映射1或0的数据并且然后在传输信道上发送时，发送的数据因为传输信道的噪声而失真。因此，接收机必须很好地判断失真的数据。软判决是用于判断失真的数据的方法之一。当从发送机发送数据并在接收机接收时，软判决通过几个比特表示多少个接收的数据靠近1和0。例如，在获得在FFT值和阈值之间的距离差值之后，量化该获得的值并且输出。在这时，根据量化间隔，软判决被称为3比特软判决或4比特软判决。4比特软判决通过15个电平表示距离差值，并且经历4比特软判决的一个采样数据变为4比特数据。
信号合成器16通过使用OFDM解调器17的输入和输出信号执行帧合成、OFDM码元合成和载波频率合成。就是说，因为DMB发射机以帧为基础发送信息，DMB接收机必须首先执行帧合成。OFDM码元合成的目的在于检测OFDM码元的开始位置以精确解调，而载波频率合成的目的在于将接收机的频率匹配到发射机的载波频率。
频率解交织器18从OFDM解调器17接收软判决的采样数据，并且在频域解交织软判决的采样数据，由此恢复在发射机频率被解交织的子载波信号为原始信号。将频率解交织的数据输出到第一信道分频器19。第一信道分频器19将输入数据划分为FIC信道(控制信道)信号和MSC信道(数据信道)信号，并且分别输出FIC信道信号和MIC信道信号到FIC解码器20和时间解交织器21。
这里，FIC信道信号不在接收机进行时间解交织，因为它没有在发射机被时间交织。FIC解码器20接收FIC信道信号，从FIC信道信号中提取用于解码MSC信道需要的信息，并且最终输出提取的信息到FIC数据解码器27。在这时，在由FIC数据解码器27恢复的FIC信道上发送分开的控制数据。
同时，时间解交织器21通过使用外部存储器30，将在DMB接收机上在时域中被时间交织的MSC信道的16个逻辑帧恢复为它的原始顺序。将时间解交织的MSC信道信号输入到卷积解码器22。卷积解码器22在卷积解码之前在时间解交织的MSC信道信号上执行维特比解码以由此恢复原始值，并且修正MSC信道的随机误码。如果该误码修正的数据已经被加密，则在能量解密器23将加密的数据解密为原始数据并且然后输出到第二信道分频器24。如果没有，则将加密的数据绕过能量解密器23并且然后输出到第二信道分频器24。
第二信道分频器24将接收的信道信号划分为用于DAB业务的数据或音频信号和用于DMB业务的视频信号，并且分别输出数据/音频信号和视频信号到音频/数据解码器28和卷积解交织器28。
在发射机将卷积解交织器25数据另外交织为原始顺序，并且输出有序的数据到RS解码器26。该RS解码器26恢复在发射机RS编码的数据，并且然后输出产生的数据到视频解码器29。视频解码器29恢复用于DMD业务的视频信号。
同时，DMB发射机在业务信号上执行时间交织(音频、视频和数据)，从而随机化接收的信号的脉冲误差。这里，时间交织是在预定时间周期期间存储接收的数据，以不同于接收顺序的预定顺序混合接收的数据并且然后输出混合的数据的技术。
图2是示出了根据一般的DMD标准的时间交织技术的表。
在时间交织技术中，在存储器中存储16帧的数据，并且然后根据如图3所示的比特反向规则随机化。
参考图2，在对应于从时间点r到时间点r+15的16帧的时间周期期间交织数据。
这里，“ar，i”表示在时间点r的第i个采样数据。
根据如图3所示的比特反向规则，将在时间点r发送的原始采样数据ar，i交织为“ar’，i”，这里i(模数)值从0-15变化。
在这时，在一帧期间存在55296个采样数据。由于值i通过模运算从0-15改变，相对于一帧时间交织图形重复3456次，如图2所示。就是说，相对于每一帧每16个采样数据应用相同的交织方法。
在图3中的“r”表示延迟的帧的数目。
例如，如果i＝0，“r”是0。这样，在时间点r输入的数据被无延迟地输出。而且，如果i＝1，“r”是8。这样，在时间点r输入的数据被延迟8帧。因此，如果i＝1，在时间点r输出的数据是ar-8，i，其对应于在8帧之前的数据。在时间点r输入的数据被在8帧延迟之后的时间点r+8(ar，1)输出。
如图3所示，以相同地方式，i＝2到i＝15的情况也分别延迟预定数目的帧。
因此，如果接收机要恢复时间交织的数据，则需要时间解交织。而且，还需要用于存储在16帧期间的数据的存储器。在图1的DMB接收机的情况下，外部存储器30用于时间解交织。
在这时，通过时间交织处理的反向顺序，时间解交织能够从ar’，i获得ar，i。
根据DMB标准，因为在一帧期间存在55296个采样数据，用于在DMB接收机中的时间交织的存储器在软判决由4比特组成时需要的大小是16×55296×4＝3538944比特。
此外，如图2所示，存储器需要的大小是16×16＝256个字从而存储在16帧期间的每个帧的16个采样数据。
就是说，因为一个采样数据的大小是4比特，通过4比特寻址实现存储器访问。因此，当外部存储器30的一个字是8比特时，存储器需要的大小为16×16×8＝2048比特，从而存储在16帧期间的每个帧的16个采样数据，即使一个采样数据是4比特。存储器需要的大小是16×55296×8＝7077888比特从而存储16帧期间每个帧的55296个采样数据。
同时，当DMB接收机变为小的尺寸并且希望其和移动电话组合时，也使用ASIC技术了来实现DMB接收机芯片，并且其需要单芯片解决方案的类型。因此，减小在时间交织中需要的存储器大小具有很重要的意义，因为通过减少在DMB接收机芯片的ASIC中的门电路的大小能够实现单一芯片。
但是，在用于时间交织的存储器的情况下，在16帧期间，根据图3的比特反向标准仅使用图2的阴影部分，而剩余部分空闲。因此，不能有效地使用存储器。例如，在图2中，如果i＝1，在时间点r-r+7的数据是已经进行解交织的数据。
发明内容
因此，本发明在于提出一种DMB接收机中的时间解交织的存储器控制方法，其基本上避免了因为现有技术的限制和缺点产生的一个或多个问题。
本发明的目的是提供用于控制用于DMB接收机中的时间解交织的存储器的方法，其能够通过分段和仅使用存储器的实际使用的部分来减少存储器的空闲部分。
本发明的另一目的是提供用于控制用于DMB接收机中的时间解交织的存储器的方法，其能够通过经字节寻址访问存储器来减小实际ASIC中需要的存储器地址解码器的复杂性。
本发明的其它优点、目的和特征将在随后的说明中部分地描述，经过以下检验或从本发明的实践中学习，上述优点、目的和特征对于本领域的普通技术人员来说是显而易见的。本发明的目的和优点可以如所附说明书及其权利要求书和附图中所特别指出的来实现和获得。
为实现这些目的和其它优点并根据本发明的目的，如在这里具体地和广泛地描述的，提供了一种用于控制DMB接收机的存储器的方法，该DMB接收机接收和时间解交织根据对M取模产生的值i时间交织的各个帧的采样数据，该方法包括步骤：由几个段落构造存储器从而在对应于从时间点r到时间点r+M的M+1个帧的时间周期期间，仅存储用于实际时间解交织的采样数据；以及通过根据由值i确定的时间解交织规则在采样数据上执行存储器读取/写入访问来以段落为基础执行时间解交织。
在本发明的另一方案中，提供了一种用于控制DMB接收机的存储器的方法，该DMB接收机接收并时间解交织根据对15取模产生的值I的时间交织的各个帧的采样数据，该方法包括步骤：由几个段落构造存储器从而在对应于从时间点r到时间点r+15的M+1个帧的时间周期期间，仅存储用于实际时间解交织的采样数据；通过以字节寻址基于段落访问存储器来在一个存储器地址存储多个采样数据；以及根据由值i确定的时间解交织规则产生基于字节的存储器地址，并且根据从存储器地址读取采样数据的顺序来读取在存储器地址上存储的采样数据中的一个以及屏蔽在存储器地址存储的另一采样数据。
在构造存储器的步骤中存储器可以由15个段落构造，从而存储从i＝0到i＝15的各个帧的采样数据，在从时间点M到时间点M+1的16帧周期期间时间解交织个采样数据，每个段落的大小根据值I来变化。
用于从时间点r到时间点r+15的16个时间周期期间的实际时间解交织的采样数据的数目可以根据在构造存储器的步骤中的值i来确定，并且在构造存储器的步骤中的每个段落的大小可以被确定为通过将采样数据的数目除以2并且舍入产生的运算值的小数部分来获得的整数，通过相应的值i来确定采样数据的数目。
如果i＝15，可以在构造存储器的步骤中不分配段落。
可以通过相对于以段落基础输入的采样数据对相应的段落大小取模来存储采样数据。
存储采样数据的步骤相对于特定段落可以包括步骤：(a)确定输入的采样数据是否是在相应段落中的奇数采样数据；(b)如果输入的采样数据被确定是在步骤(a)中相应段落中的奇数采样数据，则在存储器的第n地址写入奇数采样数据；(c)在完成写入奇数采样数据之后，确定是否输入下一个偶数采样数据；(d)如果确定在步骤(c)中被输入下一个偶数采样数据，则读取存储器的第n地址的数据并且然后将较高位置的(upper)4个比特的数据转换为偶数采样数据；(e)在存储器的第n地址重写偶数采样数据；(f)在完成步骤(e)之后，确定是否输入下一个奇数采样数据；(g)如果确定在步骤(f)输入下一个奇数采样数据，将存储器地址加1(就是说，n＝n+1)，并且然后重复执行步骤(b)-(f)；以及(h)如果在步骤(c)不存在偶数数据或者在步骤(g)不存在奇数数据，完成用于相应段落的采样数据写入操作。
读取采样数据的步骤相对于特定段落可以包括步骤：根据由值i确定的时间解交织规则产生基于字节的存储器地址；确定从产生的存储器地址读取的采样数据是相应段落中的偶数采样数据或奇数采样数据；如果从产生的存储器地址读取的采样数据是偶数采样数据，则从产生的存储器地址中读出较高位置的4比特数据，并且屏蔽剩余的较低位置的4比特；并且如果从产生的存储器地址读出的采样数据是奇数采样数据，则从产生的存储器地址读出较低位置的4比特数据，并且屏蔽剩余的较高位置的4比特。
应该理解本发明的前述一般描述和下面的具体描述都是示例性和说明性的，并且意在提供本发明如权利要求所述的进一步解释。
附图说明
附图是为了能进一步了解本发明而包含的，并且被纳入本说明书中构造本说明书的一部分，这些附图示出了本发明的实施例，并用于与本说明书一起对本发明的原理进行说明。在附图中：
图1是一般DMB接收机的示意性框图；
图2示出了在DMB接收机中用于时间交织的存储器中存储的数据的实例；
图3示出了应用于如图2所示的时间解交织的比特反向规则的实例；
图4示出了用于在根据本发明的DMB接收机中的时间解交织的存储器结构的实例；
图5示出了用于在根据本发明的DMB接收机中的时间解交织的存储器结构；
图6是示出了用于在根据本发明的DMB接收机中的时间解交织的存储器控制方法的流程图；
图7A-7C是用于比较通过现有4比特寻址的存储器使用和通过本发明的字节寻址的存储器使用的视图；以及
图8A和8B示出了通过本发明的字节寻址读取在存储器中写入的采样数据的实例。
具体实施方式
下面将详细参考本发明的优选实施例，在附图中示出了其实例。在任何可能的地方，在整个附图中使用相同的参考数字表示相同或相似的部分。
图4示出了用于在根据本发明实施例的DMB接收机中的时间解交织的存储器结构。在图4中，根据“i”的值而改变尺寸的存储器的单元被定义为如图3所示的段落。
在现有技术中当需要存储各个帧(i＝0到i＝15)的采样数据时通常需要存储256(＝16×16)个采样数据的存储器。
但是，在本发明中仅需要存储120个采样数据的存储器(大小15的段落0至大小8的段落14)。
因此，需要用于时间解交织的存储器大小减少了53％。例如，段落0存储在i＝0的阴影部分的15个采样数据，而段落1存储在i＝1的阴影部分的7个采样数据。
所有采样在通常的存储器使用中取相同的模。但是，在本发明的多个段落中每个段落采用对应于它的大小的模，从而可以移去存储器的空闲部分。
在本发明中，通过首先读取在特定地址存储的采样数据执行时间解交织：并且然后在相同地址写入采样数据。就是说，在读出存储器的特定地址的采样数据并且作为时间解交织器的输出而输出之后，在相同地址写入用于时间解交织的不同采样数据。
以这种方式，因为重复其中首先从相同地址的存储器读出采样数据并然后在相同地址写入不同采样数据的过程，对于每个段落，将需要的存储器数目能被额外地减少一个。例如，本来段落0必须原始地存储16个采样数据。但是，当首先读出采样数据并且然后在相同地址写入时，仅在段落0中存储15个采样数据。
因此，段落0的大小变为15，如图4所示。因为可以通过绕过在时间解交织器中接收的输入来解交织段落15，不将存储器单独分配给段落15。
在这时，因为也在如图4所示的存储器结构中通过4比特寻址执行存储器访问，当存储器中的一个字是8比特时，用于存储在16帧期间各个帧(i＝0到i＝15)的采样数据的实际存储器的大小变为960(＝120×8)比特。而且，因为在一帧期间存在552960个采样数据并且通过模运算“i”的值是变化的，用于存储在16帧期间的各个帧的采样数据的实际存储器大小变为3317760(＝120×3456×8)比特。
在这时，因为存储器被构造为包括存储器地址解码器和实际存储器单元，当存储器地址解码器的复杂性被降低时，可以大大较少在ASIC类型中用于制造DMB芯片需要的面积。
在本发明的另一实施例中，通过字节寻址进行存储器访问，由此可以进一步减少存储器大小，并降低在实际ASIC中需要的存储器地址解码器的复杂性。
图5示出了用于在根据本发明实施例的DMB接收机中的时间解交织的存储器结构，其中将字节寻址应用于存储器访问。特别的，图5示出了用于存储在15帧期间从i＝0到i＝15的时间交织的采样数据的存储器结构。
在图5中，仅用于实际时间交织的部分被分段和使用。
在这时，当存储器访问通过字节寻址执行时，总的段落的大小变为64。因此，当存储器的一个字是8比特时，用于存储在16帧期间各个帧(i＝0到i＝15)的时间交织的采样数据的实际存储器的大小变为512(＝64×8)比特。而且，用于存储在16帧期间的各个帧的采样数据的实际存储器大小变为1769472(＝64×3456×8)比特。
这是因为通过字节寻址可以在存储器的一个地址存储2个采样数据，但是通过比特寻址在存储器的一个地址只能存储一个采样数据。
因此，段落0的大小变为8，段落1的变为4，段落2的大小变为6，段落3的大小变为2，段落4的大小变为7，而段落5的大小变为3。例如，段落1是其中在对应于从时间点r到时间点r+15的16帧时间周期期间存储i＝1的采样数据的存储器区域，在段落1中仅存储用于实际时间解交织的8个采样数据(就是说，从时间点r＝8到时间点r+15的采样数据)。
而且，段落6的大小变为5，段落7的大小变为1，段落8的大小变为7，段落9的大小变为3，段落10的大小变为5，段落11的大小变为1，段落12的大小变为6，段落13的大小变为2，段落14的大小变为4。在这时，因为可以通过绕过在时间解交织器21接收的采样数据来解交织段落15，不将存储器单独分配给段落15。
当图5中的段落5被转换为4比特寻址时，它的大小变为大小128，其相比在原始4比特寻址方法中的段落大小需要略大的存储器核心单元大小。但是，当DMB芯片具体在实际ASIC中采用时，相比4比特寻址，字节寻址能够大大降低存储器地址解码器的复杂性。因此，字节寻址方法能够减小ASIC芯片的总面积。
而且，本发明以几个段落(即，段落0到14)构造用于时间解交织的存储器，由此除去存储器的空闲部分(就是说，图2的非阴影部分)。为了解释的方便，这被称为多段落方法。
在通常的存储器使用中，所有采样数据采用相同的模(模160)。但是，在本发明的多段落方法中，每个段落采用对应于它的大小的模，由此可以在时间交织上除去存储器的空闲部分。例如，段落0采用模15，而段落1采用模7。
图6是示出了用于通过经字节寻址访问存储器来在存储器中写入时间交织的采样数据的过程的流程图，其是如图5所示的每个段落中写入操作的一般化过程。这里，将根据“i”值改变大小的存储器的单元定义为段落。
例如，当一个采样数据是4比特并且存储器的一个字是8比特时，在用于16帧周期期间的实际时间解交织中，在段落0存储i＝0的15个采样数据需要8个存储器地址，而在段落1中存储i＝1的7个采样数据需要4个存储器地址。
当输入在存储器中存储的采样数据时，确定在相应段落中输入的采样数据是奇数采样数据或偶数采样数据(步骤601)。
例如，当输入i＝0的采样数据时，确定在段落0中输入的采样数据是奇数采样数据或偶数采样数据。
如果在步骤601确定输入的采样数据是奇数采样数据，则在存储器的第n地址写入奇数采样数据(步骤602)。这里，“n”被预先指定为在其存储采样数据的存储器地址。
然后，确定在上述奇数采样数据之后是否输入i＝0的偶数采样数据。如果不存在偶数采样数据，则终止用于相应段落的采样数据写入操作。如果存在偶数采样数据，则读取存储器的第n地址的数据(步骤604)。其目的在于对用于实际时间解交织的采样数据的数目是7(就是说，奇数)的情况来提供。
同时，如果奇数采样数据是0010，则在步骤604中读取的数据变为xxxx0010。
在这时，通过在步骤604读取的数据在奇数采样数据之后代入偶数采样数据来重新构造数据(步骤605)。例如，如果偶数采样数据是0100，在步骤605重新构造的数据变为01000010。
然后，在存储器的第n地址重写重新构造的数据(步骤606)。就是说，在存储器的第n地址写入“01000010”。因此，在存储器的第n地址存储了2个采样数据。
在执行步骤606之后，相对于相应的段落确定在偶数采样数据之后是否存在输入的奇数采样数据(步骤607)。
如果不存在采样数据(步骤607)，终止采样数据写入操作。但是，如果存在采样数据(步骤607)，则存储器地址增加1(就是说，n＝n+1)，并且然后过程继续到步骤602(步骤608)。在步骤602中，在步骤607中输入的奇数采样数据被写入在增加的存储器地址上，并且过程继续到步骤603。
在对应于从时间点r到时间点r+15的16帧的时间周期期间相对于i＝0的采样数据重复这个过程，由此存储用于实际时间解交织的15个采样数据。
然后，通过类似于上述的过程存储用于实际时间解交织的i＝1的7个采样数据。
就是说，图6是基于段落执行的工作流程图，并且基于段落来顺序地执行用于实际时间解交织的i＝0到i＝14的采样数据的存储器写入操作。
图7A到7C是用于比较通过现有4比特寻址的存储器使用和通过本发明的字节寻址的存储器使用的视图。
如果假定如图7A所示输入数据，在现有技术的存储器使用在一个存储器地址存储一个采样数据，如图7B所示，在本发明的存储器使用中在一个存储器地址存储2个采样数据，如图7C所示。因此，可以知道本发明的方法具有高的存储器使用效率。
然后，通过读取和输出通过多段落方法存储的采样数据，根据预定的解交织规则执行时间解交织，如图6所示。
在本发明中，通过字节寻址在一个存储器地址存储2个采样数据，如图7C所示。但是，因为当读出在存储器中存储的数据时仅应该读出一个采样数据，应该知道当前读出的采样数据对应于采样数据在相应段落中的什么顺序，其在本发明中被定义为段落指针。
如果段落指针指示偶数，则在相应的存储器地址读取较高位置的4个比特(MSB 4比特)，并且屏蔽较低位置的4比特(LSB 4比特)，如图8A所示。
类似地，如果段落指针指示奇数，在相应的存储器地址读取较低位置的4比特(LSB 4比特)并且屏蔽较高位置的4比特(MSB 4比特)，如图8A所示。
例如，在使用4比特寻址的现有多段落方法中，段落0的原始大小是15，如图4所示。但是，在使用字节寻址的本发明的多段落的方法中，段落0的大小变为8，如图5所示。因此，当偶数的段落指针指示较高位置的4比特并且奇数的指针指示较低位置的4比特时，可以以和在4比特寻址中相同的方法执行时间解交织。
如上所述，用于在DMB接收机中的时间解交织的存储器控制方法能够减少存储器大小(其是芯片实现中最重要的资源)。而且，门电路的大小的减小使得能够通过使用ASIC技术在一个芯片上制造DMB接收机芯片。特别的，通过执行经字节寻址的时间解交织的存储器访问，需要用于DMB接收机芯片的ASIC的面积可以大大减少。因为在存储器元件中的存储器地址解码器的复杂性大大降低，可以大大减少需要的面积。
对于本领域普通技术人员来说很明显可以对本发明做出多种修改和变更。因此，本发明意在覆盖在所附权利要求及其等效物范围内提供的本发明的修改和变型。

Claims (19)

1.一种用于控制DMB接收机的存储器的方法，该DMB接收机接收和时间解交织各个帧的采样数据，该采样数据根据对M取模产生的值i来时间交织，该方法包括步骤：
(a)由几个段落构造存储器从而在对应于从时间点r到时间点r+M的M+1个帧的时间周期期间，仅存储用于实际时间解交织的采样数据；以及
(b)通过根据由值i确定的时间解交织规则在采样数据上执行存储器读取/写入访问来以段落为基础执行时间解交织。
2.如权利要求1所述的方法，其中，该存储器具有基于字节的地址并且M是15。
3.如权利要求1所述的方法，其中，在步骤(a)中该存储器由15个段落构造，从而存储从i＝0到i＝15的各个帧的采样数据，该采样数据在从时间点M到时间点M+1的16个帧周期期间被时间解交织。
4.如权利要求1所述的方法，其中，该从时间点r到时间点r+15的16个时间周期期间用于实际时间解交织的采样数据的数目是根据步骤(a)中的值i来确定的。
5.如权利要求1所述的方法，其中，该在步骤(a)中每个段落的大小根据i值来变化的。
6.如权利要求1所述的方法，其中，该在步骤(a)中每个段落的大小被确定为通过将采样数据的数目除以2并且舍入产生的运算值的小数部分来获得的整数，该采样数据的数目由相应i值来确定。
7.如权利要求1所述的方法，其中，如果i＝15，则在步骤(a)中该段落不被分配。
8.如权利要求1所述的方法，其中，该步骤(b)包括步骤：
通过经字节寻址来基于段落访问存储器以在一个存储器地址存储多个采样数据；以及
根据由i值确定的时间解交织规则产生基于字节的存储器地址，并且根据从存储器地址读取采样数据的顺序读取在存储器地址存储的采样数据之一，并屏幕在存储器地址存储的另一采样数据。
9.如权利要求8所述的方法，其中，该采样数据是通过相对于基于段落输入的采样数据对相应段落大小取模来存储的。
10.一种用于控制DMB接收机的存储器的方法，该DMB接收机接收和时间解交织根据对M取模产生的值i时间交织的各个帧的采样数据，该方法包括步骤：
由几个段落构造存储器从而在对应于从时间点r到时间点r+M的M+1个帧的时间周期期间，仅存储用于实际时间解交织的采样数据；
通过以字节寻址基于段落访问存储器来在一个存储器地址存储多个采样数据；以及
根据由i值确定的时间解交织规则产生基于字节的存储器地址，并且根据从存储器地址读取采样数据的顺序来读取在存储器地址存储的采样数据之一并屏蔽在存储器地址存储的另一采样数据。
11.如权利要求10所述的方法，其中，该存储器具有基于字节的地址并且M是15。
12.如权利要求11所述的方法，其中，在构造存储器的步骤中该存储器由15个段落构造，从而存储从i＝0到i＝15的各个帧的采样数据，在从时间点M到时间点M+1的16个帧周期期间时间解交织采样数据，每个段落的大小根据i值而变化。
13.如权利要求12所述的方法，其中，该从时间点r到时间点r+15的16个时间周期期间用于实际时间解交织的采样数据的数目是根据构造存储器的步骤中的i值来确定的。
14.如权利要求13所述的方法，其中，该在构造存储器的步骤中每个段落的大小被确定为通过将采样数据的数目除以2并且舍入产生的运算值的小数部分来获得的整数，采样数据的数目由相应的i值来确定。
15.如权利要求13所述的方法，其中，如果i＝15，在构造存储器的步骤中该段落不被分配。
16.如权利要求10所述的方法，其中，该采样数据是通过相对于基于段落输入的采样数据对相应段落大小取模来存储的。
17.如权利要求10所述的方法，其中，该存储采样数据的步骤相对于特定段落包括下列步骤：
(a)确定输入的采样数据是否是在相应段落中的奇数采样数据；
(b)如果确定输入的采样数据是步骤(a)中相应段落中的奇数采样数据，则在存储器的第n地址写入奇数采样数据；
(c)在完成写入奇数采样数据之后，确定是否输入下一个偶数采样数据；
(d)如果确定在步骤(c)输入了下一个偶数采样数据，则读取存储器的第n地址的数据，并且之后将较高位置的4个比特的数据转换为偶数采样数据；
(e)在存储器的第n地址重写偶数采样数据；
(f)在完成步骤(e)之后，确定是否输入下一个奇数采样数据；
(g)如果确定在步骤(f)输入了下一个奇数采样数据，将存储器地址加1(就是说，n＝n+1)，并且之后重复执行步骤(b)到(f)；以及
(h)如果在步骤(c)不存在偶数数据或者在步骤(g)不存在奇数数据，则完成用于相应段落的采样数据写入操作；
其中上述步骤在每个段落来执行。
18.如权利要求10所述的方法，其中，该读取采样数据的步骤相对于特定段落包括步骤：
(a)根据由i值确定的时间解交织规则产生基于字节的存储器地址；
(b)确定从产生的存储器地址读取的采样数据是相应段落中的偶数采样数据或是奇数采样数据；
(c)如果在步骤(b)中从产生的存储器地址读取的采样数据被确定为偶数采样数据，则从产生的存储器地址读出较高位置的4比特数据，并且屏蔽剩余的较低位置的4比特；以及
(d)如果在步骤(b)中从产生的存储器地址读出的采样数据被确定是奇数采样数据，则从产生的存储器地址读出较低位置的4比特数据，并且屏蔽剩余的较高位置的4比特。
19.如权利要求18所述的方法，其中，从产生的存储器地址读出的采样数据是相应段落中的偶数采样数据或奇数采样数据是在步骤(b)中，通过使用指示在相应段落中当前读出采样数据对应的采样数据顺序的段落指针来确定的。
CNA2005100650405A 2004-04-09 2005-04-11 数字多媒体广播接收机的时间解交织的存储器控制方法 Pending CN1681269A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040024533 2004-04-09
KR1020040024533A KR101033582B1 (ko) 2004-04-09 2004-04-09 방송 수신기에서의 시간 역인터리빙을 위한 메모리 제어 방법

Publications (1)

Publication Number Publication Date
CN1681269A true CN1681269A (zh) 2005-10-12

Family

ID=34939204

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100650405A Pending CN1681269A (zh) 2004-04-09 2005-04-11 数字多媒体广播接收机的时间解交织的存储器控制方法

Country Status (4)

Country Link
US (1) US20050226354A1 (zh)
EP (1) EP1587227A3 (zh)
KR (1) KR101033582B1 (zh)
CN (1) CN1681269A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242189B (zh) * 2007-02-09 2010-05-19 卓胜微电子（上海）有限公司 指针寻址时间解交织方法
CN101242190B (zh) * 2007-02-09 2010-09-01 卓胜微电子（上海）有限公司 时间解交织方法
CN105721929A (zh) * 2014-12-02 2016-06-29 晨星半导体股份有限公司 频率解交错与时间解交错电路与方法以及数字电视的接收电路
CN111131141A (zh) * 2019-09-30 2020-05-08 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 话音加、解密方法及装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060268994A1 (en) * 2005-05-27 2006-11-30 Samsung Electronics Co., Ltd. Digital broadcasting reception terminal and method for processing digital broadcasting data using the same
KR100617836B1 (ko) * 2005-05-30 2006-08-28 삼성전자주식회사 지상파 디지털 방송 데이터를 수신하는 이동 통신 단말기의사용자 인터페이스 구성 방법
US20080014924A1 (en) * 2005-10-12 2008-01-17 Texas Instruments, Inc. Dual mode decoder operable with external memory
KR100736051B1 (ko) * 2005-10-17 2007-07-06 삼성전자주식회사 부가적인 디지털 멀티미디어 방송 기능을 제공하는 장치 및방법
CN100546349C (zh) * 2006-03-30 2009-09-30 北京新岸线移动多媒体技术有限公司 兼容数字音频广播的地面移动多媒体广播接收机
JP5083026B2 (ja) * 2008-05-15 2012-11-28 富士通セミコンダクター株式会社 デジタル放送受信機、およびデジタル放送受信方法
KR101531269B1 (ko) * 2009-02-19 2015-06-25 삼성전자주식회사 디지털 송신장치, 송신방법 및 디지털 수신장치
JP5344228B2 (ja) * 2009-03-26 2013-11-20 ソニー株式会社 受信装置及び方法、プログラム、並びに受信システム
EP2490355A1 (en) 2011-02-18 2012-08-22 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. Digital receiver and digital transmitter having a variable interleaver functionality
TWI551062B (zh) * 2015-07-07 2016-09-21 晨星半導體股份有限公司 時間及單元解交錯電路及執行時間及單元解交錯處理之方法
WO2017204370A1 (ko) * 2016-05-24 2017-11-30 엘지전자(주) 방송 신호 수신 장치 및 방법
KR102007529B1 (ko) 2018-10-08 2019-08-05 최종일 밴드형 방수시트 제조방법 및 그 제조방법에 의해 제조된 밴드형 방수시트, 그리고 그를 이용한 방수 시공방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215566B1 (ko) * 1996-09-30 1999-08-16 전주범 정적 램을 이용한 길쌈 인터리버/디인터리버 및정적 램의 주소 생성 방법
KR100545115B1 (ko) 1996-11-11 2006-04-17 코닌클리케 필립스 일렉트로닉스 엔.브이. 시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디인터리빙 수단 및 방법
KR100651500B1 (ko) * 2000-08-30 2006-11-28 삼성전자주식회사 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치
US20020083248A1 (en) * 2000-12-27 2002-06-27 Matsushita Electric Industrial Co., Ltd. Interleave circuit, de-interleave circuit and xDSL modem
US7069398B2 (en) * 2003-06-20 2006-06-27 Industrial Technology Research Institute Apparatus and method for de-interleaving the interleaved data in a coded orthogonal frequency division multiplexing receiver
KR100585933B1 (ko) * 2003-08-20 2006-06-01 한국전자통신연구원 디지털 멀티미디어 방송 시스템 및 그 방법
DE60307852D1 (de) * 2003-09-30 2006-10-05 Ericsson Telefon Ab L M In-place Entschachtelung von Daten
KR100565673B1 (ko) * 2004-01-17 2006-03-29 엘지전자 주식회사 디지털 멀티미디어 방송 수신기에서 시간 역인터리버메모리 감소 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242189B (zh) * 2007-02-09 2010-05-19 卓胜微电子（上海）有限公司 指针寻址时间解交织方法
CN101242190B (zh) * 2007-02-09 2010-09-01 卓胜微电子（上海）有限公司 时间解交织方法
CN105721929A (zh) * 2014-12-02 2016-06-29 晨星半导体股份有限公司 频率解交错与时间解交错电路与方法以及数字电视的接收电路
CN105721929B (zh) * 2014-12-02 2018-08-21 晨星半导体股份有限公司 频率解交错与时间解交错电路与方法以及数字电视的接收电路
CN111131141A (zh) * 2019-09-30 2020-05-08 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 话音加、解密方法及装置
CN111131141B (zh) * 2019-09-30 2022-04-29 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） 话音加、解密方法及装置

Also Published As

Publication number Publication date
KR20050099277A (ko) 2005-10-13
EP1587227A2 (en) 2005-10-19
US20050226354A1 (en) 2005-10-13
KR101033582B1 (ko) 2011-05-11
EP1587227A3 (en) 2012-04-25

Similar Documents

Publication Publication Date Title
CN1681269A (zh) 数字多媒体广播接收机的时间解交织的存储器控制方法
CN1207907C (zh) 具有部分响应格构解码器的数字电视系统
US8750194B2 (en) Interleaver address generation in turbo decoders for wireless communication systems
CN1030878C (zh) 差错检测系统
CN1500349A (zh) 使用广播数字电视信号的健壮的数据传输
CN1244226C (zh) Atsc－hdtv栅格译码器中ntsc干扰抑制的递归度量
CN1650527A (zh) 使用互补模式映射的卷积码的数字音频广播方法和设备
CN1893660A (zh) 数字音频广播系统的中支持优先级数据传输的方法和装置
CN1346212A (zh) 数字电视系统
CN1280725A (zh) 编码调制方案中的非均匀错误保护
CN101310461A (zh) 用于在数字音频广播中提供和接收视频服务的方法和设备
CN1094553A (zh) 接收离散编码信号的接收机的误差检测器电路
CN1202775A (zh) 用于解调用fdm编码的信号的装置和方法
CN1606853A (zh) 接收和去混洗经混洗的数据的方法和设备
US9842048B2 (en) Systems, methods, and computer readable media for digital radio broadcast receiver memory and power reduction
CN1614964A (zh) 全球数字广播用基于差分幅度和相位联合调制的方法
Huisken et al. A power-efficient single-chip OFDM demodulator and channel decoder for multimedia broadcasting
CN101262571A (zh) 一种用于数字多媒体广播接收机的解码方法
CN1252949C (zh) 欧洲数字音频广播接收器的信道解码器及其信道解码方法
CN1856939A (zh) 输入控制装置及输入控制方法
CN1143288A (zh) 用于编码数据流的差错检测和纠错系统
KR101215363B1 (ko) 디지털 방송 시스템 및 처리 방법
KR100565673B1 (ko) 디지털 멀티미디어 방송 수신기에서 시간 역인터리버메모리 감소 방법
WO2001022598A1 (fr) Procede et dispositif de creation de donnees de decision ponderee
CN1770749A (zh) Dmb信号接收器的时间反交错存储器减少方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication