KR20040026408A - 유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법 - Google Patents

유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법 Download PDF

Info

Publication number
KR20040026408A
KR20040026408A KR1020020057868A KR20020057868A KR20040026408A KR 20040026408 A KR20040026408 A KR 20040026408A KR 1020020057868 A KR1020020057868 A KR 1020020057868A KR 20020057868 A KR20020057868 A KR 20020057868A KR 20040026408 A KR20040026408 A KR 20040026408A
Authority
KR
South Korea
Prior art keywords
data
address
information
decoder
punching
Prior art date
Application number
KR1020020057868A
Other languages
English (en)
Other versions
KR100465224B1 (ko
Inventor
이정택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20020057868A priority Critical patent/KR100465224B1/ko
Priority to CN 03178487 priority patent/CN1252949C/zh
Priority to DE60331124T priority patent/DE60331124D1/de
Priority to EP10012800.8A priority patent/EP2323267B1/en
Priority to EP06017376.2A priority patent/EP1727288B1/en
Priority to EP20030021563 priority patent/EP1404023B1/en
Publication of KR20040026408A publication Critical patent/KR20040026408A/ko
Application granted granted Critical
Publication of KR100465224B1 publication Critical patent/KR100465224B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/12—Arrangements for observation, testing or troubleshooting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

유럽향 디지털 오디오 방송수신기의 채널복호장치가 개시된다. 유럽향 디지털 오디오 방송수신기의 채널복호장치는, 첫째, 복수개의 데이터그룹 중 어느 하나의 데이터그룹을 지정하는 어드레스와 각각의 데이터그룹 내에 포함되는 데이터 중 어느 하나의 데이터를 지정하는 어드레스를 가지며, 어느 하나의 데이터를 지정하는 어드레스를 상위 어드레스로 하고 어느 하나의 데이터그룹을 지정하는 어드레스를 하위 어드레스로 하는 어드레스 구조를 가지는 디인터리버메모리를 갖는다. 둘째로, 펀처링정보에 기초하여 펀처링된 데이터의 위치에 임의값을 삽입하여 디펀처링 데이터를 생성하는 디펀처링부를 가지며, 디펀처링부는 펀처링정보에 기초하여 비터비디코더의 디코딩동작을 제어한다. 세째로, 채널복호장치에 구비된 비터비디코더 성능측정장치는 비터비디코더의 입력신호에 펀처링정보인 정보데이터를 삽입하는 펀처링정보삽입부와, 삽입된 정보데이터를 이용하여 비터비디코더의 입력데이터와 출력데이터를 비교하여 디코딩에러율을 산출하는 에러산출부를 갖는다. 따라서, 디인터리버메모리의 사용을 효율적으로 하며, 비터비디코더의 디코딩시간을 단축시키며, 또한, 성능측정장치의 회로구현을 간단하게 할 수 있다.

Description

유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의 채널복호방법{Channel decoder of European digital audio broadcasting recevier and a method channel decoding}
본 발명은 유럽향 디지털 오디오 방송 수신기에 관한 것으로, 더욱 상세하게는 채널복호장치에 관한 것이다.
도 1은 일반적인 유럽향 디지털 오디오 방송(Digital Audio Brodcasting:DAB) 수신기의 채널복호장치에 대한 개략적인 블록도이다.
DAB 수신기의 채널복호장치는 맵퍼(mapper)(10), 디인터리버메모리(deinterleaver memory)(20), 디인터리버(deinterleaver)(30), 디펀처링(depuncturing)부(40), 버퍼(50), 비터비디코더(viterbi decoder)(60) 등을 가지고 있다.
맵퍼(10)는 입력되는 I 및 Q 데이터를 디인터리버메모리(20)에 저장한다.
디인터리버메모리(deinterleave memory)(20)는 일반적으로 비터비디코딩시 16개의 CIF(Common Interleaved Frame) 해당하는 약 4Mbit의 용량을 갖으며, 맵퍼(10)에 의해 입력되는 데이터를 저장한다.
디인터리버(30)는 펀처링정보에 기초하여 디인터리버메모리(20)에 저장된 16개의 CIF 각각에서 송신단의 인터리빙(interleaving) 순서대로 하나씩 데이터(소프트디시젼형태)를 읽는다. 여기서, 펀처링정보는 일반적으로 유럽향 DAB 송수신기에서는 1111, 1110, 1100, 1000 4가지의 펀처링벡터를 갖는다.
디펀처링부(40)는 펀처링벡터에 기초하여 송신단에서 펀처링된 데이터의 위치에 임의의 값을 삽입하여 디펀처링한다. 즉, 송신단에서 하나의 데이터에 대해 콘벌루션 인코딩(convolution encoding)을 수행하여 여러개의 데이터를 만들고, 콘벌루션 인코딩된 데이터의 전송률을 향상시키기 위해 일부의 데이터를 빼고(puncturing) 전송한다. 이렇게 펀처링되어 전송된 데이터를 디펀처링부(40)에서는 펀처링벡터에 기초하여 임의의 적절한 값(예컨데, '7')을 삽입한다.
버퍼(50)에는 펀처링벡터에 기초하여 디인터리빙된 데이터와, 디펀처링된 데이터를 저장한 후, 소프트디시젼형태의 4bit 데이터(즉, 16bit)를 출력한다.
[표 1]은 데이터(D)를 콘벌루션 인코딩, 펀처링, 및 디펀처링 된 각각의 데이터를 나타낸 것이다.
데이터 D
콘벌루션 인코딩된 데이터 4D04D14D24D3
펀처링벡터 1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0
펀처링된데이터 4D04D14D24D3 4D04D14D2 4D04D1 4D0
디펀처링된데이터 4D04D14D24D3 4D04D14D27 4D04D177 4D07 7 7
비터비디코더(60)는 버퍼(50)에 저장된 디펀처링된 데이터에 대해 4bit의 소프트디시젼(soft-decision)형태의 데이터(예컨데, 4D04D14D24D3, 4D04D14D27, 4D04D17 7, 4D07 7 7 : 4D는 4bit의 데이터임)를 단위로 비터비디코딩을 수행한다.
이와 같은 종래의 유럽향 DAB 수신기의 채널복호장치에 있어서는 다음과 같은 문제점을 가지고 있다.
첫째로, 디인터리버메모리(20)의 어드레스 구조에 관한 것으로, 이하 [보기1]은 종래의 디인터리버메모리(20)의 어드레스 구조를 표시한 것이다.
(보기1)
CIF address (4bit) DATA address (15bit)
즉, 4bit의 CIF 어드레스를 상위 어드레스로 하고, 각 CIF 내의 15bit의 상대 어드레스를 하위 어드레스로 구성된다. 이와 같은, 어드레스 구조를 가지는 디인터리버메모리(20)에는 4bit CIF 어드레스와 15bit의 데이터 상대어드레스를 합하여 절대 어드레스로 하여 데이터를 저장한다. 이러한 방법은, CIF 어드레스와 데이터 상대 어드레스가 독립적으로 동작하므로 디인터리빙시 각 CIF 내로 이동은 쉽지만, 일반적으로 저장되는 데이터가 하나의 15bit의 CIF를 다 채우지 못한다. 이에 의해 각각의 CIF 사이에 빈 어드레스가 존재하게 됨으로써 메모리(20) 낭비의 문제점을 가지고 있다.
둘째로, 디코딩시간에 관한 것으로, 도 2는 도 1의 채널복호장치의 동작에 대한 타이밍 도이다.
도 2의 타이밍 도에서와 같이, 'READ'신호는 펀처링벡터에 기초하여 디인터리버메모리(20)에 저장된 데이터를 가변적으로 데이터를 읽어들인다. 예컨데, 펀처링벡터가 '1111'인 경우에는 각각의 클럭신호(CLK)에 대응하여 하나씩 데이터(4D04D14D24D3)를 읽어들이고, 펀처링벡터가 '1000'인 경우에는 4 클럭신호 동안 하나의 데이터(4D0)만을 읽어 들인다. 한편, 비터비디코더(60)의 동작신호인 'Viterbi_ENABLE'신호는 일정한 주기로 입력되는 데이터를 디코딩한다. 즉, 4 클럭신호를 주기로 동작신호('Viterbi_ENABLE')를 인가하게 된다. 이에 의해 펀처링벡터가 '1111'인 경우에는 낭비하는 클럭신호가 없으나, 펀처링벡터가 '1100'인 경우에는 2 클럭신호를, 펀처링벡터가 '1000'인 경우에는 3 클럭신호를 낭비하게 된다. 따라서, DAB 데이터의 전 프레임인 경우 많은 복호시간을 낭비, 및 그에 따른 전력소비의 문제점을 가지고 있다.
셋째로, 비터비디코더(60)의 성능을 측정하는 성능측정장치(Syamble Error Rate:SER)(70)에 관한 것으로, 도 3은 성능측정장치(SER)(70)에 대한 개략적인 블록도이다. 비터비디코더(60)의 성능측정방법은, 비터비디코더(60)의 출력신호를 이용하여 비터비디코딩되기 전의 데이터를 추정하고, 추정된 데이터와 비터비디코더(60)에 입력되는 데이터를 비교연산하여 에러율을 측정한다.
도 3에 도시된 바와 같이, 비터비디코더(60)의 성능측정장치(SER)(70)는 하드디시젼(hard-decision)부(71), 지연부(72), 리인코더(re-encoder)(73), 펀처링(puncturing)부(74), 에러산출부(75), 에러표시부(76) 등을 갖는다.
하드디시젼부(71)에서는 비터비디코더(60)에 입력되는 소프트디시젼(soft-decision)형태의 데이터를 하드디시젼(hard-decision) 형태의 데이터로 전환한다. 다음, 비터비디코더(60)에 입력된 데이터가 디코딩되어 출력되는 시간만큼 하드디시젼 형태로 전환된 데이터를 지연부(72)에서 지연시키어 출력한다. 그 후, 비터비디코더(60)에서 디코딩된 데이터가 출력되면, 출력된 데이터를 리인코더(73)에서 콘벌루션 인코딩(convolution encoding)을 수행하며, 펀처링부(74)에서는 펀처링정보에 의해 콘벌루션 인코딩된 데이터를 펀처링한다. 이렇게 펀처링된 데이터와 지연부(72)에 지연된 데이터는 에러산출부(75)에 입력되어 펀처링되지 않은 데이터를 비교하여 에러율을 산출한다. 산출된 에러율은 에러표시부(75)를 통해 외부에 표시된다.
이와 같이 종래의 성능측정장치(SER)(70)에서는 채널복호장치의 디펀처링부(40)와 중복되는 펀처링부(74)를 마련하여 펀처링벡터를 다시 만들고, 만들어진 펀처링벡터를 이용하여 콘벌루션 인코딩된 데이터를 펀처링한다. 즉, 디펀처링부(40)와 같은 회로를 중복되어 설계함으로써 시스템의 구현을 복잡하게 하며,이에 의한 불필요한 전력소비의 문제점을 가지고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 첫째 목적은, 디인터리버메모리의 어드레스 구조를 개선하여 메모리의 사용효율을 향상시키는 것이다.
본 발명의 둘째 목적은 전체 시스템의 채널디코딩시간을 단축하여 전력소모를 저감시키는 것이다.
또한, 본 발명의 세째 목적은, 비터비디코더의 성능측정장치를 간단하게 구현하여 시스템의 전력소모 및 복잡도를 저감시키는 것이다.
도 1은 일반적인 DAB 수신기의 채널복호장치에 대한 개략적인 블록도,
도 2는 도 1의 동작에 대한 타이밍도를 나타낸 도,
도 3는 도 1의 비터비디코더의 성능측정장치(70)에 대한 개략적인 블록도,
도 4은 본 발명에 따른 유럽향 디지털 오디오 방송수신기의 채널복호장치에 대한 개략적인 블록도,
도 5는 본 발명에 따른 제1실시예인 메모리 어드레스 구조에 대한 개념도,
도 6는 본 발명에 따른 제1실시예에 따른 채널복호방법에 대한 흐름도,
도 7은 본 발명에 따른 제2실시예의 동작을 설명하기 위한 타이밍도를 나타낸 도,
도 8은 본 발명에 따른 제2실시예의 채널복호방법에 대한 흐름도,
도 9은 본 발명에 따른 제3실시예로서 채널복호장치의 성능측정장치(700)에 대한 개략적인 블록도, 그리고
도 10은 본 발명에 따른 제3실시예의 채널복호장치의 성능측정방법에 대한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10,100 : 맵퍼(mapper)20,200 : 디인터리버메모리
30,300 : 디인터리버40,400 : 디펀처링부
50,500 : 버퍼60,600 : 비터비디코더
70,700 : 성능측정장치710 : 펀처링정보삽입부
720 : 하드디시젼부730 : 지연부
740 : 리인코더750 : 에러산출부
760 : 에러표시부
상기 목적을 달성하기 위한 본 발명에 따른, 유럽향 디지털 오디오 방송수신기의 채널복호장치는 이하의 다양한 실시예를 갖는다.
본 발명에 따른 제1실시예의 유럽향 디지털 오디오 방송수신기의 채널복호장치는, 복수개의 데이터그룹 중 어느 하나의 데이터그룹을 지정하는 어드레스와 각각의 데이터그룹 내에 포함되는 데이터 중 어느 하나의 데이터를 지정하는 어드레스를 가지며, 어느 하나의 데이터를 지정하는 어드레스를 상위 어드레스로 하고 어느 하나의 데이터그룹을 지정하는 어드레스를 하위 어드레스로 하는 어드레스 구조를 가지는 디인터리버메모리와, 입력되는 데이터를 어드레스 구조에 대응하도록 맵핑하여 상기 디인터리버에 저장하는 맵퍼와, 디인터리버메모리에 저장된 데이터를 소정의 규칙에 의해서 디인터리빙하여 디인터리빙 데이터를 생성하는 디인터리버와, 펀처링 정보에 기초하여 펀처링된 데이터의 위치에 임의값을 삽입하여 디펀처링데이터를 생성하는 디펀처링부, 및 디인터리빙 데이터 및 디펀처링 데이터로 이루어지는 소정단위의 데이터를 부호화 전의 데이터로 복호하는 비터비디코더를 갖는다.
바람직하게는, 데이터그룹은 CIF(common interleaved frame)이며, 어느 하나의 데이터그룹의 어드레스는 4비트 어드레스와, 어느 하나의 데이터의 어드레스는 15비트 어드레스를 가지며, 디인터리버메모리의 어드레스구조는 15비트의 어드레스를 상위 어드레스로 하고, 4비트의 어드레스를 하위 어드레스로 한다.
한편, 제1실시예에 따른 채널복호방법은, 복수개의 데이터그룹 중 어느 하나의 데이터그룹을 지정하는 어드레스와, 각각의 데이터그룹 내에 포함되는 데이터 중 어느 하나의 데이터를 지정하는 어드레스를 가지며, 어느 하나의 데이터를 지정하는 어드레스를 상위 어드레스로 하고 어느 하나의 데이터그룹을 지정하는 어드레스를 하위 어드레스로 하는 어드레스 구조에 대응하도록 입력되는 데이터를 저장하는 단계; 어드레스 구조에 대응하여 저장된 데이터를 소정의 규칙에 의해서 디인터리빙하여 디인터리빙 데이터를 생성하는 단계; 펀처링정보에 기초하여 펀처링된 데이터의 위치에 임의값을 삽입하여 디펀처링 데이터를 생성하는 단계; 및 디인터리빙 데이터 및 디펀처링 데이터로 이루어지는 소정단위의 데이터를 부호화 전의 데이터로 복호하는 단계를 가지는 것을 특징으로 한다.
본 발명에 따른 제2실시예의 유럽향 디지털 오디오 방송수신기의 채널복호장치는, 입력되는 데이터를 맵핑하여 디인터리버메모리에 저장하는 맵퍼와, 디인터리버메모리에 저장된 데이터를 소정의 규칙에 의해서 일정한 타이밍 간격으로 디인터리빙하여 디인터리빙 데이터를 생성하는 디인터리버와, 펀처링정보에 기초하여 펀처링된 데이터의 위치에 임의값을 삽입하여 디펀처링 데이터를 생성하는 디펀처링부, 및 디인터리빙 데이터 및 디펀처링 데이터로 이루어지는 소정단위의 데이터를부호화 전의 데이터로 복호하는 비터비디코더를 가지며, 디펀처링부는, 펀처링정보에 기초하여 비터비디코더의 디코딩동작을 제어한다.
바람직하게는, 디펀처링부는 비터비디코더에 디인터리빙된 데이터의 입력이 완료되는 시점에 비터비디코더에 동작신호를 인가하여 비터비디코더를 동작시키며, 동작신호가 비터비디코더에 인가되는 시점에 디펀처링된 데이터는 비터비디코더에 입력되어 디코딩된다.
한편, 제2실시예에 따른 채널복호방법은, 입력되는 데이터를 맵핑하여 저장하는 단계; 저장된 데이터를 소정의 규칙에 의해서 일정한 타이밍 간격으로 디인터리빙하여 디인터리빙 데이터를 생성하는 단계; 펀처링정보에 기초하여 펀처링된 데이터의 위치에 임의값을 삽입하여 디펀처링 데이터를 생성하는 단계; 및 펀처링정보에 기초하여 디인터리빙 데이터 및 디펀처링 데이터로 이루어지는 소정단위의 비터비디코더의 입력데이터를 부호화 전의 데이터로 디코딩하는 단계;를 가지는 것을 특징으로 한다.
바람직하게는 디펀처링 단계는, 비터비디코더를 동작시키는 동작신호를 상기 비터비디코더에 인가하는 단계;를 가지며, 동작신호는 펀처링정보에 기초하여 디인터리빙 데이터가 비터비디코더에 입력완료되는 시점에 비터비디코더의 인가된다. 또한, 디펀처링단계는 동작신호가 비터비디코더에 인가되는 시점에 디펀처링 데이터를 비터비디코더에 입력시킴으로써 디코딩 단계가 수행된다.
본 발명에 따른 제3실시예로서 유럽향 디지털 오디오 방송수신기의 채널복호장치에 구비된 성능측정장치는, 비터비디코더의 입력신호에 펀처링정보인 정보데이터를 삽입하는 펀처링정보삽입부와, 비터비디코더의 출력신호를 콘벌루션 인코딩(convolution encoding)하는 리인코더, 및 정보데이터를 이용하여 펀처링정보를 추정하여 비터비디코더의 입력데이터와 콘벌루션 인코딩된 데이터를 비교하여 디코딩에러율을 산출하는 에러산출부를 갖는다.
또한, 펀처링정보삽입부로부터 정보데이터가 삽입된 데이터를 하드디시젼 형태의 데이터로 변환하는 하드디시젼부;를 가지며, 하드디시젼부는, 정보데이터에 기초하여 펀처링정보를 추정하고, 추정된 펀처링정보를 에러검출부에 제공한다.
한편, 제3실시예에 따른 성능측정방법은, 비터비디코더의 입력데이터에 펀처링정보인 정보데이터를 삽입하는 단계; 및 정보데이터를 통해 추정된 펀처링정보를 이용하여 비터비디코더의 입력데이터와 비터비디코더의 출력데이터를 비교하여 에러율을 산출하는 단계;를 가지는 것을 특징으로 한다.
또한, 정보데이터가 삽입된 데이터를 하드디시젼 형태의 데이터로 전환하는 단계;를 가지며, 하드디시젼 전환단계에서는, 정보데이터에 기초하여 펀처링정보를 추정하고, 에러산출단계는 추정된 펀처링정보를 이용하여 에러율을 산출한다.
이상의 다양한 실시예에 따라서, 디인터리버메모리의 어드레스 구조를 개선하여 메모리의 사용을 효율적으로 하며, 디펀처링부에 의해 비터비디코더의 동작을 제어함으로써 디코딩시간을 단축시키며, 또한, 비터비디코더의 성능측정장치의 회로구현을 간단하게 함으로써 전체적인 채널복호장치의 시스템을 간단하게 구현할 수 있다.
이하에서는 도면을 참조하여 본 발명에 따른 유럽향 디지털 오디오 방송수신기의 채널복호장치를 상세하게 설명한다.
도 4는 본 발명에 따른 디지털오디오방송수신기의 채널복호장치에 대한 개략적인 블록도이며, 도 4를 참조하여 이하 설명되는 제 1 내지 제3실시예를 설명한다.
채널복호장치는 맵퍼(mapper)(100), 디인터리버메모리(deinterleaver memory)(200), 디인터리버(deinterleaver)(300), 디펀처링(depuncturing)부(400), 버퍼(500), 비터비디코더(viterbi decoder)(600) 등을 가지고 있다.
맵퍼(100)는 입력되는 I 및 Q 데이터를 디인터리버메모리(200)에 저장한다.
디인터리버메모리(200)는 16개의 CIF(Common Interleaved Frame) 해당하는 약 4Mbit의 용량을 갖으며, 어드레스 구조는 4bit의 CIF 어드레스와 15bit의 데이터 어드레스를 합한 절대 어드레스이다.
디인터리버(300)는 디인터리버메모리(200)에 저장된 16개의 CIF 내에 포함된데이터를 송신단의 인터리빙 순서대로 하나씩 읽어 디인터리빙을 수행한다. 이때, 디인터리버(300)는 펀처링정보에 기초하여 가변적인 타이밍으로 데이터를 읽지 않고, 소정의 타이밍간격으로 일정하게 데이터를 읽는다.
디펀처링부(400)는 펀처링정보, 즉, 펀처링벡터에 기초하여 송신단에서 펀처링된 데이터의 위치에 임의값을 삽입한다. 펀처링벡터가 '1000'인 경우, 펀처링된 3개의 데이터 자리에는 소프트 디시젼의 중간값인 '7'을 삽입하여 출력한다.
버퍼(500)에는 소프트디시젼형태의 4개의 데이터, 즉, 16비트의 디인터리빙된 데이터 및 디펀처링된 데이터를 저장한 후, 소프트디시젼 비터비디코더(600)의입력데이터로 출력한다.
비터비디코더(600)는 버퍼(500)로부터 출력되는 16비트의 데이터를 단위로 비터비디코딩을 수행한다. 비터비디코더(600)가 디펀처링부(400)의 제어에 의해 동작되는 과정은 후술되는 제2실시예에서 상세하게 설명한다.
이하에서는 본 발명의 목적들을 달성하기 위한 바람직한 실시예를 도면을 참조하여 설명한다.
먼저, 본 발명의 첫번째 목적을 달성하기 위한 제1실시예는 디인터리버메모리(200)의 어드레스 구조를 개선하여 메모리의 저장효율을 향상시키는 것이다.
이하 [보기1] 및 도 5에 나타난 표는 개선된 어드레스 구조를 설명하기 위한 것이며, 도 6는 개선된 어드레스에 따라서 채널복호방법을 설명하기 위한 것이다.
[보기1]은 제1실시예에 따른 개선된 디인터리버메모리(20)의 어드레스 구조는 다음과 같다.
(보기2)
DATA address(15bit) CIF address(4bit)
즉, 각각의 CIF 내의 데이터 상대 어드레스 15bit를 메모리 어드레스의 상위 어드레스로하고, 16개의 CIF 4bit 어드레스를 메모리 어드레스의 하위 어드레스가 되도록 한다. 이와 같은, 메모리 어드레스구조에 따라서 저장되는 데이터의 맵핑형태를 도 5의 표를 참조하여 일반적인 메모리의 어드레스 구조와 비교하여 설명한다.
도 5에 도시된 메모리의 어드레스 구조는 설명을 간단하게 하기 위해 원래의 4bit의 CIF 어드레스를 2bit의 CIF 어드레스로 하고, 원래의 15bit의 데이터 어드레스를 3bit의 데이터 어드레스로 하여 종래의 어드레스구조와 제1실시예에 의한 어드레스구조에 따라서 마련되는 빈 어드레스 공간을 비교하여 설명한다.
도 5에 도시된 바와 같이, [보기 1]과 같이 CIF 어드레스를 상위 어드레스로 하고 데이터 어드레스를 하위 어드레스로 하는 일반적인 어드레스 구조를 갖는 메모리의 경우에는, 각각의 CIF에 대해 순차적으로 데이터(D1 내지 D4)가 메모리된다. 이에 의해 각각의 CIF내에는 데이터의 크기에 따라서 음영으로 표시된 빈 어드레스('100','111')가 존재하게 된다.
반면, [보기2]와 같이 데이터 어드레스를 상위 어드레스로 하고 CIF 어드레스를 하위 어드레스로 하는 제1실시예에 따른 어드레스 구조를 갖는 메모리의 경우에는, 데이터가 어드레스 구조에 대해 선형적으로 맵핑되어 빈 어드레스가 도 5에 도시된 바와 같이, 전체 메모리 어드레스 구조 중 하위부분에 모이게 된다. 이러한 빈 어드레스공간을 다른 데이터를 저장하는 공간으로 사용할 수 있게 됨으로써 메모리의 공간활용을 용이하게 할 수 있다.
맵퍼(100)는 [보기2]와 같은 디인터리버메모리(200)의 어드레스 구조로 대응되도록 입력되는 데이터를 저장한다(S110). 디인터리버(300)는 디인터리버메모리(200)에 [보기2]와 같은 어드레스 구조에 저장된 데이터를 송신단의 인터리빙 순서대로 하나씩 읽어 디인터리빙한다(S130). 디펀처링부(400)는 펀처링정보, 즉, 펀처링벡터에 기초하여 송신단에서 펀처링된 데이터의 위치에 임의값을 삽입한다(S150). 소프트디시젼 비터비디코더(600)는 16bit의 데이터를 단위로 비터비디코딩한다(S170).
이상과 같이, [보기2]와 같은 어드레스 구조 갖는 디인터리버메모리(200)에 의해서 마련되는 여분의 메모리 용량에는, 일반적인 4Mbit의 메모리 용량 및 OFDM 심볼데이터를 고려해 볼 때 최대 12288bit의 FIC 데이터를 저장할 수 있다. 따라서, 메모리용량의 최대한 활용할 수 있다.
다음, 본 발명의 두번째 목적을 달성하기 위한 제2실시예는 디펀처링부(400)에 의해 비터비디코더(600)의 디코딩 동작을 제어함으로써 전체적인 복호시간을 단축시키는 것이다.
도 7는 제2실시예를 설명하기 타이밍 도이며, 도 8은 제2실시예에 의한 채널복호방법을 설명하기 위한 흐름도이다. 이하에서는 도 7 및 도 8을 참조하여 제2실시예를 상세하게 설명한다.
디인터리버(300)는 디인터리버메모리(200)에 저장된 데이터를 매 클럭신호(CLK)에 동기를 맞춘 리드신호(READ)에 의해 일정하게 데이터(4D04D14D24D3, 4D04D14D0...)를 읽어들여 디인터링빙한다(S210).
이와 같이 일정한 타이밍 간격으로 디인터리빙된 데이터는 디펀처링부(400)에서 입력된 펀처링정보에 기초하여 펀처링된 데이터의 위치에 임의값이 삽입된다(S230).
이렇게 디인터리빙된 데이터 및 디펀처링된 데이터는 16비트의 데이터 단위로 소프트디시젼 비터비디코더(600)에 입력된다.
비터비디코더(600)는 디펀처링부(400)로부터 펀처링벡터에 기초하여 동작신호(Viterbi_ENABLE)을 인가받으며, 이에 의해 비터비디코더(600)는 디코딩을 수행한다(S250).
즉, 펀처링벡터가 '1111'인 경우, 디펀처링부(400)는 디인터리빙된 데이터(4D04D14D24D3)의 마지막 데이터인 '4D3'가 비터비디코더(600)에 입력될 때 동작신호(Viterbi_ENABLE)을 비터비디코더(600)에 인가한다. 펀처링벡터가 '1100'인 경우에는, 디인터리빙된 데이터(4D04D1)의 마지막 데이터인 '4D1'가 비터비디코더(600)에 입력될 때 동작신호(Viterbi_ENABLE)을 비터비디코더(600)에 인가한다. 이 때, 디펀처링된 데이터는 비터비디코더(600)에 동작신호(Viterbi_ENABLE)가 인가될 때 동시에 입력된다.
이와 같이, 디펀처링부(400)에 의해 펀처링벡터에 기초하여 비터비디코더(600)의 동작신호(Viterbi_ENABLE)를 인가함으로써 펀처링벡터가 '1000'와 같이 펀처링된 데이터가 많은 경우에는 종래에 비해 3클럭신호(CLK) 만큼의 디코딩시간이 단축된다.
따라서, 전 DAB 프레임에 대해서 고려해 볼 경우, 채널복호장치의 복호시간이 상당히 단축되며, 이러한 복호시간의 단축에 의한 전력소비 또한 절감될 수 있다.
다음, 본 발명의 세번째 목적을 달성하기 위한 제3실시예는비터비디코더(600)의 성능을 측정하는 성능측정장치(SER)(700)에 있어서 회로구현을 간단하게 하여 전력소비를 절감시키는 것이다.
도 9은 제3실시예인 채널복호장치의 성능측정장치(SER)(700)에 대한 개략적인 블록도이며, 도 10은 도 9의 성능측정장치(700)의 성능측정방법에 대한 흐름도이다.
이하에서는 도 9 및 도 10을 참조하여 제3실시예를 상세하게 설명한다.
성능측정장치(SER)(700)는 펀처링벡터삽입부(710), 하드디시젼(hard-decision)부(720), 지연부(730), 리인코더(re-encoder)(740), 에러산출부(750), 에러표시부(760) 등을 갖는다.
펀처링벡터삽입부(710)는 디펀처링된 데이터에 펀처링벡터의 정보를 삽입한다(S310).
앞에서 설명된 바와 같이, 일반적으로 유럽향 DAB 시스템의 펀처링벡터는 하드디시젼 경우, '1111','1110','1100','1000' 4가지 형태를 가지고 있으며, 각 bit는 4bit 소프트디시젼된 경우이다. '1'은 펀처링이 이루어지지 않은 경우이며, '0'은 그 반대의 경우로 펀처링된 경우이다. 그리고, 입력순서는 왼쪽이 MSB이며 먼저 입력된다. 펀칭벡터에서 알 수 있듯이 펀칭형태는 MSB는 항상 '1'이고, 그 다음 bit가 '0'인 경우는 그 이하의 비트는 모두 '0'이다. 따라서, 2bit의 펀청링 갯수를 이용하여 펀처링벡터의 정보를 알 수 있다. 예컨데, '1111'인 경우에는 '1'의 갯수가 3개 이므로 2bit로 나타내면 '11'이 된다. 이와 같은 방법으로, '1110'인 경우는 '1'의 갯수가 2개 이므로 '10', '1100'인 경우는 '1'의 갯수가 1개 이므로'01'로, '1000'인 경우는 '1'의 갯수가 0개 이므로 '00'이 된다.
펀처링벡터삽입부(710)에 의해 출력되는 데이터는 디펀처링된 소프트 디시젼형태의 16bit 데이터에 1bit를 더한 17bit로 구성하며, 다음과 같다.
① 펀처링벡터가 '1111' 이면, '0, 4D, 4D, 4D, 4D' 로,
② 펀처링벡터가 '1110' 이면, '1, 0, 4D, 4D, 4D' 로,
③ 펀처링벡터가 '1100' 이면, '1, 8, 7, 4D, 4D' 로,
④ 펀처링벡터가 '1000' 이면, '1, 8, 8, 7, 4D' 로 구성한다.
(여기서, '4D'는 4bit 데이터, '7'은 디펀처링된 임의값, '8'은 펀처링벡터의 '1'의 갯수에 대한 2bit 정보를 만들기 위한 임의값 임.)
하드디시젼부(720)는 펀처링벡터삽입부(710)에 의해 17bit로 출력되는 데이터를 5bit의 하드데시젼 형태의 데이터로 전환한다(S330). 여기서, 하드디젼 형태의 데이터는 0 내지 15로 표시되는 소프트디시젼 형태의 데이터를 '0' 또는 '1'의 데이터로 전환하는 것이다. 예컨데, 소트프디시젼 형태의 데이터'14'를 하드디시젼 형태의 데이터로 전환하면 '1'이 되며, 소프트디시젼 형태의 데이터 '2'를 하드디시젼 형태의 데이터로 전환하면 '0'이 된다.
하드디시젼부(720)에서 출력되는 5bit의 데이터는 다음과 같다.
① 17bit의 '0, 4D, 4D, 4D, 4D'는 5bit의 '0, D, D, D, D'로 전환한다.
② 17bit의 '1, 0, 4D, 4D, 4D'는 5bit의 '1, 0, D, D, D'로 전환한다.
③ 17bit의 '1, 8, 7, 4D, 4D'는 5bit의 '1, 1, 0, D, D'로 전환한다.
④ 17bit의 '1, 8, 8, 7, 4D'는 5bit의 '1, 1, 1, 0, D'로 전환한다.
지연부(730)은 비터비디코더의 처리시간만큼 하드데시젼된 5bit의 데이터를 잠시동안 지연시켜 출력한다.
리인코더(740)는 송신단의 콘벌루션 인코더와 같은 회로로 구성되어 비터비디코더에 의해 디코딩된 데이터를 콘벌루션 인코딩을 수행하여 하나의 데이터를 여러개의 데이터로 인코딩한다.
에러산출부(750)에서는 리인코더(740)의 출력 데이터와, 지연부(730)에 의해 비터비디코더(600)의 처리시간만큼 지연된 하드디시젼된 데이터에 포함된 펀처링정보를 이용하여 펀처링되지 않는 비트만을 비교한다(S350). 여기서, 하드디시젼된 5bit의 데이터에서 펀처링벡터를 추출하는 방법은 다음과 같다.
① 5bit의 하드디시젼 데이터에서 MSB가 '0'이면, 펀처링벡터는 '1111'이고,
② 5bit의 하드디시젼 데이터에서 MSB가 '1'이고, 그 다음 bit가 '0'이면, 펀처링벡터는 '1110'이고,
③ 5bit의 하드디시젼 데이터에서 MSB가 '1'이고, 그 다음 2bit가 '10'이면, 펀처링벡터는 '1100'이고,
④ 5bit의 하드디시젼 데이터에서 MSB가 '1'이고, 그 다음 2bit가 '11'이면, 펀처링벡터는 '1000'이 된다.
즉, 에러산출부(750)에서는 하드디시젼형태로 전환된 데이터와 리인코더(740)로부터 출력된 인코딩 데이터를 추정된 펀처링벡터의 정보에 기초하여 각각의 데이터를 bit단위로 비교하여 그에 따른 비터비디코더(600)의 에러율을 산출한다.
에러표시부(760)는 에러연산부(750)에 의해 연산된 에러율을 외부에 표시한다.
따라서, 비터비디코더(600)의 성능측정장치(700)에서 종래의 펀처링부(도 4의 '74')를 제거하고 디펀처링된 출력에 펀처링정보를 삽입함으로써 전송신호의 크기를 적은 회로수로 같은 기능을 수행할 수 있게 된다.
이상과 같이, 디인터리버메모리(200)의 어드레스 구조를 개선하여 메모리의 사용을 효율적으로 하며, 디펀처링부(400)에 의해 비터비디코더(600)의 동작을 제어함으로써 디코딩 시간을 단축시키며, 비터비디코더(600)의 성능측정장치(700)의 회로구현을 간단하게 함으로써 전체적인 채널복호장치의 시스템을 간단하게 구현할 수 있다.
본 발명에 따르면, 첫번째 효과는 디인터리버메모리의 어드레스 구조를 개선하여 메모리에 데이터를 선형적으로 저장시킴으로써 메모리의 빈 공간을 최대로 활용할 수 있다.
두번째 효과는 비터비디코더의 동작신호를 펀처링정보에 기초하여 인가시키므로써 디코더의 처리시간을 단축할 수 있다. 이에 의해, DAB 수신기의 채널복호장치 전체에 대해 복호시간을 단축시킬 수 있으며, 따라서 소비전력 또한 줄일 수 있다.
세번째 효과는 비터비디코더의 성능측정장치에서 디펀처링된 데이터에 1bit의 펀처링정보를 삽입하여 성능을 측정함으로써 종래에 비해 전송신호의 크기가 줄어들고 회로구현이 간단해 진다. 즉, 간단한 회로구현에 의해 전력소모를 줄일 수 있다.
이와 같은, 효과에 의해 전력소모를 적게 할 수 있다는 점은 유럽향 디지털오디오방송 시스템이 이동통신에 적용되는 점을 고려할 때 상당한 장점이 될 것이다.
이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (14)

  1. 복수개의 데이터그룹 중 어느 하나의 데이터그룹을 지정하는 어드레스와, 각각의 상기 데이터그룹 내에 포함되는 데이터 중 어느 하나의 데이터를 지정하는 어드레스를 가지며, 상기 어느 하나의 데이터를 지정하는 어드레스를 상위 어드레스로 하고 상기 어느 하나의 데이터그룹을 지정하는 어드레스를 하위 어드레스로 하는 어드레스 구조를 가지는 디인터리버메모리;
    입력되는 데이터를 상기 어드레스 구조에 대응하도록 맵핑하여 상기 디인터리버에 저장하는 맵퍼;
    상기 디인터리버메모리에 저장된 데이터를 소정의 규칙에 의해서 디인터리빙하여 디인터리빙 데이터를 생성하는 디인터리버;
    펀처링 정보에 기초하여 펀처링된 데이터의 위치에 임의값을 삽입하여 디펀처링데이터를 생성하는 디펀처링부; 및
    상기 디인터리빙 데이터 및 상기 디펀처링 데이터로 이루어지는 소정단위의 데이터를 부호화 전의 데이터로 복호하는 비터비디코더;를 포함하는 것을 특징으로 하는 유럽향 디지털오디오방송수신기의 채널복호장치.
  2. 제 1항에 있어서,
    상기 데이터그룹은 CIF(common interleaved frame)이며, 상기 어느 하나의 데이터그룹의 어드레스는 4비트 어드레스와, 상기 어느 하나의 데이터의 어드레스는 15비트 어드레스를 가지며,
    상기 디인터리버메모리의 상기 어드레스구조는 상기 15비트의 어드레스를 상위 어드레스로 하고, 상기 4비트의 어드레스를 하위 어드레스로 하는 것을 특징으로 하는 유럽향 디지털 오디오 방송수신기의 채널복호장치.
  3. 복수개의 데이터그룹 중 어느 하나의 데이터그룹을 지정하는 어드레스와, 각각의 상기 데이터그룹 내에 포함되는 데이터 중 어느 하나의 데이터를 지정하는 어드레스를 가지며, 상기 어느 하나의 데이터를 지정하는 어드레스를 상위 어드레스로 하고 상기 어느 하나의 데이터그룹을 지정하는 어드레스를 하위 어드레스로 하는 어드레스 구조에 대응하도록 입력되는 데이터를 저장하는 단계;
    상기 어드레스 구조에 대응하여 저장된 데이터를 소정의 규칙에 의해서 디인터리빙하여 디인터리빙 데이터를 생성하는 단계;
    펀처링 정보에 기초하여 펀처링된 데이터의 위치에 임의값을 삽입하여 디펀처링 데이터를 생성하는 단계; 및
    상기 디인터리빙 데이터 및 상기 디펀처링 데이터로 이루어지는 소정단위의 데이터를 부호화 전의 데이터로 복호하는 단계;를 포함하는 것을 특징으로 하는 유럽향 디지털 오디오 방송수신기의 채널복호방법.
  4. 제 3항에 있어서,
    상기 저장단계는,
    상기 데이터그룹은 CIF(common interleaved frame)이며, 상기 어느 하나의 데이터그룹의 어드레스는 4비트 어드레스와, 상기 어느 하나의 데이터의 어드레스는 15비트 어드레스를 가지며,
    상기 15비트의 어드레스를 상위 어드레스로 하고, 상기 4비트의 어드레스를 하위 어드레스로 하는 상기 어드레스 구조에 대응하도록 입력되는 데이터를 저장하는 것을 특징으로 하는 유럽향 디지털 오디오 방송수신기의 채널복호방법.
  5. 입력되는 데이터를 맵핑하여 디인터리버메모리에 저장하는 맵퍼;
    상기 디인터리버메모리에 저장된 데이터를 소정의 규칙에 의해서 일정한 타이밍 간격으로 디인터리빙하여 디인터리빙 데이터를 생성하는 디인터리버;
    펀처링정보에 기초하여 펀처링된 데이터의 위치에 임의값을 삽입하여 디펀처링 데이터를 생성하는 디펀처링부; 및
    상기 디인터리빙 데이터 및 상기 디펀처링 데이터로 이루어지는 소정단위의 데이터를 부호화 전의 데이터로 복호하는 비터비디코더;를 포함하며,
    상기 디펀처링부는, 상기 펀처링정보에 기초하여 상기 비터비디코더의 디코딩동작을 제어하는 것을 특징으로 하는 유럽향 디지털 오디오 방송수신기의 채널복호장치.
  6. 제 5항에 있어서,
    상기 디펀처링부는,
    상기 비터비디코더에 상기 디인터리빙된 데이터의 입력이 완료되는 시점에 상기 비터비디코더에 동작신호를 인가하여 상기 비터비디코더를 동작시키도록 하는 것을 특징으로 하는 유럽향 디지털 오디오 방송수신기의 채널복호장치.
  7. 제 5항에 있어서,
    상기 동작신호가 상기 비터비디코더에 인가되는 시점에 상기 디펀처링된 데이터는 상기 비터비디코더에 입력되는 것을 특징으로 하는 유럽향 디지털 오디오 방송수신기의 채널복호장치.
  8. 입력되는 데이터를 맵핑하여 저장하는 단계;
    상기 저장된 데이터를 소정의 규칙에 의해서 일정한 타이밍 간격으로 디인터리빙하여 디인터리빙 데이터를 생성하는 단계;
    펀처링정보에 기초하여 펀처링된 데이터의 위치에 임의값을 삽입하여 디펀처링 데이터를 생성하는 단계; 및
    상기 펀처링정보에 기초하여 상기 디인터리빙 데이터 및 상기 디펀처링 데이터로 이루어지는 소정단위의 비터비디코더의 입력데이터를 부호화 전의 데이터로 디코딩하는 단계;를 포함하는 것을 특징으로 하는 유럽향 디지털 오디오 방송수신기의 채널복호방법.
  9. 제 8항에 있어서,
    상기 디펀처링 단계는,
    상기 비터비디코더를 동작시키는 동작신호를 상기 비터비디코더에 인가하는 단계;를 더 포함하며,
    상기 동작신호는 상기 펀처링정보에 기초하여 상기 디인터리빙 데이터가 상기 비터비디코더에 입력완료되는 시점에 상기 비터비디코더의 인가되는 것을 특징으로 하는 유럽향 디지털 오디오 방송수신기의 채널복호방법.
  10. 제 8항에 있어서,
    상기 디펀처링단계는,
    상기 동작신호가 상기 비터비디코더에 인가되는 시점에 상기 디펀처링 데이터를 상기 비터비디코더에 입력시키는 것을 특징으로 하는 유럽향 디지털 오디오 방송수신기의 채널복호방법.
  11. 유럽향 디지털 오디오 방송수신기의 채널복호장치에 구비된 성능측정장치에 있어서,
    비터비디코더의 입력신호에 펀처링정보인 정보데이터를 삽입하는 펀처링정보삽입부;
    비터비디코더의 출력신호를 콘벌루션 인코딩(convolution encoding)하는 리인코더; 및
    상기 정보데이터를 이용하여 상기 펀처링정보를 추정하여 상기 비터비디코더의 입력데이터와 상기 콘벌루션 인코딩된 데이터를 비교하여 디코딩에러율을 산출하는 에러산출부;를 포함하는 것을 특징으로 하는 성능측정장치.
  12. 제 11항에 있어서,
    상기 펀처링정보삽입부로부터 상기 정보데이터가 삽입된 데이터를 하드디시젼 형태의 데이터로 변환하는 하드디시젼부;를 더 포함하며,
    상기 하드디시젼부는, 상기 정보데이터에 기초하여 상기 펀처링정보를 추정하고, 추정된 상기 펀처링정보를 상기 에러검출부에 제공하는 것을 특징으로 하는 성능측정장치.
  13. 유럽향 디지털 오디오 방송수신기의 채널복호장치에 구비된 성능측정장치의 성능측정방법에 있어서,
    비터비디코더의 입력데이터에 펀처링정보인 정보데이터를 삽입하는 단계; 및
    상기 정보데이터를 통해 추정된 상기 펀처링정보를 이용하여 상기 비터비디코더의 입력데이터와 상기 비터비디코더의 출력데이터를 비교하여 에러율을 산출하는 단계;를 포함하는 것을 특징으로 하는 성능측정방법.
  14. 제 13항에 있어서,
    상기 정보데이터가 삽입된 데이터를 하드디시젼 형태의 데이터로 전환하는 단계;를 더 포함하며,
    상기 하드디시젼 전환단계에서는, 상기 정보데이터에 기초하여 상기 펀처링정보를 추정하고, 상기 에러산출단계는 추정된 상기 펀처링정보를 이용하여 상기 에러율을 산출하는 것을 특징으로 하는 성능측정방법.
KR20020057868A 2002-09-24 2002-09-24 유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법 KR100465224B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR20020057868A KR100465224B1 (ko) 2002-09-24 2002-09-24 유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법
CN 03178487 CN1252949C (zh) 2002-09-24 2003-07-18 欧洲数字音频广播接收器的信道解码器及其信道解码方法
DE60331124T DE60331124D1 (de) 2002-09-24 2003-09-24 Kanaldekodierer für einen europäischen DAB Empfänger und zugehöriges Kanaldekodierverfahren
EP10012800.8A EP2323267B1 (en) 2002-09-24 2003-09-24 Channel decoder for a european DAB receiver and corresponding channel decoding method
EP06017376.2A EP1727288B1 (en) 2002-09-24 2003-09-24 Determination of the bit error rate in a European DAB receiver
EP20030021563 EP1404023B1 (en) 2002-09-24 2003-09-24 Channel decoder for a european DAB receiver and channel decoding method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20020057868A KR100465224B1 (ko) 2002-09-24 2002-09-24 유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법

Publications (2)

Publication Number Publication Date
KR20040026408A true KR20040026408A (ko) 2004-03-31
KR100465224B1 KR100465224B1 (ko) 2005-01-13

Family

ID=36717187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20020057868A KR100465224B1 (ko) 2002-09-24 2002-09-24 유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법

Country Status (4)

Country Link
EP (3) EP1404023B1 (ko)
KR (1) KR100465224B1 (ko)
CN (1) CN1252949C (ko)
DE (1) DE60331124D1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767669B1 (ko) * 2005-04-04 2007-10-18 엘지전자 주식회사 디지털 멀티미디어 방송 수신장치의 오디오 스트림 저장장치 및 방법
KR101224313B1 (ko) * 2011-05-31 2013-01-21 세종대학교산학협력단 영상정보 송수신 시스템 및 영상정보 송신방법, 수신방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100677150B1 (ko) * 2004-11-16 2007-02-02 삼성전자주식회사 위치기반 정보를 제공하는 장치 및 그 방법
CN100369477C (zh) * 2005-01-26 2008-02-13 乐金电子（惠州）有限公司 数字多媒体广播接收机的频道解码器
CN101527607B (zh) * 2009-04-22 2011-02-09 四川虹微技术有限公司 一种dab信道解码装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912898A (en) * 1997-02-27 1999-06-15 Integrated Device Technology, Inc. Convolutional interleaver/de-interleaver
EP0865176A3 (en) * 1997-03-10 2004-09-01 Pioneer Electronic Corporation Receiver for receiving digital audio programmes as well as the supplementary data contained in the audio programmes
US5943371A (en) * 1997-03-24 1999-08-24 Delco Electronics Corporation Memory efficient time de-interleave, de-puncture and viterbi decoder circuitry
JP3697833B2 (ja) * 1997-04-23 2005-09-21 ソニー株式会社 放送信号受信装置
EP0945989A1 (en) * 1998-03-12 1999-09-29 Hitachi Micro Systems Europe Limited Viterbi decoding
US6163571A (en) * 1998-04-24 2000-12-19 Ericsson Inc. Method for measuring received signal quality in a mobile wireless communication system
JP3614301B2 (ja) * 1998-05-28 2005-01-26 パイオニア株式会社 ディジタル放送受信機
JP2958308B1 (ja) * 1998-07-10 1999-10-06 松下電器産業株式会社 インターリーブ解除装置
DE60029734T2 (de) * 1999-12-21 2006-11-30 Matsushita Electric Industrial Co., Ltd., Kadoma Anfangserfassung und Frequenzsynchronisierung in Mehrträgersystemen
KR100651500B1 (ko) * 2000-08-30 2006-11-28 삼성전자주식회사 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100767669B1 (ko) * 2005-04-04 2007-10-18 엘지전자 주식회사 디지털 멀티미디어 방송 수신장치의 오디오 스트림 저장장치 및 방법
KR101224313B1 (ko) * 2011-05-31 2013-01-21 세종대학교산학협력단 영상정보 송수신 시스템 및 영상정보 송신방법, 수신방법

Also Published As

Publication number Publication date
EP1404023A3 (en) 2005-11-09
DE60331124D1 (de) 2010-03-18
CN1252949C (zh) 2006-04-19
EP1727288B1 (en) 2013-04-10
CN1485999A (zh) 2004-03-31
EP1404023B1 (en) 2010-01-27
EP1727288A3 (en) 2006-12-13
EP2323267B1 (en) 2014-02-26
KR100465224B1 (ko) 2005-01-13
EP2323267A1 (en) 2011-05-18
EP1404023A2 (en) 2004-03-31
EP1727288A2 (en) 2006-11-29

Similar Documents

Publication Publication Date Title
KR100335038B1 (ko) 코드분할다중접속시스템어플리케이션용다중속도직렬비터비디코더
JP4101653B2 (ja) インターリーバ・メモリ内の復調データのスケーリング
US6606724B1 (en) Method and apparatus for decoding of a serially concatenated block and convolutional code
JP2007510337A (ja) 移動通信システムのビタビ／ターボ統合デコーダ
US7584389B2 (en) Turbo decoding apparatus and method
US6580767B1 (en) Cache and caching method for conventional decoders
WO2012034398A1 (zh) 维特比解码实现方法及装置
US8566683B2 (en) Power-reduced preliminary decoded bits in viterbi decoders
KR101269901B1 (ko) Ｈａｒｑ를 지원하는 데이터 디레이트 매처 및 방법
US8510623B2 (en) Encoder, transmission device, and encoding process
KR100465224B1 (ko) 유럽향 디지털 오디오 방송수신기의 채널복호장치 및 그의채널복호방법
US20030018942A1 (en) Common memory device and controlling method thereof
CN101969308B (zh) 咬尾卷积码的译码方法及装置
KR100912600B1 (ko) 임의 개수의 정보 비트들을 위한 테일바이팅 터보 코드
EP3547550A1 (en) Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
KR100594043B1 (ko) 고속 터보 디코더에서 병행방식의 디 래이트 매칭을수행하는 입력 버퍼 장치
Allan et al. A VLSI implementation of an adaptive-effort low-power Viterbi decoder for wireless communications
CN113992213B (zh) 一种双路并行译码存储设备及方法
US7797618B2 (en) Parallel decoder for ultrawide bandwidth receiver
US7458008B2 (en) Decision voting in a parallel decoder
KR100625242B1 (ko) 터보 복호화 장치 및 방법
EP1495547A1 (en) A memory management algorithm for trellis decoders
CN116961841B (zh) 用于高速数据中心的译码方法、装置和存储介质
KR101049947B1 (ko) 컨볼루셔널 터보 코드 부호화 장치 및 컨볼루셔널 터보 코드를 사용하는 부호화 방법
US20040181742A1 (en) Turbo decoder with reduced-size branch metric cache

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee