CN1479352A - 判定半导体制造工艺状态的方法和装置及半导体制造装置 - Google Patents

Abstract

利用容器内发生的等离子体，蚀刻处理配置于该容器内，而其表面具有多层膜的半导体晶片的半导体制造装置中，在上述处理规定的期间，在显示部显示所得的上述晶片表面来的多种波长光的变化；以及根据显示的多种波长光的变化量，判定上述蚀刻处理的状态。

Description

判定半导体制造工艺状态的方法 和装置及半导体制造装置

技术领域

本发明涉及一种蚀刻制造半导体器件的装置，涉及具备测定蚀刻深度手段的装置。

背景技术

形成半导体器件中，为了除去半导体晶片表面上形成的介质材料、绝缘材料层等的各种材料层，或者为了在这些层上形成图形，广泛使用着干式蚀刻法。在进行该干式蚀刻法的方面，上述层的加工中，重要的是要调节蚀刻，使其成为要求的蚀刻深度或层的膜厚，因此要求精确检测蚀刻的终点或膜的厚度。

然而，众所周知，采用等离子干式蚀刻半导体晶片的处理时，从等离子光含有的特定波长光来的发光强度，随对特定膜的蚀刻进行而变化。于是，作为该半导体晶片的蚀刻终点或可以说膜厚的蚀刻状态的检测技术之一种，大家都知道，是在干式蚀刻处理中检测从等离子体来的特定波长的发光强度变化，根据该检测结果，检测特定膜的蚀刻终点或膜厚的技术。为了提高该检测的精度，需要降低因噪音引起检测波形变动造成的误检测。

这样，作为检测半导体晶片的蚀刻终点的技术都知道使用特开平5-179467号公报(现有技术1)、特开平8-274082号公报(现有技术2)、特开2000-97648号公报(现有技术3)、特开2000-106356号公报(现有技术4)等中公开的干涉仪。

在特开平5-179467号公报(现有技术1)中，采用红、绿、兰三种滤色片，检测干涉光(等离子光)，进行蚀刻终点的检测，特开平8-274082号公报(USP5658418)(现有技术2)中，采用二种波长的干涉波形的时间变化与其微分波形，对干涉波形的极值(波形的最大、最小：微分波形的零通过点)进行计数。通过测量计数达到规定值的时间算出蚀刻速度，基于算出的蚀刻速度，求出到达规定膜厚为止的剩余蚀刻时间，据此进行蚀刻工艺的停止。特开2000-97648号公报(现有技术3)中，求出处理前的干涉光光强度图形(设定波长为参数)与处理后或处理中的干涉光光强度图形之差的波形(设定波长为参数)，通过其差波形和数据库化的差波形的比较，测定台阶高度差(膜厚)。特开2000-106356号公报(现有技术4)涉及旋转涂布装置，测定多波长范围内的干涉光的时间变化并求出膜厚。

检出蚀刻终点停止处理之际，实际上，重要的是使膜层的剩余厚度尽可能接近或等于规定的值。现有的技术中，基于各个层的蚀刻速度为恒定的这一前提，通过调节时间来监视上述膜的厚度。成为该基准的蚀刻速度值，例如，是处理预定作为样品的晶片求出来的。该技术中，经过对应于规定膜厚的时间后就停止蚀刻工艺。

但是，大家都知道，实际的膜，例如用LPCVD(low Dressurechemical vapor deposition：低压化学汽相淀积)方法形成的SiO₂层，厚度的重复性很低(形成的层厚度离散很大)。LPCVD中工艺变动引起的厚度容许误差，例如，相当于SiO₂层的初始厚度的约10％。所以，如果基于上述现有技术的时间进行调节，就不可能精确测定硅衬底上剩余SiO₂层的实际最终厚度。

并且，上述现有技术中，没有考虑以下各点。(1)如果使用掩模材料(例如，光刻胶、氮化膜、氧化膜)进行蚀刻，从掩模材料来的干涉光将与从被蚀刻材料来的干涉光叠加。为了从干涉光中只检出被处理材料的蚀刻状态，需要尽可能消除掩模材料来的干涉光的影响。

(2)并且，作为工艺处理的被处理材料的材料(例如，硅或绝缘膜和以及其上设置的掩模材料)蚀刻处理中，与硅或绝缘膜一起掩模材料也受蚀刻，所以不仅被处理材料来的干涉光而且掩模材料来的干涉光也变动，因而为了排除因掩模蚀刻产生的影响只检出被处理材料的蚀刻量(蚀刻深度)，需要考虑检出从上述掩模材料来的干涉光变化，然而现有技术中却没有考虑到此。

(3)大量生产工艺的加工用晶片，起因于器件构造，掩模材料的初始厚度或被蚀刻材料初始厚度，在晶片平面内具有不同的分布，所以对于处理对象的一种膜层叠加不同膜厚来的干涉光。现有技术中没有充分考虑有关减少这些影响。

根据以上这些理由，被处理材料层(成为半导体工艺处理对象的膜层)，尤其，高精度检测等离子蚀刻处理中的被处理层蚀刻深度或剩余的膜厚，调节蚀刻状态是困难的，高精度处理半导体(晶片)是困难的。

发明内容

本发明的目的在于提供一种半导体制造装置和半导体工艺状态的判定方法，以便解除上述现有技术的问题。

本发明的另一个目的在于提供一种能够高精度处理晶片上半导体的半导体制造装置。

本发明的又一个目的在于提供一种在使用等离子蚀刻法进行的半导体处理中，能够高精度检测被处理层的蚀刻深度、剩余膜厚等蚀刻状态的半导体工艺状态的判定方法。

上述的目的是通过使用容器内发生的等离子体，蚀刻处理配置于该容器内，其表面具有多层膜的半导体晶片的半导体制造装置，具备在上述处理规定的期间，显示所得的上述晶片表面来的多种波长光的变化的显示部(单元)；以及根据该显示的变化量判定上述蚀刻处理状态的机能的半导体制造装置来达成的。

并且，通过使用容器内发生的等离子体，蚀刻处理配置于该容器内，其表面具有多层膜的半导体晶片的半导体制造装置具备：在上述处理规定的期间，测定上述晶片表面来的光的测定部；显示有关由该测定部检测的上述规定期间的上述光变化数据的显示部；利用上述数据，运算上述蚀刻处理状态的运算部；以及根据该运算部的运算结果，调节上述蚀刻处理的控制部的半导体制造装置来达成的。

并且，通过检测其表面上具有多层膜，并用发生的等离子体处理的半导体晶片表面来的光干涉的测量仪；在上述处理规定的期间显示所得的上述光的干涉变化的显示部；以及利用伴随上述光的干涉变化表示特定值以上或以下的上述光波长的时间的变化，判定上述处理速度并显示的半导体制造装置来达成的。

并且，上述的目的是通过在发生等离子体，处理其表面上具有多层膜的半导体晶片期间测定该半导体晶片表面来的光的干涉；以及根据该测定的光的干涉变化变成规定值以上的上述光波长的时间变化，判定上述半导体晶片的上述膜之中一种厚度的终点判定方法来达成的。

并且，通过在发生等离子体，处理其表面上具有多层膜的半导体晶片期间检测该半导体晶片表面来的光的干涉变化；对于多个半导体晶片，叠加检出的光的干涉变化数据；以及根据从该叠加数据所得的光干涉的变化，变成规定值以上或以下的上述光波长的时间变化，判定上述半导体晶片的上述膜之中一种厚度的终点判定方法来达成的。

附图说明

图1是用纵剖面和方框表示本申请发明半导体制造装置的第1实施例构成概略图；

图2是表示用于第1实施例中检测蚀刻状态的光干涉示意图，表示蚀刻处理中途的被处理材料纵剖面形状图；

图3表示第1实施例中利用光干涉所得的数据例；

图4表示利用图3的数据由第1实施例的显示部显示的蚀刻状态一例图；

图5A～5E是上下排列表示进行蚀刻条件不同的多种处理时所得的干涉光的微分波形数据图；

图6A～6E表示使图5A～5E中所示的数据叠加的干涉光的微分波形图形的曲线图；

图7是说明判定图1中所示半导体制造装置的蚀刻状态进行处理的工作流程的流程图；

图8是表示图7中所示B部分工作流程的流程图。

具体实施方式

以下，用附图说明本申请发明的实施例。

另外，以下的各个实施例中，具有与第1实施例同样功能的部件都附加与第1实施例同样的符号，并省略其详细说明。以下的实施例中，就本发明的半导体器件制造工艺的终点判定方法来说，说明有关测定被处理材料的蚀刻工艺中的蚀刻量(蚀刻深度和膜厚)的方法。但是，本发明不限于此，也能应用于测定等离子CVD、溅射法等形成的薄膜处理中的成膜(成膜厚度)等的方法。

以下，用图1～图4说明本发明的第1实施例。图1是用纵剖面和方框表示本申请发明半导体制造装置的第1实施例构成概略图。图2是表示用于第1实施例中检测蚀刻状态的光干涉示意图。图3表示第1实施例中利用光干涉所得的数据例。图4表示利用图3的数据由第1实施例的显示部显示的蚀刻状态一例图。

本实施例中，对半导体晶片等的被处理材料进行等离子蚀刻时，设定表示样品用的被处理材料(样品用晶片)和相对于有该处理材料的掩模材料的各蚀刻量的干涉光数据或其微分值对波长依赖关系(把波长作为参数)的标准图形。其次，分别测定有关样品用被处理材料和实际被处理材料(实际的晶片)的实际处理中干涉光的多种波长强度，求出表示其测定的干涉光强度数据或其微分值数据对波长依赖关系(把波长作为参数)的实际图形，将微分值的标准图形与实际图形进行比较，求出实际被处理材料的蚀刻量(工艺的终点)。

图1是表示将本发明应用到磁场型UHF频带电磁波发射放电方式的等离子蚀刻装置的实施例图，是该等离子蚀刻装置纵剖面的示意图。

图1中，处理室100是能够达到10^-6Torr左右真空度的真空容器，分别其上部具备发射作为等离子态发生部的电磁波的天线110，其下部具备安置晶片等样品W的下部电极130。天线110和下部电极130平行并以对置的方式设置。处理室100的周围，设置例如由电磁线圈和磁轭构成的磁场形成部101，形成具有规定分布和强度的磁场。而且，通过从天线110发射的电磁波与在磁场形成部101形成的磁场相互作用，使导入处理室内部的处理气体等离子化，发生等离子体P，处理下部电极130上的样品W。

处理室100利用连接真空室103的真空排气系统104和压力控制部105，实现真空排气和压力调整，内部的压力可以控制在例如约0.5Pa以上4Pa以下的规定值。处理室100和真空室103为地电位。处理室100的侧壁102，借助于图未示出的温度控制器，把温度调节到例如约50℃。

发生电磁波的天线110，由圆板状导电体111、介质体112、介质环113构成，并保持在作为真空容器一部分的外壳114内。并且，在圆板状导电体111的接连等离子体一侧的面上，设置平板115。由气体供给部116以规定的流量和混合比供给进行样品的蚀刻、成膜等处理的处理气体，并在圆板状导电体111的内部使之均匀化，通过设于平板115的多个孔供给处理室100。圆板状导电体111通过图未示出的温度控制部，将温度调节到例如30℃。天线110上，通过导入端子126连接由天线电源121、天线偏压电源123和匹配电路/滤波器系列122、124、125构成的天线电源系统120。天线电源121，理想的是供给300MHz到900MHz的UHF频带功率，从天线110发射UHF频带的电磁波。

天线偏压电源123通过圆板状导电体111给平板115施加例如，约100kHz或几MHz到约10MHz频率的偏压，控制平板115表面的反应。特别是，在使用CF系气体的氧化膜蚀刻中，由于平板115的材料为高纯度的硅或碳，控制平板115表面上的F游离基或CFx游离基的反应，能够调整游离基的组成比。本实施例中，把高纯度的硅用于平板115。并且将铝用于圆板状导电体111和外壳，将石英用于介质体112和介质环113。平板115下面与样品W的距离(以下，称为间隔)为30mm以上而且150mm以下，理想的是50mm以上而且120mm以下。本实施例中，天线电源121设定为450MHz，天线偏压电源122设为13.56MHz，间隔设定为70mm。

在处理室100的下部，与天线110对置设置下部电极130。下部电极130用静电吸附装置131，将晶片等的样品W安置并保持在其上面即样品安置面上。样品W的外周部，在绝缘体133上边设置例如用高纯度硅形成的样品台环132。理想的是供给400kHz到13.56MHz范围偏压功率的偏压电源134，通过匹配电路/滤波器系列135连接到下部电极130，控制加到样品W上的偏压。本实施例中，偏压电源134的频率规定为800kHz。

其次，为了测量样品W表面的状态，说明所设置的测量端口140。本实施例中，测量端口140安装与样品W对置的天线110，如后所述，可垂直从上方，通过形成于平板115的多个贯通孔，测量样品W表面上薄膜等的状态。并且，采用在测量样品W的外周部的位置或样品W外周与中心的中间位置设置另外的测量端口140的办法，能够获得有关样品W表面的面内分布信息。当然，测量端口的安装并不限于如这里说明的外周部和中间部这两处等，也可以只配置在一处或三处以上，不用说，或者也可以成为例如，布置在圆周上等其它的配置。

在上述测量端口140，各自设置例如光纤、透镜等的光传送部151，测量直接从等离子体P来的光或等离子体P的晶片W表面上的反射光或干涉光等反映晶片W表面状态的光学信息，传送到例如由照相机、干涉薄膜仪或图象处理装置等构成的测量仪表152。测量仪表152由测量仪表控制/运算部153控制，同时进而与上位的系统控制部154连接起来。系统控制部154是，通过控制接口155，时而监视时而调节装置或包括装置的系统状态的控制用的控制器。上述测量仪表控制/运算部153，可以认为是由多个存储用芯片或微处理器构成的电子电路，或单片微计算机等一个芯片中构成的电子电路。

本实施例的等离子蚀刻装置构成如以上，利用该等离子蚀刻装置，进行例如氧化硅膜的蚀刻时的具体工艺如下。

首先，作为处理对象物的晶片W，由图未示出的样品送入机构送入处理室100以后，安置并吸附于下部电极130上边，根据需要，调整下部电极高度并设定规定的间隔。依次，用真空抽气系统106使处理室100内抽真空，一方面，由气体供给部116，把样品W蚀刻处理需要的气体，例如C₄F₈、Ar和O₂，以规定流量和混合比，例如Ar400sccm、C₄F₈15sccm和O₂5sccm，从天线110的平板115供给处理室100。同时，处理室100内部要调整规定的处理压力，例如成为2Pa。另一方面，用磁场形成部101，在平板115下方附近形成相当于对天线电源121的频率450MHz的电子回旋共振磁场强度的大约160高斯的水平磁场。而且，用天线电源121从天线110发射UHF频带电磁波，由于与磁场相互作用而在处理室100内生成等离子体P，进而控制天线高频电源123、偏压电源134，对晶片W进行蚀刻等的处理。

各电源的投入功率，例如天线电源121约为1000W，天线高频电源123约为300W，偏压电源141约为800W。而且，即使未结束蚀刻处理，停止供给功率和处理气体也就结束蚀刻。

反映该处理中的等离子发光或晶片表面状态的光学信息，通过测量端口140，由光传送部151等传送并在测量仪表152执行测量，在测量仪表控制/运算部153，根据测量结果执行运算处理，传递给上位的系统控制部154，通过控制接口155控制等离子处理装置系统。

即，具有包括蚀刻量(例如，蚀刻深度和膜厚)的分光器的测量仪表152的测定用光源(例如卤光源)来的多波长发射光，经由光传送部151导入真空室103内，以大约垂直入射角命中被处理材料W。

如图2所示，本实施例中，被处理材料W具有在衬底的硅40上边层叠：作为掩模材料的有机化合物光刻胶44、用作被处理材料的BARC(Back Ainti-Reflection Coating：有机材料的防反射)膜43、氮化硅膜42、和氧化硅膜41的构造。真空室103内反射的光，由于被处理材料表面反射的放射光9A、9B和因掩模材料反射的放射光10A、10B形成干涉光。即，导入到掩模材料44无蚀刻处理的部分的放射光9，由BARC材料43上面反射的放射光9A和从衬底硅40和氧化硅膜41的表面反射的放射光9B形成干涉光。导入掩模材料44的放射光10，由在掩模材料44上面反射的放射光10A和在掩模材料44与BARC膜43之间形成的界面上反射的放射光10B形成干涉光。

这些干涉光是掩模材料44的刻蚀量与膜(BARC膜)的刻蚀量(本图中是蚀刻量50)的干涉成分。这些干涉光通过重叠的测量端口140、光传送部151，导入测量仪表152的分光器，按照从分光器来的输出信号，在测量仪表控制/运算部153进行被处理材料的蚀刻量和掩模材料的膜厚或工艺(在这里，蚀刻)的终点判定处理。

测量仪表152具有分光器，并且测量仪表控制/运算部153接收测量仪表输出的数据信号，具备在此进行规定处理的第1数字滤波电路、微分器、第2数字滤波电路，进而，具备判定用于所谓膜厚或蚀刻终点的蚀刻状态的微分波形图形的数据库的存储部、微分波形比较器、根据这些比较器的结果，运算并判定蚀刻终点的运算器、以及用于使用者显示上述数据信号或处理后的数据、判定结果的显示部156。

可以认为显示部156是，使用液晶或CRT的显示器，用光、声等通知到达规定膜厚或终点信息的通知部或其组合等。本实施例中，配备显示部156，它具备制成曲线显示测量数据的显示器和用光、声通知的单元。

此外，本实施例的装置还具备以下功能，即使用显示部156上显示的测量数据，显示看到该显示数据的使用者所需要的特定信息，以及为使用者指定用于检测或运算特定信息所必需的信息。例如，用于指定在显示部156上显示的时间-波长座标上的特定点或任意点或其数据的指针的指定功能，对指定点中的数值以及这些值代表的特定量如特定的时间和波长、刻蚀速度和膜厚等刻蚀状态进行运算或检测的功能以及在规定的位置显示这些数值使使用者易于确认的功能。

用于上述数值运算的装置，可以使用配备于测量仪表控制/运算部153中的运算器，也可以使用远离该装置配备的、可以授受所测量或检测的数据的其它的运算器。

另外，图1是表示蚀刻量测定装置的功能性构成，显示部156和除去分光器的测量仪表152的实际构成，可以由CPU、保持蚀刻深度和膜厚测定处理程序或微分波形图形数据库等各种数据的ROM或测定数据保持用的RAM和外部存储装置构成的存储装置、数据的输入输出装置、以及通信控制装置来构成。这对于以下说明的其它实施例也同样。

基于真空室103内的发光对本实施例的测量仪表152、测量仪表控制/运算部153，说明处理的概略。有关图1中所示测量仪表152取进的被处理材料和掩模材料的多波长发光强度，作为时间系列信号的数据进行平滑化处理，并作为平滑化微分系数时间系列数据存入RAM等的存储装置内。而且，根据该平滑化微分系数时间系列，求出表示波长对干涉光强度微分值的依赖关系(把波长作为参数)的实际图形。

另一方面，就微分波形的数据库来说，预先设定干涉光强度对与成为测定对象的被处理材料和掩模材料的台阶差对应的波长带宽的微分波形图形数据值。其结果的微分波形图形，用显示部156显示被处理材料的蚀刻状态量。

另外，打算扩大测定被处理材料面内进行控制的场合，也可以设置多个分光器。

此外，如上述实施例那样不使用在真空室内提供光的光源，也可以通过使用上述测量端口140和光传送部151，用测量仪表152来测量真空室103内产生的等离子光的干涉光。在这种情况下，从晶片表面反射的等离子光入射到测量端口140。而且，为了测量等离子光的变化，在真空室103的侧壁上配置了可接收内侧光的测量端口160和光传送部161，将其检测的信号作为参照光。该参照光不通过从晶片表面直接入射的光路，而是能检测等离子光的变化的光。在本实施例中，等离子光被设于侧壁上的受光器得到。

图2是蚀刻处理中途的被处理材料纵剖面形状，图3中示出处理中获得被处理对象晶片W的干涉光波长实际图形例。图2中，被处理材料(晶片)是在硅衬底40上边层叠掩模材料41。该蚀刻工艺中，硅衬底是被蚀刻材料，这样的加工处理，称为例如用于进行器件隔离的STI(浅沟槽隔离)蚀刻。

图3中，以横轴为蚀刻时间，以纵轴为规定范围的波长，用颜色浓淡表示各个时间任意波长的光强度。如该图所示，因干涉光波长的大小，随蚀刻处理时间变化的其强度变化的图形也在变化。长波长区域(第2波长带宽：例如700nm)的干涉光数据的微分波形，随着蚀刻处理时间变化而其大小变化的周期很大，相对地慢慢变化。另一方面，短波长区域(第1波长带宽：例如300nm)的干涉光微分波形与长的长波长区域相比，变成为更短的周期。

并且，由该图很清楚，采用处理本实施例的真空室103内发光变化的办法，就明确掩模材料的蚀刻产生干涉成分的变化和被处理材料与掩模材料的台阶差产生的干涉成分的变化。这是因为蚀刻的材料折射率(例如，硅与作为掩模材料的氮化膜的折射率和沟槽部分的真空折射率)因波长而不同的缘故。

并且，可见，随着蚀刻时间经过，微分后的干涉光变化图形可分成3个区域。即，图3中，可以认为分别是在BSRC材料的蚀刻、氮化硅(SiN)的蚀刻、氧化膜(SiO₂)的蚀刻中的干涉光。并且，可见在各范围内，表示数据值大的色浓区域，在波长与时间的坐标平面(二维)上具有特定的图形。就是，具有规定大小以上范围，或规定大小以下范围值的数据，在该坐标平面上，交互成条纹状排列着，值大的“山岭”区和“山谷”区交互排列起来。这些“山岭”或“山谷”表示，干涉光是在特定值以上或以下的大小变化的波长随时间的变化。进而，可知有这样的特征：该条纹状“山岭”区，中间其值有减小的部分，可见使该“山岭”断开。

根据发明人的研究，可以知道，这些图形可能是被处理材料和掩模材料的蚀刻产生的干涉光叠层，“山岭”、“山谷”的图形表示被处理材料的蚀刻产生的干涉光强度，断开上述“山岭”的值小的区域就是掩模材料的蚀刻产生干涉光叠加到被处理材料的蚀刻产生的干涉光上的结果而发生的。

就是，上述“山岭”、“山谷”等图形是因对应的被处理材料随时间的经过，从伴随蚀刻变化的晶片表面来的发光(反射光)相互干涉而获得，图形反映蚀刻的进行或状态及其变化。通过利用这些数据的图形特征，可以知道被处理材料的蚀刻状态(剩余膜的厚度或到达终点)，可以判定掩模材料的蚀刻状态。并且，如图3所示，如果处理具有多层膜叠层构造的半导体晶片，就呈现各层的上述特征变化，能够明确蚀刻进行对时间的经过，可以检测随其进行的蚀刻状态变化。本发明就是基于发明人的这种认识和研究。

利用图4，说明本实施例的上述干涉光数据的显示例。图4是表示，利用图3有关的数据通过第1实施例的显示部显示的蚀刻状态例图。

该图中，如上述，取横轴为蚀刻时间，纵轴为干涉光波长来表示干涉光的微分数据。通过利用该示出的数据，可知如下。从上述数据上随时间经过的图形变化，分成与被蚀刻的各材料对应的多个区域，从各个区域的时间长短可以知道蚀刻各材料层需要的时间。如果预先精确地知道这些膜的层厚，由该时间就可以知道蚀刻速度(速率)。

并且，可以看出，设立于各区域，选择特定的“山岭”并重叠其上的方式连结特定值的坐标(本实施例中，(a，b)、(c，d)、(e，f))线。与该线重叠的“山岭”表示对应的被处理材料(BARC、SiN、SiO₂)的蚀刻，按照时间的变化是怎样进行的。如果知道被处理材料的折射率等，就可以从对应于上述“山岭”的线，检出该被处理材料的蚀刻速度(速率)。

这是由于从干涉光的微分图形利用检出的蚀刻速度，可以判定，能更高精度地判断蚀刻中所说膜厚或判定终点的蚀刻状态。并且，如上述可以测定对应于各被处理材料区域的蚀刻时间(可以知道蚀刻各膜层需要的时间)，而且也能高精度测定各材料的膜厚。对于这些的测定或判定而言，都利用起因于蚀刻掩模材料产生干涉光变化的特征，蚀刻掩模材料产生的干涉光与蚀刻被处理材料产生的干涉光的叠加影响大大降低，将误检测抑制到极其之低。

另外，可在图形显示器等的显示部156上以数值、曲线等表示上述获得的蚀刻状态数据。并且，也可以设法使这些数据存入另外的存储装置内。因此，使用者也能知道干涉光波形的微分数据随时间变化的方式，同时借助于装置判定的蚀刻状态、剩余膜厚或蚀刻速度等，可向使用者提供调节装置运转时的有用信息，也提高装置运用的效率。

并且，这些干涉光的微分波形图形对被处理材料的每个状态都有特征性图形。被处理材料的材料不同，其图形也改变起来，因而对于处理需要的各种材料和蚀刻深度范围，预先通过实验等求出数据，把微分波形图形作为标准图形，保存在存储装置内就行。这些存储装置也可以配备在测量仪表控制/运算部153内，也可以配备作为与电缆连接的外部存储装置。

接着，利用上述干涉光的微分波形图形，以下说明更高精度判定蚀刻状态的本发明另外的实施例。

上述第1实施例中，处理成为处理对象的晶片以前，预先进行成为样品晶片的蚀刻处理，把此时得到的蚀刻速率或膜厚作为以后处理的实际处理晶片的基准数据。这样的数据使用前提在于，处理样品的晶片和进行实际处理的晶片的蚀刻条件只看作大约相同的规定差别范围内。

现有技术中，这样的蚀刻条件技术规格各不相同，为了测定这种数据对样品晶片进行了处理。因此，例如，决定在蚀刻气体的规格每批不同这样的情况下，在这些规格变化的限度内，进行样品晶片的处理并取得数据，就需要那部分的时间。即，这种现有技术中，为了尽快适应使用者需要，用许多不同条件要每次少量处理晶片这样的运转的方式，小批中包括要以不同处理条件处理晶片的情况，就损失了处理效率。

进而，在处理样品晶片中含有异常现象的情况下，就把含有这种现象影响的数据用作基准，因此根据该数据在实际晶片处理中，以不适合实际的条件完成处理，就有处理后的半导体器件不满足预期的规格，发生降低成品率问题的担心。

于是，本实施例中，处于不同蚀刻气体规格等的蚀刻条件不同的多个处理数据，取得成为基准的数据。

图5A～5E是上下排列表示进行蚀刻条件不同的多种处理时获得的干涉光的微分波形数据的曲线图。因为蚀刻条件不同，所以各种条件下干涉光微分波形的数据，图形也不同。特别是，数据大的值和小的值的区域分布或处理时间不同，表示蚀刻速度也不同。图6A～6E是表示有关这些不同条件的多个数据，采用特定的参数，整理这些数据的图形时的干涉光的微分波形图形。

该图6A～6E中，当作特定参数，采用主成分解析右侧示出的微分波形数据所得的特定成分，本实施例中为第2主成分。如图5所示，因多种不同蚀刻条件的波形数据中得到的第2主成分峰值(最小值)的位置，分别位于不同的位置。所叠加的数据可以是干涉光所决定的信号或微分波形中的任何一个。上述干涉光的波形数据的第1主成分表示的量，相当于所谓等离子发光模式的多波长干涉光平均的固有光谱性质。另一方面，第2主成分表示的量，表现由第1主成分造成的偏移，是表示等离子发光引起的干涉光怎样变动。最小值是指微分该成分的值为通过零点的值。

按照发明人的研究，如图6A～6E所示的曲线，用左侧一列示出的箭头表示的上述第2主成分的波形峰值(最小值)位置各个成了几乎相同位置，伸缩对齐横轴上的蚀刻时间长度范围的情况下，可知，对应的右侧一列的微分图形在特定范围成了大致相似形状。特别是可见，大值区域和小值区域的分布成为大致相似的形状。

这样一来，由于使图形对齐后的多种蚀刻条件下使用求出的数据，所以能够高精度检测蚀刻的状态。

例如，如上述，通过使具有大致相似形状图形的多个数据叠加并使用平均值，就能够抑制特殊现象、条件下的数据图形带来的影响，进行精度更高的判定。

并且，重合之际，预定基准的横轴(时间)和纵轴(波长)坐标组合，并使用转换为该基准的时间-波长的坐标位置上的值。

例如，比基准坐标要扩大横轴时间的间隔使图形对齐(使第2主成分的最小值位置对齐)的情况下，需要求出扩大前原坐标点间的点的数据。该数据插入原坐标点的数据，使用求出的数据。这种场合，可有采用众所周知的数学上数据的插入方法。

除了图6的例子中所示那样将不同刻蚀条件下求得的数据在时间座标上进行变换叠加之外，也可以将同一刻蚀条件下多个晶片处理时的数据加以叠加或求其平均值。如果所使用的晶片上膜的构成大致相同，就没有必要象图6那样对数据进行变换和叠加。在这种情况下，在上述时间-波长座标空间中干涉光量随时间的变化中，对数据进行叠加在多个晶片处理中产生的噪声等微小变动和偏差对刻蚀状态的检测造成的误差等影响变小，而且明确了各波长的干涉光量的变化。特别是，由于在波长长的区域中减小了微小的变动，从而增大了干涉光的变化。由此抑制了来自光刻胶膜的影响，能够更加清楚地检测被处理材料膜的刻蚀状态。

接着，利用图7、8说明判定本实施例半导体制造装置中上述蚀刻等状态进行处理的工作流程。图7是说明判定图1中所示半导体制造装置中蚀刻状态，进行处理的工作流程的流程图。图8是表示图7中所示B部分的工作流程的流程图。

图7中所示的例子是进行晶片的处理(本实施例中，进行蚀刻)，取得给样品的晶片进行蚀刻处理的数据，从该取得数据获得蚀刻速度等规定的蚀刻状态数据以后，表示进行实际晶片处理的流程。

图7实施例的半导体制造装置中，在步骤701，进行晶片处理前的初始设定。就该初始设定而言，有存储样品晶片数据的数据库名或处理的晶片识别名称、剩余膜厚的判定步骤号码、目标的剩余膜厚值或用于终点判定的基准值等。该步骤后，开始晶片处理(步骤702)。

在步骤703中，一旦确认晶片处理开始，就开始对处理中的数据进行取样。这样，在步骤704，图1中所示的测量端口140，接收从晶片表面反射的处理室100内的发光，通过光纤等光传送部151，利用具有分光器的测量仪表152和接收其信号的测量仪表控制/运算部153，取得干涉光的数据。

更具体点说，在该步骤的数据，从光传送部151送到分光器的处理室100内的光，作为有关多波长的时间系列信号进行输出，在测量仪表控制/运算部153用数字滤波器平滑化处理。该平滑化处理后的数据，采用众所周知的办法(S-G法)算出微分系数，再次用数字滤波器进行平滑。这样，获得多种波长的干涉波形微分数据就用作时间波长坐标的数据。将这样得到的数据与基准的数据比较，如后所述，算出晶片上的剩余膜厚值。

接着，在步骤706，判断是否判定剩余膜厚，判断为没有判定时，进到步骤708，判断是否结束对现在处理中晶片的数据取样。在步骤706判断为判定剩余膜厚时，在步骤707判断判断对象膜的剩余厚度是否为判断基准的规定值以下，大于规定值时返回步骤704并继续晶片的处理和数据取样。判断为小于规定值时进入步骤708。在步骤708，判断为结束数据取样时，在步骤709中，进行数据取样的结束和此时必要的设定。

接着，在步骤710，判断是否处理所得的数据。如果判断为不需要处理，进入步骤714并判断晶片处理结束。这时，取得的数据，可以以后处理，也可以存入硬盘等的存储部。

判断为进行数据处理时，在示出步骤711的B，处理数据。在这里，用图8详细说明所进行的处理。利用B中处理过的数据，在步骤712算出蚀刻条件。存储、记录算出的蚀刻条件以后，结束数据处理，判断是否结束晶片处理(步骤713、714)。判断为结束处理时，进行规定的晶片处理结束操作(步骤715)，判断为继续样品晶片处理，进行蚀刻处理实际处理晶片等连续处理时，返回步骤702。

用图8详细说明图7的处理B。在步骤801，判断可否处理数据。例如，放电开始或消电时序使容器内的光信号过渡性变化期间以外的时间范围被选择。对该选定的数据处理可能范围进行上述平滑化时间系列数据的主成分解析(步骤802)。

在步骤803中，算出该主成分解析的结果获得的有关主成分的第2主成分固有光谱的得分(SCORE)，在步骤804，采用该得分时间变化的微分处理等办法，算出第2主成分取最小值(极值)的时刻。该微分处理方面，使用S-G法等大家都知道的方法。

关于在步骤804得到变成极值的时刻，判断是否进行叠加其它蚀刻条件的晶片处理中所得时间-波长的微分波形数据的处理(步骤805)，进行处理时，为了叠加并对齐图形，使时间标度重合，使其与成为第2主成分极值的时刻相同(步骤806)。

接着，在步骤807，为了进行叠加，利用众所周知的插入方法算出规定坐标(时间-波长)上的值，在步骤808，利用算出的数据进行求出叠加平均的处理。这样，用得到的数据算出的蚀刻状态数据，就能够根据处理中含有样品的特殊现象，把给数据的影响抑制到很低，高精度求出蚀刻速率或时间。

并且，可以使用现有技术中不能进行的，各种蚀刻条件下的晶片处理中得到的各个数据图形、特定范围(时间-波长)图形的数据，提高晶片处理的效率，同时用于判定实际处理晶片的数据具有高的精度。因此，即使说晶片材料质量或蚀刻条件的规格频繁变化这样的情况下，也能进行更高效率更高成品率半导体器件的处理。

在上述实施例中，用来存储在处理晶片时得到的数据或者用来读出数据的记录保持单元如硬盘等，可以作为装置的一部分配置于装置内部，也可以用电缆或无线方式等与测量仪表控制/运算部153连接为可以授受数据的方式。而且，也要以利用网络和在与该装置不同的场所设置的存储装置授受必要的数据。此外，通过使用该存储装置接受到的其他装置处理时的数据，在更少的工艺周期中也可以高精度地检测出刻蚀状态，从而能够提高晶片处理的效率和成品率。

另外，使用上述显示部156，该装置的使用者可以从保存的多个数据中加以选择，还可以下述指令对所选择的多个数据彼此之间或者和该装置得到的数据之间进行叠加运算，并在显示部156上显示该运算结果。而且，使用者还可以选择用来保存所得到的数据的存储装置。

Claims (5)

1、一种半导体制造装置，使用容器内发生的等离子，蚀刻处理配置于该容器内且表面上具有多层膜的半导体晶片，该半导体制造装置具备：

显示部，用来显示来自上述蚀刻处理的规定期间内所得到的上述晶片表面的多种波长光的变化；以及

根据该显示的多种波长光的变化量，判定上述蚀刻处理状态的判定单元。

2、一种半导体制造装置，使用容器内发生的等离子，蚀刻处理配置于该容器内且表面上具有多层膜的半导体晶片，该半导体制造装置具备：

在上述蚀刻处理规定的期间，测定来自上述晶片表面的光的测定部；

显示部，显示与由该测定部测定的上述规定期间的上述光的变化有关的数据；

利用上述数据，运算上述蚀刻处理状态的运算部；以及

根据该运算部的运算结果，调节上述蚀刻处理的控制器。

3、一种半导体制造装置，具备：

测量仪，用来检测来自表面上具有多层膜且用发生的等离子体处理的半导体晶片表面的光的干涉；

显示部，显示在上述处理规定的期间所得到的上述光的干涉变化；以及

利用上述光的干涉变化在特定值以上的上述光的波长随时间的变化，判定上述处理速度并在上述显示部显示的判定部。

4、一种半导体工艺状态的判定方法，具备：

用发生的等离子体处理表面上具有多层膜的半导体晶片期间，测定来自该半导体晶片表面的光干涉的步骤；以及

根据该测定的光干涉的变化成为规定值以上的上述光的波长随时间的变化，判定上述半导体晶片的上述多层膜之中一种膜的厚度的步骤。

5、一种半导体工艺状态的判定方法，具备：

用发生的等离子体处理表面上具有多层膜的半导体晶片期间，检测来自该半导体晶片表面的光干涉的变化的步骤；以及

对多个半导体晶片检出的光干涉变化的数据进行叠加，根据从该叠加的数据所得到的光干涉的变化成为规定值以上的上述光波长随时间的变化，判定上述半导体晶片的上述膜中一种厚度的步骤。

Images