CN1476088A - 金属内连线结构 - Google Patents

金属内连线结构 Download PDF

Info

Publication number
CN1476088A
CN1476088A CNA021303584A CN02130358A CN1476088A CN 1476088 A CN1476088 A CN 1476088A CN A021303584 A CNA021303584 A CN A021303584A CN 02130358 A CN02130358 A CN 02130358A CN 1476088 A CN1476088 A CN 1476088A
Authority
CN
China
Prior art keywords
metal
upper strata
copper
interconnecting structure
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021303584A
Other languages
English (en)
Other versions
CN1279613C (zh
Inventor
林建中
洪政裕
王健美
陈志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN 02130358 priority Critical patent/CN1279613C/zh
Publication of CN1476088A publication Critical patent/CN1476088A/zh
Application granted granted Critical
Publication of CN1279613C publication Critical patent/CN1279613C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种金属内连线结构，包含有一上层金属导线；一下层金属导线，与该上层金属导线形成一重叠区域；一介电层，设于该上层金属导线及该下层金属导线间；复数个金属导孔插塞，设于该重叠区域内一第一区域的该介电层中，用以电连接该上层金属导线及该下层金属导线；以及复数个第一介层柱，嵌于该重叠区域内一第二区域的该上层金属导线中，其中该第一区域与该第二区域互不重叠；本发明以金属导孔阵列布局方式，使金属导孔插塞有规则地连接上下两层铜导线，并考虑EM法则，计算出足够的金属导孔插塞数量以承载导线的电流，既可改善铜CMP浅碟效应，也可以降低铜导线密度，使导线之间不易产生漏电流现象，大幅提高了制程宽裕度。

Description

金属内连线结构
技术领域
本发明涉及半导体技术领域，尤其是一种金属内连线结构，在具有大量金属导孔的区域内导入介层柱的铜双镶嵌内连线结构。
背景技术
由于铜的低电阻率，以铜金属作为导线材料配合双镶嵌技术(以下称为铜制程)已经成为目前金属内连线制程的主流架构。然而，习知的铜制程在较宽的金属导线区域，例如周边电路的电源线(power line)，常常会发生化学机械研磨所产生的浅碟现象或在铜导线密度较高的区域发现导线间铜残留。后者往往会导致漏电流，而降低产品的可靠度。为解决这些问题，习知的作法是在金属导线内安置许多介层柱，亦即铜金属导线内的非铜部份。
请参阅图1及图2，图1显示习知铜金属内连线部份上视图，图2为图1沿着切线A-A′的剖面示意图。如图1及图2所示，下层金属导线10与上层金属导线12的线宽皆约为5微米(μm)，并上下重叠形成一5μm×5μm的重叠区域50。重叠区域50又可称为金属导孔区。在下层金属导线10与上层金属导线12之中分别形成有复数个介层柱10a及12a。重叠区域50中则于下层金属导线10与上层金属导线12之间的介电层30中排满金属导孔插塞20。为避免下层金属导线10与上层金属导线12发生断路，习知的作法是在金属导孔区50内禁止介层柱图案的导入。然而，此举却容易造成金属导线的浅碟效应，如图2中标号40所指处。
请参阅图3，图3显示习知铜金属内连线部份上视图，包括两上层金属导线120及122，以及两下层金属导线100及102。如图3所示，上层金属导线120与下层金属导线100形成一金属导孔区51，上层金属导线120与下层金属导线102形成一金属导孔区52，上层金属导线122与下层金属导线100形成一金属导孔区53，上层金属导线122与下层金属导线102形成一金属导孔区54。上层金属导线120及122之间的距离约为0.26微米。由于习知的金属内连线结构在金属导孔区51、52、53及54中并不存在任何的介层柱，因此容易在介于上层金属导线120及122的区域71及72处(如斜线所示)，残留有未被CMP所移除的铜金属。
发明内容
据此，本发明的主要目的在于提供一种改良的铜双镶嵌内连线结构，以解决上述问题。
为达上述目的，本发明提供一种金属内连线结构，包含有一上层金属导线；一下层金属导线，与该上层金属导线形成一重叠区域；一介电层，设于该上层金属导线及该下层金属导线间；复数个金属导孔插塞，设于该重叠区域内一第一区域的该介电层中，用以电连接该上层金属导线及该下层金属导线；以及复数个第一介层柱，嵌于该重叠区域内一第二区域的该上层金导线中，其中该第一区域与该第二区域互不重叠。
依据本发明，该复数个第一介层柱用来降低当一化学机械研磨(chemical-mechanical polishing，CMP)制程施于该重叠区域内的该上层金属导线上时，所产生的浅碟效应。该第一金属导孔插塞区块为一m×n阵列区块。
本发明以金属导孔阵列(例如3×3或4×4阵列)的布局方式，使金属导孔插塞有规则地连接上下两层铜导线，并考虑EM法则，计算出足够的金属导孔插塞数量以承载导线的电流。如此一来，即可改善铜CMP浅碟效应，也可以降低铜导线密度，使导线之间不易产生漏电流现象，大幅提高了制程宽裕度(process margin)。
附图说明
图1显示习知铜金属内连线部份上视图；
图2为图1沿着切线A-A′的剖面示意图；
图3显示习知铜金属内连线部份上视图；
图4显示本发明铜金属内连线部份上视图；
图5为图4沿着切线B-B′的剖面示意图；
图6分别显示金属导孔密度对金属导孔阵列间距以及介层柱密度对金属导孔阵列间距的作图；
图7显示本发明铜金属内连线部份上视图。
图示的符号说明
10  下层金属导线              10a介层柱
12  上层金属导线              12a介层柱
20  金属导孔插塞              30介电层
40  浅碟现象                  50金属导孔区
51、52、53、54金属导孔区      71、72区域
100、102下层金属导线          120、122上层金属导线
210下层金属导线               210a、b介层柱
212上层金属导线               212a、b介层柱
200金属导孔插塞               300介电层250金属导孔区                    350m×n金属导孔阵列区块251、252、253、254金属导孔区     271、272区域600、602下层金属导线             220、222上层金属导线
具体实施方式
请参阅图4及图5，图4显示本发明铜金属内连线部份上视图，图5为图4沿着切线B-B′的剖面示意图。在本发明的较佳实施例中，下层金属导线210与上层金属导线212利用铜双镶嵌制程形成，下层金属导线210与上层金属导线212的线宽皆约为5微米(μm)，并上下重叠形成一5μm×5μm的金属导孔区250。然而，本发明并非仅限于上述线宽，其它线宽的金属内连线及金属导孔区域，可能导致CMP浅碟效应或金属导线间残留问题的情况，皆应在本发明的应用范畴之内。如图4及图5所示，在下层金属导线210与上层金属导线212之中分别形成有复数个介层柱210a及212a。在金属导孔区250内，包含有复数个m×n金属导孔阵列区块350，以及复数个介层柱212b分布在相邻两金属导孔阵列区块350之间的上层金属导线212之中。每一m×n金属导孔阵列区块350由m×n个金属导孔插塞200所构成。一般而言，m介于2至8之间，n介于2至8之间，而依据本发明的较佳实施例，其中m＝n＝4。
需注意的是，介层柱212b的布局图案与金属导孔阵列区块350图案应不相重叠。在图5中，复数个介层柱210b分布在相邻两金属导孔阵列区块350之间的下层金属导线210之中。同样地，介层柱210b的布局与金属导孔阵列区块350图案不相重叠。由于介层柱210b及介层柱212b在不同的步骤中形成，因此其可能上下重叠，亦可能不重叠。
请参阅图6，图6分别显示金属导孔密度对金属导孔阵列间距以及介层柱密度对金属导孔阵列间距的作图。如图6所示，金属导孔区250内的金属导孔插塞200数目依据该行业者所熟知的电迁移法则(electro-migrationru1e，简称为EM法则)，计算出要承载导线电流所需的最小金属导孔插塞200数量，再乘上一安全数所得。图6中，最小金属导孔插塞200数量以及最大金属导孔插塞200数量分别以虚线表示。若以采用一4×4阵列的金属导孔阵列区块为例，建议相邻两个金属导孔阵列区块之间距约为1.2微米，此时的金属导孔密度约为2～3μm-2，介层柱密度约为4％～6％。
如图7所示，图7显示本发明铜金属内连线部份上视图，包括两上层金属导线220及222，以及两下层金属导线600及602。如图7所示，上层金属导线220与下层金属导线600形成一金属导孔区251，上层金属导线220与下层金属导线602形成一金属导孔区252，上层金属导线222与下层金属导线600形成一金属导孔区253，上层金属导线222与下层金属导线602形成一金属导孔区254。上层金属导线220及222之间的距离约为0.26微米。由于本发明的金属内连线结构在金属导孔区251、252、253及254中安置复数个介层柱，因此不易在介于上层金属导线220及222的区域271及272处(如斜线所示)，残留有未被CMP所移除的铜金属。
简言之，本发明以金属导孔阵列(例如3×3或4×4阵列)的布局方式，使金属导孔插塞有规则地连接上下两层铜导线，并考虑EM法则，计算出足够的金属导孔插塞数量以承载导线的电流。如此一来，即可改善铜CMP浅碟效应，也可以降低铜导线密度，使导线之间不易产生漏电流现象，大幅提高了制程宽裕度(process margin)。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (19)

1.一种金属内连线结构，其特征是：包含有：
一下层金属导线；
一上层金属导线，与该下层金属导线形成一重叠区域；
一介电层，设于该上层金属导线及该下层金属导线间；
复数个金属导孔插塞，设于该重叠区域内一第一区域的该介电层中，用以电连接该上层金属导线及该下层金属导线；以及
复数个第一介层柱，嵌于该重叠区域内一第二区域的该上层金属导线中，其中该第一区域与该第二区域互不重叠。
2.如权利要求1所述的金属内连线结构，其特征是：该金属内连线结构另包含有复数个第二介层柱，嵌于该第二区域内的该下层金属导线中。
3.如权利要求1所述的金属内连线结构，其特征是：该复数个第一介层柱用来降低当一化学机械研磨制程施于该重叠区域内的该上层金属导线上时，所产生的浅碟效应。
4.如权利要求1所述的金属内连线结构，其特征是：该上层金属导线由铜金属所构成。
5.如权利要求1所述的金属内连线结构，其特征是：该下层金属导线由铜金属所构成。
6.如权利要求1所述的金属内连线结构，其特征是：该复数个金属导孔插塞被排列成至少一第一金属导孔插塞区块及一第二金属导孔插塞区块。
7.如权利要求6所述的金属内连线结构，其特征是：该第一金属导孔插塞区块为一m×n阵列区块。
8.如权利要求7所述的金属内连线结构，其特征是：m＝n。
9.如权利要求6所述的金属内连线结构，其特征是：该第一金属导孔插塞区块及第二金属导孔插塞区块之间具有一预定最小距离。
10.如权利要求9所述的金属内连线结构，其特征是：该预定最小距离约为1.2微米。
11.一种可消除化学机械研磨浅碟效应的铜金属内连线结构，包含有：
一上层镶嵌铜导线；
一下层镶嵌铜导线，与该上层镶嵌铜导线形成一重叠区域；
一介电层，设于该上层镶嵌铜导线及该下层镶嵌铜导线间；
复数个m×n金属导孔插塞阵列区块，设于该重叠区域的该介电层中，用以电连接该上层镶嵌铜导线及该下层镶嵌铜导线；
复数个第一介层柱，嵌于该重叠区域内相邻两个该m×n金属导孔插塞阵列区块之间的该上层镶嵌铜导线中；以及
复数个第二介层柱，嵌于该重叠区域内相邻两个该m×n金属导孔插塞阵列区块之间的该下层镶嵌铜导线中。
12.如权利要求11所述的铜金属内连线结构，其特征是：该复数个第一介层柱用来降低当一化学机械研磨制程施于该重叠区域内的该上层镶嵌铜导线上时，所产生的浅碟效应。
13.如权利要求11所述的铜金属内连线结构，其特征是：m＝n。
14.如权利要求11所述的铜金属内连线结构，其特征是：m介于2至8之间。
15.如权利要求11所述的铜金属内连线结构，其特征是：n介于2至8之间。
16.如权利要求11所述的铜金属内连线结构，其特征是：相邻两个该m×n金属导孔插塞阵列区块之间具有一预定最小距离。
17.如权利要求16所述的铜金属内连线结构，其特征是：该预定最小距离约为1.2微米。
18.如权利要求11所述的铜金属内连线结构，其特征是：该铜金属内连线结构另包含有一铜导线设于该上层镶嵌铜导线的一侧，且与该上层镶嵌铜导线具有一预定距离。
19.如权利要求18所述的铜金属内连线结构，其特征是：该预定距离大于0.26微米。
CN 02130358 2002-08-16 2002-08-16 金属内连线结构 Expired - Lifetime CN1279613C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02130358 CN1279613C (zh) 2002-08-16 2002-08-16 金属内连线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02130358 CN1279613C (zh) 2002-08-16 2002-08-16 金属内连线结构

Publications (2)

Publication Number Publication Date
CN1476088A true CN1476088A (zh) 2004-02-18
CN1279613C CN1279613C (zh) 2006-10-11

Family

ID=34144453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02130358 Expired - Lifetime CN1279613C (zh) 2002-08-16 2002-08-16 金属内连线结构

Country Status (1)

Country Link
CN (1) CN1279613C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101539954B (zh) * 2008-03-21 2011-01-19 奇景光电股份有限公司 集成电路布局设计的检验方法
CN114613319A (zh) * 2022-03-23 2022-06-10 深圳市华星光电半导体显示技术有限公司 Mled背板的像素结构及显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101539954B (zh) * 2008-03-21 2011-01-19 奇景光电股份有限公司 集成电路布局设计的检验方法
CN114613319A (zh) * 2022-03-23 2022-06-10 深圳市华星光电半导体显示技术有限公司 Mled背板的像素结构及显示面板
CN114613319B (zh) * 2022-03-23 2023-11-28 深圳市华星光电半导体显示技术有限公司 Mled背板的像素结构及显示面板

Also Published As

Publication number Publication date
CN1279613C (zh) 2006-10-11

Similar Documents

Publication Publication Date Title
KR100275099B1 (ko) 집적 회로의 금속층간의 저저항 콘택트 및그 형성 방법
CN1131555C (zh) 非接触存储卡
CN1898795A (zh) 具有薄膜电容器结构的集成电路封装衬底
CN1639865A (zh) 具有引线接合焊盘的半导体器件及其方法
CN1286173C (zh) 连接焊垫与静电放电保护电路的电路结构
EP2175486A3 (en) Semiconductor device and method for fabricating the same
EP0626727A2 (en) Thin-film wiring layout for a non-planar thin-film structure
CN1805141A (zh) 电子器件接线方法和结构
CN1295748C (zh) 铜制金属－绝缘体－金属电容器
JPH0653351A (ja) 多層配線を有する電子パッケージ基板及び方法
CN1127979A (zh) 双图形微处理机封装底图
CN2731711Y (zh) 铜金属镶嵌结构
CN1943023A (zh) 层内电容降低的集成电路布线结构
CN1061785C (zh) 用于集成电路的多层互连及其制造方法
CN1279613C (zh) 金属内连线结构
CN2854807Y (zh) 集成电路装置
US20050146016A1 (en) Electronic package with improved current carrying capability and method of forming the same
CN1645606A (zh) 有源区键合兼容高电流的结构
JPH1065101A (ja) 半導体装置
CN1155029C (zh) 埋置式电容器的装设方法和用这种方法装设的埋置式电容器
CN1055788C (zh) 在半导体器件内制作内连线的方法
CN1666336A (zh) 集成半导体结构
TW548793B (en) Metal interconnect structure
CN100352052C (zh) 采对角布局的互连线结构
TW469617B (en) Method and apparatus relating to interconnect lines

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20061011

CX01 Expiry of patent term