CN1474628A - 遥控接收系统 - Google Patents

Abstract

本发明可提供一种用来减少为实现遥控信号的接收功能而耗费的CPU的代码、处理能力、资源等的可以削减装置整体的成本的遥控接收系统。在接收发自发射机的遥控信号的遥控接收电路中包括在检测遥控信号的头部时输出头部中断信号S160的头部中断生成电路160；在经过头部检测结束规定的数据接收时输出数据中断信号S170的数据中断生成电路170；根据CPU190的指示选择上述头部中断信号S160和上述数据中断信号S170的任何一个的开关111。上述CPU190，利用一个中断端口191可接收通过开关111选择的从上述遥控接收电路输出的2种中断信号中的任一种，根据该接收到的中断信号进行控制。

Description

遥控接收系统

技术领域

本发明涉及设置于接受遥控器控制的设备之中的遥控接收系统，特别涉及减轻该遥控接收系统的CPU处理上的负担及资源的负担的遥控接收系统。

背景技术

在接受遥控器控制的设备中，接收从发射机发送的遥控信号的接收侧必需的功能是将该遥控信号正确解调为数据的接收功能和将解调后得到的数据进行译码得到所要求的内容的译码功能。

此处，首先，利用图21及图22，对发自遥控器的遥控信号予以说明。图21为示出发自遥控器的遥控信号的一例的示图。

如图21(a)所示，此处使用的遥控信号的构成包括表示后面遥控信号继续的头部、通过组合遥控信号的Low的持续时间(以下称其为“LongLow”)和High的持续时间(以下称其为“LongHign”)表示按下遥控键的数据的位序列的数据部以及使之了解上述数据结束的尾部。

另外，在图21(a)中，如果上述数据部的LongLow和LongHign的负载为1∶1的话，就对应“0”，如为1∶3，就对应“1”，则该数据部数据模式，至少为与遥控键相应的数的量而存在。

于是，发送如前所述的遥控信号的发射机中输出如图22(a)、(b)所示的遥控信号存在两种，第一种，如图22(a)所示，在连续按下同一遥控键时，只有最初一次发送如图21(a)所示的带有数据部的波形，其后只要继续一直按下该遥控键，就发送不带有图21(b)所示的数据部的由重复头部及尾部组成的波形的重复头型发射机，第二种，如图22(b)所示，在按下遥控键期间一直重复发送带有如上述图21(a)所示的数据部的波形的重复数据型发射机。

下面对上述的接收遥控信号的接收侧必需的译码功能和接收功能予以说明。

在上述译码功能中，由于必须灵活对应解调的数据及其要求内容，最好是由CPU实现该译码功能。与此相对，对于上述接收侧的上述接收功能，历来是利用以下所示的两种方法中的任意一种实现。

第一种方法，是将发射机发射的遥控信号直接输入到接收侧的CPU中，将该信号的边沿作为中断触发器，藉助CPU内置的计时器(未图示)对该中断间隔进行计数，利用CPU实现上述接收功能。

不过，在采用此第一种方法的场合，为判别该遥控信号而进行的头部检测、数据的0/1判定、尾部检测等所有的处理都要由上述CPU承担，其结果，就产生CPU必须进行非常复杂的软件处理，CPU的程序步骤数增加的问题。

另外，在此第一种方法中，由于是将发生的遥控信号的边沿直接作为送给CPU的中断信号进行处理，在按下遥控键时，来源于遥控信号的中断以非常高的频率发生。于是，因为来源于此遥控信号的中断，为了判别上述遥控信号，必须由计时器正确计数该CPU发生的中断的间隔，实时性的要求严格，必须赋予比其他中断更高的优先级。所以，如果采用上述第一种方法，对上述CPU，由于高优先级的中断发生频率高，也会产生CPU压迫本来要控制的系统处理，导致操作延迟的担心的问题。

于是，历来，作为实现遥控信号的接收功能的第2种方法，为了使来源于上述遥控信号的中断的发生数减少并且减轻CPU的处理负担，可采取在接收该遥控信号的接收侧设置接受上述遥控信号的输入，且进行头部检测及数据部检测等解调处理的一部分和全部的遥控接收电路的方法(参考专利文献1～3)。

下面利用图23及图24对利用第二种方法，即遥控接收电路，实现遥控信号的接收功能的遥控接收系统予以说明。另外，输入到遥控接收电路的遥控信号如图21所示。

首先，利用图23，对设置于接收侧的现有的遥控接收系统的构成予以说明。图23为示出现有的遥控接收系统的构成的示图。

在图23中，现有的遥控接收系统的构成包括接收从发射机(未图示)发射的遥控信号的遥控接收电路500和控制该遥控接收电路500，并对上述遥控信号进行译码的CPU590，上述遥控接收电路500的构成包括检测接收的遥控信号的边沿的检测电路510；计算由该检测电路510检测的边沿的间隔的计数电路520；接收该计数电路520的输出并检测上述遥控信号的头部的头部检测电路530；生成把检测上述遥控信号的头部的情况通知给CPU590的头部中断信号S560的头部中断生成电路560；由上述计数电路520的输出判别接着上述遥控信号的头部的数据部的0/1并存储于内置寄存器550中的数据判别电路540；在上述内置寄存器550中存储与遥控信号的数据部相当的位数量的数据时，生成把检测遥控信号的数据部的情况通知给CPU590的数据中断信号S570的数据中断生成电路570；以及接收上述计数电路520的输出，检测出上述遥控信号的尾部，输出把检测遥控信号的尾部的情况通知给CPU590的尾部中断信号S580的尾部检测电路580。另外，遥控接收电路500，不需要具备上述所有的电路，由包含上述边沿检测电路510、上述计数电路520、上述数据判别电路540的上述遥控接收电路的一部分组成就可以，也可以由比如上述边沿检测电路510、上述计数电路520、上述数据判别电路540以及上述数据中断生成电路570组成。

于是，上述CPU590接受从上述遥控接收电路500输出的中断信号S560～S580，进行与该接受的信号相应的控制，由于对一个中断信号利用一个中断端口，在图23的CPU590中设置3个中断端口0、1、2。

下面利用图24对在具有上述构成的现有的遥控接收系统中，接收遥控信号的场合的处理流程予以说明。图24为示出在现有的遥控接收系统中接收遥控信号时的一系列操作流程的流程图。

在遥控接收电路的操作开始后，首先把计数电路520和数据判别电路540初始化(F2401)。于是，利用检测电路510，在未检测出遥控信号的边沿期间，计数电路520持续递增(加1)(F2402)。

于是，如果上述检测电路510检测出边沿，则将边沿检测时的计数电路520的值分别输出到头部检测电路530、尾部检测电路580以及数据判别电路540，在上述各电路中，发生与该计数电路520的值相应的操作。

在计数值表示头检测的值的场合(F2404)，头部检测电路530检测头部，头部中断生成电路560生成头部中断信号S560，头部中断被发送到上述CPU590的中断端口0(F2405)中。之后，将上述计数电路520初始化(F2406)，等待下一个边沿。

另外，计数值是示出数据检测的值时(F2407)，数据判别电路540由计数电路520的输出判别遥控信号的0/1，将该判别的数据存储于内置寄存器550(F2408)。于是，在将与数据部相当的指定位数的数据存储于内置寄存器550之际(F2409)，数据中断生成电路570生成数据中断信号S570，将数据中断发送到上述CPU590的中断端口1(F2410)。于是在其后，将上述计数电路520进行初始化(F2406)。另外，在未将数据指定的位数存储于内置寄存器550的场合(F2409)，数据中断生成电路570不生成数据中断信号S570，而将上述计数电路520进行初始化(F2406)。

于是，在计数值是表示尾部检测的值的场合(F2411)，尾部检测电路580检测遥控信号的尾部，生成尾部中断信号S580，在发送到CPU590的中断端口2之后(F2412)，对计数电路520进行初始化(F2406)，等待下一个边沿。

专利文献1：特开平5-328452号公报

专利文献2：特开平11-53091号公报

专利文献3：US5,752,184

发明内容

然而，在利用第二种方法，即上述现有的遥控接收电路500实现遥控信号的接收功能的场合，会发生以下所示的问题。

第一，在现有的遥控接收电路500中，如图23所示，设置有头部中断生成电路560、尾部检测电路580及数据中断生成电路570，因为其构成为从各该电路向CPU590输出中断信号，所以在CPU590一侧需要与各个中断信号相对应的中断端口。所以，存在耗费很多CPU590资源的问题。为了消除这个问题，比如，也可以考虑只由检测电路510、计数电路520、数据判别电路540构成遥控接收电路500，在这种场合，在遥控接收电路中不能生成头部中断。所以，在上述遥控接收电路500接收从图22(a)所示的重复头型的发射机发射的遥控信号的场合，会产生不能将连续按下遥控键这一点通知上述CPU590，使在该遥控接收系统中缩小可能利用的遥控信号的规格的新问题。

第二，在现有的遥控接收电路500中，由于噪声等引起的对遥控信号的干扰，可以认为会产生下述的缺点。

第一个缺点是由于噪声生成被识别为头部的波形的场合。

具体言之，比如，在现有的遥控接收电路500中，在不能发出的定时(比如，遥控器操作开始之后马上)，即使是在检测只由不包含如图21(b)所示的数据的重复头部组成的遥控信号的场合，在现有的遥控接收电路500中，也会由头部中断生成电路560生成头部中断信号S560，向CPU590一侧发送头部中断。因为这一由于噪声误发送的头部中断是CPU误操作的原因，所以在CPU590一侧必须具有用于回避上述误操作的代码。

第二个缺点是由于噪声生成被识别为尾部的波形的场合。

具体言之，在按下遥控器的按键时，从发射机发出的遥控信号的波形，就是在由于某种干扰(比如，有人从发射机前面横切等等的情况)而断掉的场合，在现有的遥控接收电路500中，也会接收到与尾部波形同样的波形，由尾部检测电路580生成尾部中断信号S580，尾部中断会被发送给CPU590。在现有的遥控接收系统中，由于上述尾部中断信号S580是作为表示遥控信号接收结束的中断而使用的，所以如果误发这一信号，CPU590有可能错误操作。所以，在CPU590一侧，对于这一尾部中断信号S580必须具有用于回避上述误操作的代码。

第三个缺点是由于噪声检测超过指定位数的数据的场合。

具体言之，在遥控信号的数据部的数据检测的终端中，由于在接收到本来应该受理的位数的量的波形之后发生的噪声(比如，伴随遥控器按键的释放的噪声)，遥控接收电路500有时会接收到误检测为数据的波形。在现有的遥控接收电路500中，即使是在发出数据中断信号S570之后，由于这一误检测的位是作为数据写入到内置寄存器550中，令人担心在发出数据中断信号S570之前存储的指定位数的量的数据会受到破坏。为了避免这一点，在CPU590一侧，在发出数据中断信号S570之后，一直到写入到上述内置寄存器550的数据受到噪声的破坏前为止，需要尽快将存储于内置寄存器550中的数据读出。所以，在CPU590一侧，提高数据中断的优先级，必须尽快进行该数据中断发生后的数据读出。

本发明系为解决上述问题而完成的发明，其目的在于提供一种用来减少为实现遥控信号的接收功能而耗费的CPU的代码、处理能力、资源等的可以削减装置整体的成本的遥控接收系统。

为解决上述问题，本发明的遥控接收系统的构成包括：接收具有头部以及与按下的遥控键相应的数据部的遥控信号的遥控接收电路；控制该遥控接收电路，在该遥控接收电路中对接收的遥控信号进行译码的CPU。在该遥控接收系统中，上述遥控接收电路的构成包括：检测上述遥控信号的上升边沿和下降边沿的边沿检测电路；计算从上述遥控信号的上升边沿到下降边沿的时间间隔、以及从下降边沿到上升边沿的时间间隔的计数电路；从上述计数电路的计数结果检测上述遥控信号的头部的头部检测电路；从上述计数电路的计数结果判别该遥控信号的数据部的0或1并将该判别结果存储于内置寄存器的数据判别电路；利用上述头部检测电路在检测上述遥控信号的头部时，对上述CPU输出通知检测上述遥控信号的头部的头部中断信号的头部中断生成电路；在利用上述头部检测电路检测上述遥控信号的头部之后，在将由上述CPU预先指示的位数的数据由上述数据判别电路存储于内置寄存器时，对上述CPU输出通知上述遥控信号的数据接收结束的数据中断信号的数据中断生成电路；以及按照上述CPU的指示选择上述头部中断信号和上述数据中断信号中的任何一个的开关。上述CPU具有一个中断端口，经该中断端口接收来自上述遥控接收电路的上述开关的中断信号，相应于接收的该中断信号对上述遥控接收电路进行控制，如在一定时间内没有接收到从上述开关发出的上述中断信号的话，判断上述遥控键被释放。

此外，本发明的遥控接收系统，是在权利要求1所述的遥控接收系统中，上述CPU在该遥控接收系统操作时，以及在检知上述遥控键释放时，对上述开关指示选择上述中断信号的系统。

此外，本发明的遥控接收系统，是在权利要求1所述的遥控接收系统中，上述遥控接收电路，在具有上述头部以及上述数据部的上述遥控信号之后，在接收只由不包含上述数据部的重复头部组成的遥控信号时，在该遥控接收系统操作开始时，上述CPU对上述开关指示选择上述数据中断信号，在从上述遥控接收电路经上述中断端口接收上述数据中断信号之后，指示选择上述头部中断信号，在检知上述遥控键释放时，再次指示选择上述数据中断信号的系统。

此外，本发明的遥控接收系统，是在权利要求1所述的遥控接收系统中，上述数据判别电路，在将由上述CPU预先指示的位数的量的数据存储于上述内置寄存器之后，在上述头部检测电路中，一直到检测下一个头部为止对存储于该内置寄存器中的数据不进行更新的系统。

此外，在本发明的遥控接收系统中，在根据上述CPU预先指示的位数量的数据被存储到上述内置寄存器之前，上述数据判别电路接收下一个头部时，上述头部检测电路使该头部的检测优先。

此外，本发明的遥控接收系统，是在权利要求1所述的遥控接收系统中，在上述遥控信号的数据部的构成包括主数据部和使该主数据部的0和1反转的反转数据部的场合，上述遥控接收电路，具备将存储于上述内置寄存器中的数据的主数据部和上述反转数据部进行比较，如果所有位都不一致就判断上述数据有效，除此之外就判断上述数据无效的有效性判别电路；上述数据中断生成电路，在利用上述头部检测电路检测上述遥控信号的头部之后，在将由上述CPU预先指示的位数的量的数据由上述数据判别电路存储于上述内置寄存器，并且利用上述有效性判别电路判断存储于该内置寄存器中的数据有效时，输出上述数据中断信号的系统。

此外，本发明的遥控接收系统，是在权利要求1所述的遥控接收系统中，上述遥控接收电路的构成包括，根据上述计数电路的计数结果在检测由上述CPU指示的逻辑电平比该CPU预先指示的期间持续的时间更长时设置OFF标识的OFF检测电路，上述CPU在设置上述OFF标识之际，判断上述遥控的键释放的系统。

此外，本发明的遥控接收系统，是在权利要求1所述的遥控接收系统中，在上述遥控信号的头部由维持某一逻辑电平一定时间的波形和维持与其相反的逻辑电平一定时间的波形组成的场合，在上述遥控接收电路接收上述遥控信号的头部中，上述计数电路检测由上述CPU预先指示的期间内的逻辑电平的变化时，该计数电路，将上述期间内的逻辑电平的变化作为噪声忽略，从逻辑电平变化前的计数值开始计数的系统。

此外，本发明的遥控接收系统，是在权利要求5所述的遥控接收系统中，上述遥控接收电路的构成包括：在直到由上述CPU预先指示的期间一直继续计数，在上述头部检测电路中是否检测上述遥控信号的上述头部和将由上述CPU预先指示的位数的数据由上述数据判别电路存储于上述内置寄存器并且存储于该内置寄存器中的上述数据是否由上述有效性判别电路判断为有效的两个条件之中，在由上述CPU预先指示的情况满足时重置的OFF计数器和在重置上述OFF计数器时设置ON标志，在由上述CPU预先指示的期间和上述OFF计数器的计数值不相等时将该ON标志撤销的OFF检测电路；上述CPU在上述ON标志撤销之际，判断上述遥控键释放的系统。

此外，本发明的遥控接收系统是由接收具有头部及与按下的遥控键相应的数据部的遥控信号的遥控接收电路和控制该遥控接收电路，在该遥控接收电路中将接收的遥控信号译码的CPU组成的。在该遥控接收系统中，在上述遥控信号的数据部由主数据部和是该主数据部的0和1反转的反转数据部组成的场合，上述遥控接收电路的构成包括：检测上述遥控信号的上升边沿和下降边沿的边沿检测电路；计算从上述遥控信号的上升边沿到下降边沿的时间间隔、以及从下降边沿到上升边沿的时间间隔的计数电路；从上述计数电路的计数结果检测上述遥控信号的头部的头部检测电路；从上述计数电路的计数结果判别该遥控信号的数据部的0或1并将该判别结果存储于内置寄存器的数据判别电路；将存储于上述内置寄存器中的数据的主数据部和上述反转数据部进行比较，如果所有位都不一致，就判断上述数据有效，除此之外就判断上述数据无效的有效性判别电路；在直到由上述CPU预先指示的期间一直继续计数，在上述头部检测电路中是否检测上述遥控信号的上述头部和将由上述CPU预先指示的位数的数据由上述数据判别电路存储于上述内置寄存器并且存储于该内置寄存器中的上述数据是否由上述有效性判别电路判断为有效的两个条件之中，在由上述CPU预先指示的情况满足时重置的OFF计数器和在重置上述OFF计数器时设置ON标志，在由上述CPU预先指示的期间和上述OFF计数器的计数值不相等时将该ON标志撤销的OFF检测电路；在上述OFF计数器重置时设置、由上述CPU重置的数据头部标志；上述CPU，在一定的定时将上述数据头部标志值和上述ON标志的值读出，并相应于该读出的值控制上述遥控接收电路的系统。

由此，上述CPU，对发送到本身的中断，可根据情况选择将发送到本身的中断信号作为头部中断信号还是作为数据中断信号，其结果，可以将实现遥控接收功能的所必需的CPU中断端口控制成为一个。另外，上述遥控接收电路，由于不发送尾部中断，也可以削减该遥控接收电路的规模，此外，因为对上述CPU不发送尾部中断，也可削减与该尾部中断相对应的代码及处理负担。

此外，遥控接收电路，即使是接收到不带数据的错误头部，也可以不将该错误头部引起的头部中断发送到CPU，并可以削减无用中断引起的CPU的处理负担。

此外，即使是在连续按下遥控键，在上述遥控接收电路中，接收到只由不带有数据部的重复头部组成的遥控信号的场合，也可检测头部中断，其结果，CPU可以检测上述遥控键的连续按下。

此外，在上述CPU中，可以使在数据中断发送之后，直到取得存储于该内置寄存器中的数据的反应具有时间上的余裕，其结果，可以将CPU的中断端口的优先级设定为低优先级。

此外，在遥控接收电路中，由有效性判别电路判断存储于上述内置寄存器中的数据的有效性，不会向CPU发送由错误数据产生的无用中断，可以削减CPU的处理能力。

此外，在OFF检测电路中，遥控键的释放可以不由CPU内置的计时器判断，而在设置于遥控接收电路中的OFF检测电路中检测，可以进一步削减实现遥控接收功能的CPU的资源。

此外，在遥控信号的头部的检测中，可以不受噪声的影响。

此外，可以避免由于噪声使检测遥控键的释放所需的时间比CPU指定的期间延迟。

另外，可以不从遥控接收电路将中断发送给CPU，上述CPU的中断端口即使是完全不使用，只利用CPU具有的循环任务也可实现遥控接收功能。

根据本发明的权利要求1所述的遥控接收系统，本发明的遥控接收系统的构成由接收具有头部以及与按下的遥控键相应的数据部的遥控信号的遥控接收电路和控制该遥控接收电路，在该遥控接收电路中对接收的遥控信号进行译码的CPU组成。在该遥控接收系统中，上述遥控接收电路的构成包括：检测上述遥控信号的上升边沿和下降边沿的边沿检测电路；计算从上述遥控信号的上升边沿到下降边沿的时间间隔、以及从下降边沿到上升边沿的时间间隔的计数电路；从上述计数电路的计数结果检测上述遥控信号的头部的头部检测电路；从上述计数电路的计数结果判别该遥控信号的数据部的0或1并将该判别结果存储于内置寄存器的数据判别电路；利用上述头部检测电路检测上述遥控信号的头部时，对上述CPU输出通知检测上述遥控信号的头部的头部中断信号的头部中断生成电路；利用上述头部检测电路检测上述遥控信号的头部之后，在将由上述CPU预先指示的位数的数据由上述数据判别电路存储于内置寄存器时，对上述CPU输出通知上述遥控信号的数据接收结束的数据中断信号的数据中断生成电路；以及按照上述CPU的指示选择上述头部中断信号和和上述数据中断信号中的任何一个的开关。因为上述CPU具有一个中断端口，经该中断端口接收来自上述遥控接收电路的上述开关的中断信号，相应于接收的该中断信号对上述遥控接收电路进行控制，如在一定时间内没有接收到从上述开关发出的上述中断信号的话，判断上述遥控键被释放。所以可以将实现遥控接收功能的所必需的CPU中断端口控制成为一个，可以削减CPU的资源，另外，由于不发送尾部中断，遥控接收电路的规模也可以削减，并且，也可削减与该尾部中断相对应的CPU的代码及处理负担。

此外，根据本发明的遥控接收系统，在权利要求1所述的遥控接收系统中，因为上述CPU在该遥控接收系统操作开始时，以及在检知上述遥控键的释放时，对上述开关指示选择上述中断信号，所以即使是上述遥控接收电路检测由于噪声发生的错误头部，由于这一错误头部引起的头部中断不向CPU发送，可以削减由于噪声发生的无用中断引起的CPU的处理负担的削减。

此外，根据本发明的遥控接收系统，因为在权利要求1所述的遥控接收系统中，上述遥控接收电路在具有上述头部以及上述数据部的上述遥控信号之后，接收只由不包含上述数据部的重复头部组成的遥控信号时，上述CPU在该遥控接收系统操作开始时，对上述开关指示选择上述中断信号，在从上述遥控接收电路经上述中断端口接收上述数据中断信号之后，指示选择上述中断信号，在检知上述遥控键释放时，再度指示选择上述数据中断信号，因此上述CPU可以检测上述遥控键的连续按下，并可以进行与该连续按下的按键相对应的处理。

此外，根据本发明的遥控接收系统，因为在权利要求1所述的遥控接收系统中，上述数据判别电路，在将由上述CPU预先指示的位数的量的数据存储于上述内置寄存器之后，在上述头部检测电路中一直到检测下一个头部为止对存储于该内置寄存器中的数据不进行更新，所以在上述遥控接收电路中，即使是接收到超过由上述CPU预先指示的位数的数据，也可以保持该内置寄存器中的数据。于是，此结果，CPU可以使在数据中断发送之后，直到取得存储于该内置寄存器中的数据的反应得到时间上的余裕，可以将CPU的中断端口的优先级设定为低优先级。

并且，根据本发明的遥控接收系统，在根据上述CPU预先指示的位数量的数据被存储到上述内置寄存器之前，上述数据判别电路接收下一个头部时，上述头部检测电路使该头部的检测优先。因此在接收遥控信号的数据部时由于任何原因而造成的信号切断，且在内置寄存器中预先设置的位数的数据被存储之前，即使是接收到了下一个遥控信号的头部，也优先进行该头部的检测，可移动到接着该头部的新数据部的数据等待状态。该结果使得在本遥控接收系统中，即使发生遥控信号的数据的一部分脱落，也不会给CPU增加负担，而可以继续进行处理。

此外，根据本发明的遥控接收系统，因为在权利要求1所述的遥控接收系统中，在上述遥控信号的数据部的构成包括主数据部和使该主数据部的0和1反转的反转数据部的场合，上述遥控接收电路，具备将存储于上述内置寄存器中的数据的上述主数据部和上述反转数据部进行比较，如果所有位都不一致，就判断上述数据有效，除此之外就判断上述数据无效的有效性判别电路。上述数据中断生成电路，在利用上述头部检测电路检测上述遥控信号的头部之后，在将由上述CPU预先指示的位数的量的数据由上述数据判别电路存储于上述内置寄存器并且利用上述有效性判别电路判断存储于该内置寄存器中的数据有效时，输出上述数据中断信号，因此在存储于上述内置寄存器的数据是错误数据之际，可以不向CPU发送数据中断，可以削减由于错误数据发生的无用中断所引起的CPU的处理负荷。另外，在存储于上述内置寄存器的数据是错误数据之际，在连续按下了遥控键的场合，在此错误数据之后，接着的是重复头部，如果如前所述判断上述内置寄存器的数据的有效性，可以不向CPU发送由该错误数据引起的中断以及接着该错误数据的重复头部引起的头部中断，并可以进一步削减CPU的无用处理。

此外，根据本发明的遥控接收系统，因为在权利要求1所述的遥控接收系统中，上述遥控接收电路的构成包括，根据上述计数电路的计数结果，在检测由上述CPU指示的逻辑电平比该CPU预先指示的期间持续的时间更长时设置OFF标识的OFF检测电路，上述CPU在设置上述OFF标识之际，判断上述遥控键的释放，所以可以不利用CPU的内置计时器检测遥控键的释放，其结果，可以以更少的CPU资源实现遥控接收功能。

此外，根据本发明的遥控接收系统，因为在权利要求1所述的遥控接收系统中，在上述遥控信号的头部，由维持某一逻辑电平一定时间的波形和维持与其相反的逻辑电平一定时间的波形组成的场合，在上述遥控接收电路接收上述遥控信号的头部中间，上述计数电路检测由上述CPU预先指示的期间内的逻辑电平的变化时，该计数电路，将上述期间内的逻辑电平的变化作为噪声忽略，从逻辑电平变化前的计数值开始计数，在遥控接收电路中，在检测遥控信号的头部之际，不易受到噪声的影响。

此外，根据本发明的遥控接收系统，因为在权利要求5所述的遥控接收系统中，上述遥控接收电路的构成包括在直到由上述CPU预先指示的期间一直继续计数，在上述头部检测电路中是否检测上述遥控信号的上述头部和将由上述CPU预先指示的位数的数据由上述数据判别电路存储于上述内置寄存器并且存储于该内置寄存器中的上述数据是否由上述有效性判别电路判断为有效的两个条件之中，在由上述CPU预先指示的情况满足时重置的OFF计数器和在重置上述OFF计数器时设置ON标志，在由上述CPU预先指示的期间和上述OFF计数器的计数值不相等时将该ON标志撤销的OFF检测电路。上述CPU在上述ON标志撤销之际，判断上述遥控键的释放，可以不利用CPU的内置计时器检测遥控键的释放，其结果，可以以更少的CPU资源实现遥控接收功能。并且，因为设置上述OFF计数器，在检知上述遥控键的释放时，不易受到噪声的影响。

另外，本发明的遥控接收系统，是在由接收具有头部及与按下的遥控键相应的数据部的遥控信号的遥控接收电路和控制该遥控接收电路，在该遥控接收电路中将接收的遥控信号译码的CPU组成的遥控接收系统中，在上述遥控信号的数据部由主数据部和是该主数据部的0和1反转的反转数据部组成的场合，上述遥控接收电路的构成包括：检测上述遥控信号的上升边沿和下降边沿的边沿检测电路；计数从上述遥控信号的上升边沿到下降边沿的时间间隔、以及从下降边沿到上升边沿的时间间隔的计数电路；从上述计数电路的计数结果检测上述遥控信号的头部的头部检测电路；从上述计数电路的计数结果判别该遥控信号的数据部的0或1并将该判别结果存储于内置寄存器的数据判别电路；将存储于上述内置寄存器中的数据的主数据部和上述反转数据部进行比较，如果所有位都不一致，就判断上述数据有效，除此之外就判断上述数据无效的有效性判别电路；在直到由上述CPU预先指示的期间一直继续计数，在上述头部检测电路中是否检测上述遥控信号的上述头部和将由上述CPU预先指示的位数的数据由上述数据判别电路存储于上述内置寄存器并且存储于该内置寄存器中的上述数据是否由上述有效性判别电路判断为有效的两个条件之中，在由上述CPU预先指示的情况满足时重置的OFF计数器和在重置上述OFF计数器时设置ON标志，在由上述CPU预先指示的期间和上述OFF计数器的计数值不相等时将该ON标志撤销的OFF检测电路；在上述OFF计数器重置时设置、由上述CPU重置的数据头部标志；上述CPU，在一定的定时将上述数据头部标志值和上述ON标志的值读出，并相应于该读出的值控制上述遥控接收电路，上述CPU的中断端口即使是完全不使用，只利用CPU具有的循环任务也可实现遥控接收功能，可以进一步削减用于遥控接收功能的CPU的资源。

附图说明

图1为示出本发明的实施方式1的遥控接收系统的构成的示图。

图2为在本发明的实施方式1的遥控接收系统中，在接收从重复头部型的发射机发射的遥控信号的场合的遥控接收电路及CPU的时序图。

图3为示出在本发明的实施方式1中，在接收从重复头部型的发射机发射的遥控信号的场合的在CPU侧的处理的流程图。

图4为示出在本发明的实施方式1中，在接收从重复头部型的发射机发射的遥控信号的场合的在遥控接收电路中的处理的流程图。

图5为示出在本实施方式1中，在接收从重复数据型的发射机发射的遥控信号的场合的在CPU侧的处理的流程图。

图6为示出包含反转数据产生的奇偶的遥控信号的数据部的一例的示图。

图7为示出本发明的实施方式2的遥控接收系统的构成的示图。

图8为示出本发明的实施方式2的遥控接收电路内的有效性判别电路的详细构成图。

图9为在本发明的实施方式2的遥控接收系统中，在接收从重复头部型的发射机发射的遥控信号的场合的遥控接收电路及CPU的时序图。

图10为示出在本发明的实施方式2中，在接收从重复头部型的发射机发射的遥控信号的场合的在CPU侧的一系列处理的流程图，图(a)为示出CPU侧的处理的流程图，图(b)为CPU的任务T110的处理的流程图。

图11为示出在本发明的实施方式2中，在接收从重复头部型的发射机发射的遥控信号的场合的在遥控接收电路中的处理的流程图。

图12为示出在本发明的实施方式2中，在接收从重复数据型的发射机发射的遥控信号的场合的在CPU侧的一系列处理的流程图，图(a)为示出CPU侧的处理的流程图，图(b)为CPU的任务T110的处理的流程图。

图13为示出本发明的实施方式3的遥控接收系统的构成的示图。

图14为在本发明的实施方式3的遥控接收系统中，在接收从重复头部型的发射机发射的遥控信号的场合的遥控接收电路及CPU的时序图。

图15为示出在本发明的实施方式3中，在接收从重复头部型的发射机发射的遥控信号的场合的在CPU侧的一系列处理的流程图，图(a)为示出CPU侧的处理的流程图，图(b)为CPU的任务T120的处理的流程图，图(c)为CPU的任务T121的处理的流程图。

图16为示出在本实施方式3中，在接收从重复头部型的发射机发射的遥控信号的场合的在遥控接收电路中的处理的流程图。

图17为示出在本发明的实施方式3中，在接收从重复数据型的发射机发射的遥控信号的场合的在CPU侧的一系列处理的流程图，图(a)为示出CPU侧的处理的流程图，图(b)为CPU的任务T123的处理的流程图，图(c)为CPU的任务T124的处理的流程图。

图18为示出本发明的实施方式4的遥控接收系统的构成的示图。

图19为在本实施方式4的遥控接收系统中，在接收遥控信号的头部的场合的遥控接收电路及CPU的时序图。

图20为示出在本实施方式4中，在接收从重复头部型的发射机发射的遥控信号的场合的在CPU侧的处理的流程图。

图21为示出遥控信号的波形的一例的示图，图(b)为重复头部的波形图。

图22为示出遥控信号的波形例的示图，图(a)为从重复头部型的发射机发射的遥控信号，图(b)为从重复数据型的发射机发射的遥控信号。

图23为示出现有的遥控接收系统的示图。

图24为现有的遥控接收系统的流程。

具体实施方式

下面对实施本发明的具体实施方式予以详细说明。另外，以下所示的全部实施方式的遥控接收电路，都假设是接收上述图21及图22所示的遥控信号，假设该遥控信号的数据部为32位。

(实施方式1)

下面利用图1～图5对本实施方式1的遥控接收电路及遥控接收系统予以说明。

首先，利用图1，对本实施方式1的遥控接收系统的构成予以说明。图1为示出本发明的实施方式1的遥控接收系统的构成的示图。

在图1中，本实施方式1的遥控接收系统由接收自发射机(图中未示出)发出的遥控信号的遥控接收电路100和将该遥控接收电路100的各种寄存器设定为任意值并在控制遥控接收电路100的同时对遥控信号进行译码的CPU190组成，上述遥控接收电路100的构成包括边沿检测电路110、计数电路120、头部检测电路130、数据判别电路140、移位寄存器150、头部中断生成电路160、数据中断生成电路170、状态寄存器180以及开关。于是，上述CPU190具有接收发自遥控接收电路100的中断信号S111的中断端口191，该端口为用来实现遥控接收功能所必需的中断端口。

以下对上述遥控接收电路100的构成予以详述。

上述边沿检测电路110，与计数电路120及数据判别电路140相连接，检测接收到的遥控信号的上升边沿和下降边沿时就将该检测出的边沿通知计数电路120和数据判别电路140。

上述计数电路120具有LongLow计数器(以下称其为LLC)121和LongHigh计数器(以下称其为LHC)122，与上述边沿检测电路110、头部检测电路130及数据判别电路140相连接。于是，上述计数电路120内的LLC121，对来自上述边沿检测电路110的边沿检测通知，利用下降边沿重置计数值开始计数，利用上升边沿停止计数，并且上述计数电路120内的LHC122，利用上升边沿开始计数，利用下降边沿停止计数重置计数值。

上述头部检测电路130具有LongLow阈值寄存器(下面称其为THL寄存器)131和LongHigh阈值寄存器(下面称其为THH寄存器)132，与上述计数电路120、数据判别电路140和头部中断生成电路160相连接。另外，上述头部检测电路130内的THL寄存器131及THH寄存器132是可由CPU190设定其值的寄存器，在上述THL寄存器131中设定遥控信号的头部的低(Low)区间的阈值，而在THH寄存器132中设定遥控信号的头部的高(High)区间的阈值。于是，上述头部检测电路130，对上述数据判别电路140及头部中断生成电路160，在上述计数电路120内的LLC121的输出值超过THL寄存器131的设定值并且上述计数电路120内的LHC122的输出值超过THH寄存器132的设定值时，输出头部检测信号S130“1”，在此之外时，输出头部检测信号“0”。

上述头部中断生成电路160，与上述头部检测电路130及数据判别电路140相连接。并且经开关111，与上述CPU190的中断端口191相连接。于是，如果上述头部中断生成电路160检测来自头部检测电路130的头部检测信号S130的上升边沿，就对上述开关111，一次输出一个周期的脉冲作为头部中断信号S160。

上述数据判别电路140，具有数据等待标志141、数据长寄存器(以下称其为DL寄存器)142、数据计数器143、D1标志144、D0标志145，并和上述计数电路120、移位寄存器150及数据中断生成电路170相连接。另外，上述数据判别电路140内的DL寄存器142是可由上述CPU190设定其值的寄存器。于是，上述数据判别电路140内的数据等待标志141，在检测头部检测信号S130的下降边沿时，被设置为“1”，而当上述DL寄存器142的设定值与上述数据计数器143的输出值一致时，清“0”。另外，上述数据判别电路140内的数据计数器143，在检测来自上述头部检测电路130的头部检测信号S130的上升边沿时被重置，移位寄存器150移动一位并递增。此外，上述数据判别电路140内的上述D0标志145，在上述数据等待标志141为“1”并且计数电路120内的LHC122的输出值为“1”时，设置为“1”，另一方面，如果上述数据等待标志141为“0”、或检测来自边沿检测电路110的上升边沿、或上述计数电路120内的LHC122的输出值超过2T、或检测来自头部检测电路130的头部检测信号S130的上升边沿，就重置为“0”。于是，上述D1标志144，在上述数据等待标志141为“1”并且上述计数电路120内的LHC122的输出值超过2T时，设置为“1”，另一方面，如果上述数据等待标志141为“0”、或检测来自边沿检测电路110的上升边沿、或检测来自头部检测电路130的头部检测信号S130的上升边沿，就重置为“0”。此外，如果数据判别电路140，收到来自上述边沿检测电路110的下降边沿的检测通知，那时如果该数据判别电路140内的D0标志145为“1”，就将移位寄存器150移动1位添加“0”，另一方面，如果该数据判别电路140内的D1标志144为“1”，就将移位寄存器150移动1位添加“1”。于是，上述数据判别电路140，在该数据判别电路140内的DL寄存器142的设定值和数据计数器143的输出值一致时，就在移位寄存器150中写入与遥控信号的数据部相当的数据，对数据中断生成电路170，输出数据接收结束信号S140“1”，其他时候输出数据接收结束信号S140“0”。

上述数据中断生成电路170，与上述数据判别电路140相连接，并且经开关111，与CPU190的中断端口191相连接。于是，数据中断生成电路170，在检测出来自上述数据判别电路140的数据接收结束信号S140的上升边沿时，就对开关111一次输出一个周期的脉冲作为数据中断信号S170。

上述状态寄存器180，是可由上述CPU190设定其值的寄存器，与开关111相连接。如果此状态寄存器180设定为“0”，开关111就与头部中断生成电路160和CPU190相连接，另一方面，如果此状态寄存器180设定为“1”，开关111就与数据中断生成电路10和CPU190相连接。

下面，利用图2～图4，对在具有上述构成的遥控接收系统中，接收发自重复头部型的发射机的遥控信号的场合的处理流程予以说明。图2为示出在本发明的实施方式1的遥控接收系统中，在接收从重复头部型的发射机发射的遥控信号的场合的遥控接收电路及CPU的时序的示图，图3为示出在本发明的实施方式1中，在接收从重复头部型的发射机发射的遥控信号的场合的在CPU侧的处理的流程图，而图4为示出在本发明的实施方式1中，在接收从重复头部型的发射机发射的遥控信号的场合的在遥控接收电路中的处理的流程图。

首先，CPU190，在操作开始时，设定头部检测电路130内的THL寄存器131和THH寄存器132、数据判别电路140内的DL寄存器142以及状态寄存器180的值(F301、F302)。下面对上述各寄存器设定的值予以具体说明。

上述头部检测电路130内的THL寄存器131的设定值，因为是用作遥控信号的头部的低区间检测的阈值，所以设定为重复头部的低区间的不到16T的适当的值。此处设定为6T。另外，THH寄存器132的设定值，因为是用作遥控信号的头部的高区间检测的阈值，所以设定为重复头部的高区间的不到4T的适当的值。此处设定为3T。于是在DL寄存器143中设定数据部的数据长。在这里设置32。于是，在状态寄存器180中，为了使数据中断生成电路170和CPU190相连接，设定为“1”。

这样设定各个寄存器的值之后，CPU190，等待遥控接收电路100发送的数据中断。

在遥控接收电路100侧，在操作开始时，对计数电路120及数据判别电路140内的数据计数器143初始化(F401)。

如按下遥控器的按键，首先遥控信号的头部抵达遥控接收电路100。如果以边沿检测电路110检测头部的最初的上升边沿的时刻作为时刻0(F402)，则在时刻0中，计数电路120内的LLC121和LHC122重置(F403)。此时，由于数据判别电路140内的D0标志145及D1标志一起为“0”(F404，F406)，不在移位寄存器150中存储数据，只由计数电路120继续计数(F414)。

于是，在时刻6T，对遥控信号的头部的低区间计数的LLC121的输出值超过THL寄存器131的值。

此外，在时刻16T，检测上升边沿(F413)，计数电路120内的LLC121对16T计数停止，LHC122计数开始(F425)。

于是，在时刻19T，上述LHC122的输出值，超过头部检测电路130的THH寄存器132的设定值。此时，由于计数电路120内的LLC121的输出值在16T停止，所以超过THL寄存器的设定值(F415)。所以，此时，头部检测电路130，对数据判别电路140及头部中断生成电路160输出头部检测信号S130“1”。

检测此头部检测电路130的上升边沿的数据判别电路140，将该数据判别电路140内的数据计数重置，将数据等待标志使之为“1”，此外，将D0标志145及D1标志144重置为“0”(F416)。这样，在本遥控接收系统中，每次在检测上升边沿和下降边沿时，执行将设定在头部检测电路130的THH寄存器132及THL寄存器131中的值和计数电路120的LHC122及LLC121的值进行比较的步骤(图4的F415)，如果满足该F415的条件，判断遥控信号的头部被检测出，把头部检测信号设为“1”的同时，和当时存储在移位寄存器150中的数据的位数无关，而是把数据判别电路140中的数据计数器143重置(图4的F416)。这表示在本遥控接收系统中，根据数据等待状态优先处理头部检测。就是说，在本遥控接收电路中，例如接收遥控信号的数据部的数据中的30位，在等待剩下的2位时，接收遥控信号的下一个头部时，将存储在该移位寄存器150中的30位的数据废弃，移到对上述下一个遥控信号的头部和数据部的处理中。这样优先进行头部检测的话，即使是在有人从发射机(遥控)和接收机(遥控接收电路)之间通过而造成造成遥控的信号中断时，在接收下一个遥控信号的头部时，遥控接收电路可以不由CPU处理而是自行从等待不应来的剩下的2位的数据的数据等待状态恢复到头部检测处理。

这之后，检测上述头部检测信号S130的上升边沿的头部中断生成电路160，一次输出一个周期的脉冲作为头部中断信号S160。但是，此时，因为状态寄存器180设定为“1”，头部中断生成电路160不与CPU190的中断端口191相连接，此头部中断信号S160通知不到CPU190(F417)。

于是，在时刻24T，边沿检测电路110检测出下降边沿(F402)，计数电路120内的LLC121、LHC122一起重置(F403)，其结果，由于上述LLC121及LHC122各自的值小于头部检测电路130的THL寄存器131及THH寄存器132的值(F415)，输出头部检测信号S130“0”(F419)。此时，因为数据判别电路140的数据等待标志141设置为“1”(F420)，因此，可以设置数据判别电路140内的D1标志144及D0标志145。

于是，在时刻25T，边沿检测电路110检测出上升边沿(F413)，计数电路120内的LLC121对1T计数后停止(F425)。

在时刻25T+1，计数电路120内的LHC122的输出值等于“1”。此时，由于数据判别电路140内的数据等待标志141为“1”，并且计数电路120内的LHC122达到“1”(F421)，上述数据判别电路140内的D0标志145设置为“1”(F422)。

之后，在时刻26T，边沿检测电路110检测出下降边沿(F402)，上述数据判别电路140，在D0标志145为“1”的情况下，由于得到边沿检测电路110发出的下降边沿的通知，在重置上述计数电路120内的LLC121、LHC122的同时(F403)，将移位寄存器150移动一位，在移位寄存器150上添加“0”(F405)。此时，数据计数器143，递增成为“1”(F408)。此时，因为数据计数器143的值尚未到达指定的位数(F409)，由计数电路120继续计数(F414)。

于是，在时刻27T，边沿检测电路110检测出上升边沿(F413)，数据判别电路140内的D0标志145、D1标志144一起重置为“0”(F425)。

于是，在时刻27T+1，与在上述时刻25T+1之时的操作一样，将上述D0标志145设置为“1”(F422)。

在时刻29T，计数电路120内的LHC122计数2T，因为数据等待标志141为“1”，并且计数电路120内的LHC122达到“2T”(F420、421、423)，将D0标志145设置为“0”，将D1标志144设置为“1”(F424)。

在时刻30T，边沿检测电路110检测出下降边沿(F402)。此时，计数电路120内的LLC121和LHC122被重置(F403)。于是，数据判别电路140，在D1标志144为“1”的情况下，由于得到边沿检测电路110发出的下降边沿的通知(F406)，将移位寄存器150移动一位，在移位寄存器150上添加“1”(F407)。此时，数据计数器143，递增成为“2”(F408)。之后，因为数据计数器143的值尚未到达指定的位数(F409)，由计数电路120继续计数(F414)。

在时刻31T，如果边沿检测电路110检测出上升边沿(F413)，就将数据判别电路140内的D0标志145和D1标志144一起重置为“0”(F425)。以下，同样，遥控信号的数据部的数据一位一位存储到移位寄存器150。

于是，重复上述操作，使数据判别电路140内的数据计数器143的输出值递增，将到达“31”的时刻当作时刻N，如果在时刻N+1T时边沿检测电路110检测上升边沿，并且在时刻N+2T时检测下降边沿的话(F402)，在移位寄存器150上添加“0”(F405)，数据判别电路140内的数据计数器143的输出值递增到“32”(F408)，该数据判别电路140内的数据计数器143的值和DL寄存器142的设定值变得相等(F409)。此时，在将上述数据判别电路140内的数据等待标志141重置为“0”(F410)的同时，从数据判别电路140向数据中断生成电路170输出数据接收结束信号S140“1”。

如果上述数据中断生成电路170检测上述数据接收结束信号S140的上升，就一次输出一个周期的脉冲作为数据中断信号S170。此时，因为状态寄存器180被设定为“1”(F411)，所以通过开关111将上述数据中断生成电路170和CPU190相连接。因此，作为数据中断信号S170的中断信号S111被输出到CPU190的中断端口191上，产生数据中断(F412)。

在CPU190侧，接收来自上述遥控接收电路100的中断信号S111(F303)而读出移位寄存器150的值(F304)。于是，CPU190，对于从移位寄存器150读出的数据的正当性进行评估(F305)，如果该数据无效就返回F302，如果从该移位寄存器150读出的数据有效，就取得按下的按键的信息而开始对应的处理(F306)。另外，这一数据正当性的评估，是判断是否是与按下的遥控键相对应的数据，如果在该评估中不是对应的数据，就判断数据无效，如果是对应的数据，就判断有效。

之后，CPU190，将状态寄存器180设定为“0”(F307)，将内置于CPU190中的计时器(图中未示出)设定为任意的M值(F308)并开始该计时器的降值计数(F309)。

于是，在时刻N+3T，当遥控接收电路100内的边沿检测电路110再检测上升边沿时(F413)，就将数据判别电路140内的D0标志145和D1标志144一起重置为“0”(F425)。于是，此时，因为数据判别电路140内的数据等待标志141，已经重置为“0”(F420)，即使是计数电路120内的LHC122的输出值为1或2T，不重置上述数据判别电路140内的D0标志145和D1标志144，只有计数电路120继续计数(F414)。

于是，在连续按下遥控器的按键的场合，在时刻192T重复头部到达。

在时刻192T，边沿检测电路110检测下降边沿(F402)，对计数电路120内的LLC121和LHC122重置(F403)。

此外，在时刻198T，对重复头部的低区间进行计数的LLC121的输出值，超过头部检测电路130内的THL寄存器131。

此外，在时刻208T，检测上升边沿(F413)，计数电路120内的LLC121计数16T而停止，LHC122开始计数(F425)。

于是，在时刻211T，上述LHC122的输出值，超过头部检测电路130的THH寄存器132的设定值。此时，由于计数电路120内的LLC121的输出值是停止于16T，超过THL寄存器的设定值(F415)。所以，头部检测电路130，向数据判别电路140及头部中断生成电路160输出头部检测信号S130“1”。

检测此头部检测信号S130的上升边沿的数据判别电路140，将该数据判别电路140内的数据计数器143重置，并且将数据等待标志设定为“1”，此外，将D0标志145及D1标志144重置为“0”(F416)。另外，因为在上述数据计数器143被重置之时，该数据判别电路140内的数据计数器143的值变得与DL寄存器142的设定值不一致，所以输出数据接收结束信号S140“0”。

另一方面，检测上述头部检测信号S130的上升边沿的头部中断生成电路160，一次输出一个周期的脉冲作为头部中断信号S160。此时，因为将状态寄存器180设定为“0”(F417)，头部中断生成电路160，通过开关111与CPU190相连接。因此，作为数据中断信号S160的中断信号S111输出到CPU190的中断端口191上，产生数据中断(F418、F311)。

如果在CPU190侧产生中断，就判断为连续按下了先前按下的同一按键，并进行与该连续按下的按键相应的处理(F312)。于是，再次将内置于CPU190中的计时器设定为任意的M值(F308)并开始降值计数(F309)。

以后，在连续按下遥控键期间，同样以192T的间隔一直继续发送头部中断。于是，如果使用者释放遥控器的按键，重复头部就不会到达，遥控接收电路100不会发送中断。

于是，在CPU190侧，内置计时器经过降值计数，在发送溢出中断时(F310)，判断遥控器的按键被释放。

如上所述，如果判断遥控器的按键被释放，CPU190，将状态寄存器180设定为“1”(F302)，再次进入等待发自遥控接收电路100的数据中断的状态。

这样，根据本实施方式1的遥控接收系统，在遥控接收电路100中，设置有状态寄存器180及开关111，可以相应于该状态寄存器180设定的值，利用上述开关111，选择输出要输出到CPU190的中断信号，因此可以将实现遥控接收功能的所必需的CPU190侧的中断端口控制成为一个，与使用斗格中断的现有的方法相比较，使用较少的CPU资源就可以实现遥控信号的接收。

另外，根据本实施方式1的遥控接收系统，因为在上述遥控接收电路100中不设置发送尾部中断的电路，使数据中断信号具有与尾部信号同样的意义，所以可以减小遥控接收电路100的装置规模，并且，因为在CPU190侧不发送尾部中断，也可削减与CPU190的尾部中断相对应的代码及由其中断产生的处理负担。

此外，根据本实施方式1的遥控接收系统，因为上述遥控接收电路100的构成包括选择上述头部中断生成电路160或数据中断生成电路170和CPU190连接的开关111及切换该开关的状态寄存器180，在操作开始时上述开关111将上述CPU190与上述数据中断生成电路170连接，所以，假设在时刻0输入到遥控接收电路100的头部是噪声引起的错误头部，即使是由该错误头部在上述遥控接收电路100中生成了头部中断信号S160，由于该头部中断信号S160不输出到CPU190，即使是在CPU190侧不设置用来回避由该错误头部所生成的头部中断信号S160的代码，也可以防止在CPU中发生由错误头部引起的中断。

根据本实施方式1中的遥控接收系统，在接收遥控信号的一系列流程中，由于设置了在每次检测上升边沿及下降边沿时确认头部检测的步骤(图4的F415)，所以，在接收遥控信号数据部时由于任何原因而造成的信号切断，且在移位寄存器150中预先设置的位数的数据被存储之前，即使是接收到了下一个遥控信号的头部，也优先进行该头部的检测，可移动到接着该头部的新数据部的数据等待状态。这样，即使发生遥控信号的数据部的一部分脱落，也不会给CPU增加负担，而可以继续进行遥控信号的接收处理。

此外，根据本实施方式1的遥控接收系统，在上述遥控接收电路100的数据判别电路140内，设置有只有在设置了标志时才可能向移位寄存器150写入数据的数据等待标志141，该数据等待标志141，因为是在头部检测电路130检测了头部之后设置，在移位寄存器150中存储与遥控信号的数据部相当的数据并输出数据接收结束信号S140之后设置，所以在CPU190侧发出数据中断之后，可保持该移位寄存器150，即使是在该遥控接收电路100内输入数据和误检测的波形，也可以防止数据写入该移位寄存器150，不会发生存储于该移位寄存器150内的遥控信号的数据破坏的情况。于是，因此在CPU190中，不像历来那样对接收到数据中断后的上述移位寄存器150的读出严格要求实时性，可以将该CPU190的中断端口191的中断优先级设定得较低。于是，如果可以将中断端口的优先级设定得较低，CPU本来要控制的系统的处理不会受到压迫，可以得到不会发生操作延迟的效果。

另外，在上述说明中，说明的是遥控接收电路100，在连续按下按键之际，接收由不带有如图22(a)所示的数据的头部组成的遥控信号的场合，但也可以是在该遥控接收电路100中接收的遥控信号带有在连续按下按键之际与图22(b)所示一样的波形连续反复的遥控信号。

下面利用图5及图4对在具有上述的构成的遥控接收电路100中接收重复数据型的发送机发送的遥控信号的场合的处理的流程予以说明。图5为示出在本实施方式1中，在接收从重复数据型的发射机发射的遥控信号的场合的在CPU侧的处理的流程图。

首先，因为直到时刻N+2T为止的操作与上述的顺序一样，就予以省略。

在时刻N+2T，在CPU190侧，如前所述，接收作为数据中断信号S170的中断信号S111(F503)，读出移位寄存器150的值(F504)，评估从该移位寄存器150读出的数据的正当性，并在判断数据的有效性之后(F505)，进行与按下的按键相对应的处理(F506)。于是之后，在接收重复头部之际，如前所述将状态寄存器180的值设定为“0”，但此处不对状态寄存器180的值进行再设定，保持原样的“1”。就是说，CPU190，不进入头部中断等待状态，继续数据等待状态。

其后，CPU190，将内置的计时器设定为任意的值M(F507)，开始计时器的降值计数(F508)。

在连续按下遥控器的按键的场合，在时刻192T，重复数据的头部到达。其后，经过与时刻0～N+2T同样的操作，从遥控接收电路100向CPU190再次发送数据中断(F510)。

接收上述数据中断的CPU190，读出移位寄存器150的值(F511)，判断数据的有效性(F512)。于是，如果判断数据无效，就转移到F503，变为下一个数据中断等待状态。另一方面，如判断有效，CPU190，就比较上次数据中断取得的数据与此次数据中断取得的数据是否相同(F513)。于是，假如这些数据一致，则判断是正在连续按下遥控键之中，就进行与该连续按下的按键相对应的处理(F514)，如果数据不一致，则判断是新按下了另外的按键，就停止CPU190中的内置计时器(F515)，进行与该新按下的按键相应的处理(F506)。

于是，如果释放遥控器按键，数据中断就不再进入CPU190。

在CPU190中，在内置计时器经过降值计数，发出溢出中断之时(F509)，就判断为释放遥控器的按键，转移到F503，变为新按键按下等待状态。

这样，本实施方式的遥控接收系统，也可与发送重复数据型的发射机相对应。

(实施方式2)

下面利用图6～图12对本实施方式2的遥控接收系统予以说明。

在上述实施方式1中，说明的是从发射机发出的遥控信号的数据部是由头部和数据部构成的场合，而在本实施方式2中，是假设该遥控信号的数据部是由主数据部和使该主数据部的0和1反转的反转数据部构成的，并且，在本实施方式2的遥控接收电路中，还包括根据上述主数据部和上述反转数据部的比较结果判断该遥控信号的数据部的有效性的有效性判别电路和检测使用者释放遥控键的OFF检测电路，可以利用比上述实施方式1少的CPU资源以及少的CPU处理能力实现遥控接收功能。

另外，在本实施方式2中，上述遥控信号的数据部，与实施方式1一样是32位，该32位的数据部，如图6所示，举例示出的是由8位的定制代码部、使该定制代码部的0和1反转的8位的反转定制代码部、8位的命令部以及使该命令部的0和1反转的8位的反转命令部的场合。

首先，利用图7及图8，对本实施方式2的遥控接收系统的构成予以说明。图7为示出本发明的实施方式2的遥控接收系统的构成的示图，图8为示出本发明的实施方式2的遥控接收电路内的有效性判别电路的详细构成图。

在图7中，本实施方式2的遥控接收系统由接收自发射机(图中未示出)发出的遥控信号的遥控接收电路200和将该遥控接收电路200的各种寄存器设定为任意值并控制遥控接收电路200的CPU290组成，上述遥控接收电路200的构成包括边沿检测电路110、计数电路120、头部检测电路130、数据判别电路140、移位寄存器250、头部中断生成电路160、数据中断生成电路270、状态寄存器280、开关111、有效性判别电路210以及OFF检测电路220。于是，上述CPU290，具有接收发自遥控接收电路200的中断信号S111的中断端口291。

以下对上述遥控接收电路200的构成予以详述。本实施方式2的遥控接收电路200是在上述实施方式1的遥控接收电路100内添加有效性判别电路210和OFF检测电路220而构成的。

上述有效性判别电路210，与移位寄存器250及数据中断生成电路数据中断生成电路270相连接，接收存储在上述移位寄存器250中的遥控信号的数据，输出表示该数据是否有效的数据有效信号S210。此有效性判别电路210，比如，可以利用图8的构成实现，上述数据有效信号S210，是对存储于上述移位寄存器250中的数据的定制代码部8位和反转定制代码部8位对应的各位取“异”、再对其输出8位取得的逻辑积，与对存储于上述移位寄存器250中的数据的命令部8位和反转反转命令部8位对应的各位取“异”、再对其输出8位取得的逻辑积两者所取得的逻辑积。

上述OFF检测电路220是用来检测作为上述遥控信号的发射源的发射机(图中未示出)的遥控键是否释放，其构成包括OFF奇偶寄存器221、OFF阈值寄存器222以及OFF标志寄存器223，与上述计数电路120及状态寄存器280相连接。于是，上述OFF奇偶寄存器221及OFF阈值寄存器222，是可以由CPU290设定的寄存器，并且，上述OFF标志寄存器223是只可以由上述CPU290读出的寄存器。于是，在上述OFF阈值寄存器222内，设定在上述遥控键的释放检测中使用的阈值，如果上述OFF奇偶寄存器221的设定值为“0”，上述OFF检测电路220就将计数电路120内的LLC121的输出值和上述OFF阈值寄存器222的设定值进行比较，如果上述OFF奇偶寄存器221的设定值为“1”，就将计数电路120内的LHC122的输出值和上述OFF阈值寄存器222的设定值进行比较，在各个比较中，如两者相等，就将OFF标志寄存器223设置为“1”，另一方面，在状态寄存器280的设定值为“1”的情况下，如果上述计数电路120内的LLC121、LHC122的输出值比上述OFF阈值寄存器222的设定值小，就将OFF标志寄存器223设置为“0”。就是说，此处，如果上述OFF标志寄存器223的值是“1”，就意味着上述遥控键释放，如果是“0”，就意味着遥控键未释放处于连续按下的状态。

数据中断生成电路270，与上述数据判别电路140和上述有效性判别电路210相连接，在发自该有效性判别电路210的数据有效信号S210输出“1”的情况下，如果检测发自上述数据判别电路140的数据接收结束信号S140的上升，就一次输出一个周期的脉冲作为数据中断信号S270。

上述状态寄存器280，与上述111及OFF检测电路220相连接。于是，与上述实施方式1一样，是可以由CPU290设定其值的寄存器，如果此状态寄存器280的设定值为“0”，开关111就将头部中断生成电路160和CPU290连接，另一方面，如果此状态寄存器280的设定值为“1”，开关111就将数据中断生成电路160和CPU290连接。

于是，CPU290，具有后述的一个任务T110作为循环的任务。另外，关于此外的构成，由于与上述实施方式1一样，此处就省略其说明。

下面利用图9～11对具有上述构成的遥控接收系统，接收发自重复头部型的发射机的遥控信号的场合的处理流程予以说明。图9为示出在本发明的实施方式2的遥控接收系统中，在接收从重复头部型的发射机发射的遥控信号的场合的遥控接收电路及CPU的时序的示图，图10(a)为示出在本发明的实施方式2中，在接收从重复头部型的发射机发射的遥控信号的场合的在CPU侧的处理的流程图，而图10(b)为在本发明的实施方式2中的CPU的任务T110的处理的流程图，图11为示出在本发明的实施方式2中，在接收从重复头部型的发射机发射的遥控信号的场合的在遥控接收电路中的处理的流程图。

首先，CPU290，在操作开始时进行初始设定，与上述实施方式1一样，除了设定头部检测电路130内的THL寄存器131和THH寄存器132、数据判别电路140内的DL寄存器143以及状态寄存器280的值之外，还设定OFF奇偶寄存器221和OFF阈值寄存器222的值(F1001、F1002)。下面对上述各寄存器设定的值予以具体说明。上述OFF奇偶寄存器221设定为“1”，而上述OFF检测电路220内的OFF阈值寄存器222设定为200T。另外，在此外各寄存器中，设定为与实施方式1相同的值。就是说，将上述头部检测电路130内的THL寄存器131设定为6T，THH寄存器132设定为3T，并且，将数据判别电路140内的DL寄存器143设定为32，而将状态寄存器280设定为“1”。

在这样设定各个寄存器的值之后，CPU290，等待遥控接收电路200发送的数据中断信号S270。

另外，在遥控接收电路200侧，在操作开始时，对计数电路120及数据判别电路140内的数据计数器143初始化(F1101)。

于是，如果按下遥控器的按键，首先遥控信号的头部抵达遥控接收电路200。如果以边沿检测电路110检测头部的最初的上升边沿的时刻作为时刻0(F1102)，则在时刻0，计数电路120内的LLC121和LHC122重置(F1103)。此时，由于数据判别电路140内的D0标志145及D1标志144一起为“0”(F1104，F1106)，不在移位寄存器250中存储数据，只由计数电路120继续计数(F1115)。

于是，在时刻6T，对遥控信号的头部的低区间计数的LLC121的输出值超过THL寄存器131的值。

此外，在时刻16T，检测上升边沿(F1114)，计数电路120内的LLC121计数16T而停止，LHC122计数开始(F1130)。

于是，在时刻19T，上述LHC122的输出值，超过头部检测电路130的THH寄存器132的设定值。此时，由于计数电路120内的LLC121的输出值在16T停止，超过THL寄存器的设定值(F1116)。所以，此时，头部检测电路130，对数据判别电路140及头部中断生成电路160输出头部检测信号S130“1”。

检测此头部检测信号S130的上升边沿的数据判别电路140，将该数据判别电路140内的数据计数重置，使数据等待标志为“1”，此外，将D0标志145及D1标志144重置为“0”(F1117)。另外，检测上述头部检测电路130的上升边沿的头部中断生成电路160，一次输出一个周期的脉冲作为头部中断信号S160。但是，此时，因为状态寄存器180设定为“1”，头部中断生成电路160不与CPU290的中断端口291相连接，此头部中断信号S160通知不到CPU290(F1118)。

于是，在时刻24T，边沿检测电路110检测下降边沿(F1102)，计数电路120内的LLC121、LHC122一起重置(F1103)，其结果，由于上述LLC121及LHC122各自的值小于头部检测电路130的THL寄存器131及THH寄存器132的值(F1116)，输出头部检测信号S130“0”(F1120)。于是，之后，因为上述OFF检测电路220内的OFF奇偶寄存器221设定为“1”，在该OFF检测电路220中，将上述计数电路120内的LHC122的值与上述OFF阈值寄存器222的设定值进行比较，此时，因为上述计数电路120内的LHC122的值为“3T”，状态寄存器280设置为“0”(F1121、F1122)，OFF标志寄存器不重置为“0”。此外，此时，因为数据判别电路140的数据等待标志141设置为“1”(F1124)，因此，可以设置数据判别电路140内的D1标志144及D0标志145。

于是，在时刻25T，边沿检测电路110检测上升边沿(F1114)，计数电路120内的LLC121计数1T而停止(F1130)。

在时刻25T+1，计数电路120内的LHC122的输出值等于“1”。此时，由于数据判别电路140内的数据等待标志141为“1”，并且计数电路120内的LHC122达到“1”(F1125)，将上述数据判别电路140内的D0标志145设置为“1”(F1126)。

之后，在时刻26T，边沿检测电路110检测下降边沿(F1102)，上述数据判别电路140，在D0标志145为“1”的情况下，由于得到边沿检测电路110发出的下降边沿的通知(F1102)，在重置上述计数电路120内的LLC121、LHC122的同时(F1103)，将移位寄存器250移动一位，在移位寄存器250上添加“0”(F1105)。此时，数据计数器143递增成为“1”(F1108)。此时，因为数据计数器143的值尚未到达指定的位数(F1109)，由计数电路120继续计数(F1115)。

于是，在时刻27T，边沿检测电路110检测上升边沿(F1114)，数据判别电路140内的D0标志145、D1标志144一起重置为“0”(F1130)。

于是，在时刻27T+1，与在上述时刻25T+1之时的操作一样，将上述D0标志145设置为“1”(F1126)。

在时刻29T，计数电路120内的LHC122计数2T，因为数据等待标志141为“1”，并且计数电路120内的LHC122达到“2T”(F1124、1125、1127)，将D0标志145设置为“0”，将D1标志144设置为“1”(F1128)。

在时刻30T，边沿检测电路110，检测下降边沿(F1102)。此时，计数电路120内的LLC121和LHC122重置(F1103)。于是，数据判别电路140，在D1标志144为“1”的情况下，由于得到边沿检测电路110发出的检测下降边沿的通知(F1104)，将移位寄存器250移动一位，在移位寄存器250上添加“1”(F1107)。此时，数据计数器143，递增成为“2”(F1108)。之后，因为数据计数器143的值尚未到达指定的位数(F1109)，由计数电路120继续计数(F1115)。

在时刻31T，如果边沿检测电路110检测上升边沿(F1114)，就将数据判别电路140内的D0标志145和D1标志144一起重置为“0”(F1130)。以下，同样，遥控信号的数据部的数据一位一位存储到移位寄存器250。

于是，重复上述操作，使数据判别电路140内的数据计数器143的输出值递增，达到“31”的时刻当作时刻N，如果在时刻N+1T时边沿检测电路110检测上升边沿，并且在时刻N+2T时检测下降边沿的话(F1102)，在移位寄存器250上添加“0”(F1105)，数据判别电路140内的数据计数器143的输出值递增变成“32”(F1108)，该数据判别电路140内的数据计数器143的值和DL寄存器142的设定值变得相等(F1109)。此时，将上述数据判别电路140内的数据等待标志141重置为“0”(F1110)，在输出从上述数据判别电路140发送的数据接收结束信号S140的同时，在上述有效性判别电路210中，判断存储于上述移位寄存器250内的数据的有效性。

比如，如果上述移位寄存器250内的数据，由于接收时的噪声等使1位受到破坏，从上述有效性判别电路210输出数据有效信号S210“0”(F1112)，数据中断生成电路270，即使是检测发自上述数据判别电路140的数据接收结束信号S140的上升边沿，也不输出数据中断信号S270。由此，上述CPU290，可以不会接收由于错误数据产生的数据中断，使用者通过新按下的遥控键，一直到遥控接收电路200接收到带有新遥控信号为止，上述CPU290可以操作而不会接收发自遥控接收电路200的无效的中断。

另外，在上述有效性判别电路210中，在判断存储于移位寄存器250中的数据有效时，上述有效性判别电路210，输出数据有效信号S210“1”。于是，上述数据中断生成电路270，在从该有效性判别电路210输出有效性判别电路210“1”的情况下，如果检测发自数据判别电路140的数据接收结束信号S140，就一次发送一个周期的脉冲作为数据中断信号S270。此时，因为状态寄存器280设定为“1”(F1111)，通过开关111，与上述数据中断生成电路270和CPU290相连接。因此，在CPU290的中断端口291上有作为数据中断信号S270的中断信号S111输出而产生中断(F1113)。

如果在CPU290侧，接收来自上述遥控接收电路200的中断信号S111(F1003)，就对从移位寄存器250读出的数据的正当性进行评估(F1005)，如果该数据无效就返回F1002，如果从该移位寄存器250读出的数据有效，就取得按下的按键的信息而开始对应的处理(F1006)。另外，这一数据正当性的评估，是判断是否是与按下的遥控键相对应的数据，如果在该评估中不是对应的数据，就判断数据无效，如果是对应的数据，就判断有效。

之后，CPU290，将状态寄存器280设定为“0”(F1007)，并且CPU290还启动图10(b)所示的任务T110(F1008)作为循环的任务。

以后，在连续按下遥控器的按键期间，以192T的间隔重复头部连续到达。CPU290，如果接收到头部中断的通知(F1010)，就判断是先前按下的按键是在连续按下之中，并进行与连续按下的按键相应的处理(F1011)。

在此期间，如图10(b)所示，每当设置于CPU290内的任务T110来到时(F1018)，就读出OFF标志寄存器223(F1028)，如果该OFF标志寄存器的值是“0”(F1038)，就进入循环的队列(F1018)。

于是，如果使用者释放遥控器的按键，重复头部就不会到达CPU290侧，在遥控信号中会出现长的高区间。于是，从最后的重复头部起200T后，LHC122的输出值到达200T(F1121)，OFF标志寄存器223被设置为“1”(F1129)。

不久，在CPU290侧，如果由工作T110从OFF标志寄存器223读出“1”(F1028、1038)，在CPU290侧，任务T110结束(F1009)。通过结束此任务T110，CPU290检知遥控键释放，将状态寄存器280设定为“1”(F1010)，再一次变为等待来自上述遥控接收电路200的数据中断的状态。

这样，根据本实施方式2的遥控接收系统，在由上述遥控接收电路200接收的遥控信号的数据部是由主数据部和使该主数据部的0和1反转的反转数据部构成的场合，在该遥控接收电路200中还包括根据上述主数据部和上述反转数据部的比较结果判断该遥控信号的数据部的有效性的有效性判别电路210，因为数据中断生成电路270，在该有效性判别电路210中判断上述遥控信号的数据有效，并且从数据判别电路140接收到数据接收结束信号S140时，要输出数据中断信号S270，所以不会向CPU290侧发送由错误数据产生的不需要的数据中断信号，由此，可以进一步减轻在遥控接收功能中使用的CPU290的处理能力。

此外，根据本实施方式2的遥控接收系统，因为在上述遥控接收电路200具有检测遥控键释放的OFF检测电路220的同时，CPU290，具有在进行与按下的遥控键相应的处理之后开始的循环的任务T110的代码，CPU290将由上述OFF检测电路220检测的遥控键是否释放的判断结果从上述任务T110的流程中读出，在CPU290侧，不利用内置计时器就可以检知使用者释放遥控键，可以进一步减少在遥控接收功能中使用的CPU290的资源。

此外，在上述的说明中，说明的是遥控接收电路200，在连续按下按键之际，接收由不带有如图22(a)所示的数据的重复头部组成的遥控信号的场合，但也可以是在该遥控接收电路200中接收的遥控信号带有在连续按下按键之际与图22(b)所示一样的波形连续反复的遥控信号。

下面利用图11及图12对在具有上述的构成的遥控接收电路200中接收从重复数据型的发送机发送的遥控信号的场合的处理的流程予以说明。图12(a)为示出在接收重复数据型的遥控信号的场合，在本实施方式2的CPU侧的处理的流程图，图12(b)为示出本实施方式2的CPU的任务T110的处理的流程图。

首先，因为直到时刻N+2T为止的操作与上述的顺序一样，就予以省略。

在时刻N+2T，在CPU290侧，如前所述，在读出上述有效性判别电路210判断为有效的数据(F1204)，进行与按下的遥控键相应的处理(F1206)。于是之后，在接收重复头部之际，如前所述将状态寄存器280的值设定为“0”，但此处不对状态寄存器280的值进行再设定，保持原样的“1”而启动任务T110(F1207)。

在连续按下遥控器的按键的场合，在时刻192T，重复数据的头部到达。其后，经过与时刻0～N+2T同样的操作，从遥控接收电路200向CPU290再次发送数据中断(F1209)。

接收上述数据中断的CPU290，读出移位寄存器250的值(F1209)，判断数据的有效性(F1211)。于是，如果判断数据无效，就转移到F1203，变为下一个数据中断等待状态。另一方面，如判断有效，CPU290，就比较上次数据中断取得的数据与此次数据中断取得的数据是否相同(F1212)。于是，假如这些数据一致，则判断是正在连续按下遥控键之中，就进行与该连续按下的按键相对应的处理(F1213)，如果数据不一致，则判断是任务T110停止(F1214)，也新按下了另外的按键，就进行与该新按下的按键相应的处理(F1206)。

只要连续按下遥控键，每隔192T产生数据中断，在F1210中读出同一数据。其间，如图12(b)所示，每当CPU290具有的任务T110执行顺序来到时(F1217)，就读出OFF标志寄存器223的值(F1227)，如果该OFF标志寄存器223的值是“0”(F1237)，就再进入循环的队列(F1208)。

于是，如果使用者释放遥控器的按键，重复头部就不会到达CPU290侧，在遥控信号中会出现长的高区间。于是，从最后的重复头部起200T后，LHC122的输出值到达200T(F1121)，OFF标志寄存器223被设置为“1”(F1129)。

不久，在CPU290侧，如果由任务T110从OFF标志寄存器223读出“1”(F1227、1237)，在CPU290侧，任务T110结束(F1208)。通过结束此任务T110，CPU290检知遥控键释放，转移到F1203变为等待按下新按键的状态。

这样，本实施方式的遥控接收系统，也可与发送重复数据型的发射机相对应。

(实施方式3)

下面利用图13～图17对本实施方式3的遥控接收电路及遥控接收系统予以说明。

在本实施方式3的遥控接收系统中，与上述实施方式2一样，是假设该遥控信号的数据部是由主数据部和使该主数据部的0和1反转的反转数据部构成的，并且，在本实施方式3的遥控接收电路中，不设置

头部中断生成电路及数据中断生成电路，从该遥控接收电路不向发送中断，根本不使用CPU的中断端口，只利用CPU具有的循环任务实现遥控接收功能。此外，在上述实施方式2中，遥控键的释放是通过将计数电路120的寄存器的值和OFF检测电路220的OFF阈值寄存器222的设定值进行比较而判断，而在本实施方式3中，在OFF检测电路内设置有一直继续计数到某一个值的OFF计数器，通过将该OFF计数器的值与OFF阈值寄存器的值进行比较，可以避免由于噪声等引起的遥控键的释放的检测的延迟。

另外，在本实施方式3中，从发射机(图中未示出)发送的遥控信号的数据部，与上述实施方式2一样，如图6所示，举例示出的是由8位的定制代码部、使该定制代码的0和1反转的8位的反转定制代码部、8位的命令部以及使该命令部的0和1反转的8位的反转命令部的场合。

首先，利用图13对本实施方式3的遥控接收电路的构成予以说明。图13是本实施方式3的遥控接收系统的构成示意图。

在图13中，本实施方式3的遥控接收系统由接收自发射机(图中未示出)发出的遥控信号的遥控接收电路300和将该遥控接收电路300的各种寄存器设定为任意值并控制遥控接收电路300的CPU390组成，上述遥控接收电路300的构成包括边沿检测电路110、计数电路120、头部检测电路130、数据判别电路140、移位寄存器250、状态寄存器180、开关311、AND门312、OFF检测电路320以及数据/头部标志寄存器(以下称其为“DH标志寄存器”)330。于是，在上述CPU390中，因为上述遥控接收电路300不发送中断信号，不设置中断端口。

以下对上述遥控接收电路300的构成予以详述。本实施方式3的遥控接收电路300是从上述实施方式2的遥控接收电路200中去掉数据中断生成电路和头部中断生成电路和添加DH标志寄存器330而构成的。

DH标志寄存器330是与开关311和OFF检测电路220相连接的可以由CPU390读出写入的寄存器。于是，上述DH标志寄存器330，是如果接收到来自上述开关311的OFF计数重置信号S311，检测该OFF计数重置信号S311的上升边沿，就设置“1”，并且对CPU390只写入“0”的重置为“0”的寄存器。

上述开关311，经AND门312与数据判别电路140和有效性判别电路210相连接，并与头部检测电路130、DH标志寄存器330和状态寄存器180相连接。上述开关311，如果上述状态寄存器180的设定值为“1”，就将来自上述数据判别电路140的数据接收结束信号S140与来自上述有效性判别电路210的数据有效信号S210的逻辑积输出到上述DH标志寄存器330，另一方面，如果上述状态寄存器180的设定值为“0”，就将来自上述头部检测电路130的头部检测信号S130输出到上述DH标志寄存器330。

上述OFF检测电路320与DH标志寄存器330相连接，具有OFF阈值寄存器222、OFF计数器321和ON标志寄存器323。于是，上述OFF计数器321，一直继续计数，如果上述DH标志寄存器330的值变为“1”，就重置为“1”，如果OFF计数器321的输出值与OFF阈值寄存器222的设定值相等，就重置为“0”。

于是，上述CPU390，具有后述的2个任务T120、T121作为循环的任务。另外，对于与在此外的上述实施方式中说明过的赋予同样的符号的部分，因为与上述实施方式中说明过的一样，此处其说明省略。

下面，利用图14～图16，对在具有上述构成的遥控接收系统中，接收发自重复头部型的发射机的遥控信号的场合的处理流程予以说明。图14为在本发明的实施方式3的遥控接收系统中，在接收从重复头部型的发射机发射的遥控信号的场合的遥控接收电路及CPU的时序图，图15(a)为示出在接收从重复头部型的发射机发射的遥控信号的场合的在在本发明的实施方式3中的CPU侧的一系列处理的流程图，图15(b)为本实施方式3的CPU的任务T120的处理的流程图，图15(c)为本实施方式3的CPU的任务T121的处理的流程图，图16为示出在本实施方式3中，在接收从重复头部型的发射机发射的遥控信号的场合的在遥控接收电路中的处理的流程图。

首先，CPU390，在操作开始时进行初始设定，与上述实施方式2一样，设定头部检测电路130内的THL寄存器131和THH寄存器132、数据判别电路140内的DL寄存器142、上述OFF检测电路320内的OFF阈值寄存器222以及状态寄存器180的值(F1501，F1502)。下面对上述各寄存器设定的值予以具体说明。上述头部检测电路130内的THL寄存器131设定为6T，THH寄存器132设定为3T，将数据判别电路140内的DL寄存器142设定为32，而将数据判别电路140内的OFF阈值寄存器222设定为200T，并且将状态寄存器180设定为“1”。

在这样设定各个寄存器的值之后，CPU390，开始任务T120作为循环任务(F1503)。

另外，在遥控接收电路300侧，在操作开始时，对计数电路120及数据判别电路140内的数据计数器143初始化(F1601)。

如果按下遥控器的按键，首先遥控信号的头部抵达遥控接收电路300。如果以边沿检测电路110检测头部的最初的上升边沿的时刻作为时刻0(F1602)，则在时刻0，计数电路120内的LLC121和LHC122重置(F1603)。此时，由于数据判别电路140内的D0标志145及D1标志一起为“0”(F1604，F1606)，不在移位寄存器250中存储数据，只由计数电路120继续计数(F1605)。

于是，在时刻6T，对遥控信号的头部的低区间计数的LLC121的输出值超过THL寄存器131的值。

此外，在时刻16T，检测上升边沿(F1614)，计数电路120内的LLC121计数16T而停止，LHC122计数开始(F1627)。

于是，在时刻19T，上述LHC122的输出值，超过头部检测电路130的THH寄存器132的设定值。此时，由于计数电路120内的LLC121的输出值在16T停止，超过THL寄存器131的设定值(F1616)。此时，在上述实施方式中，上述头部检测电路130，对数据判别电路140及头部中断生成电路160输出头部检测信号S130“1”，头部中断生成电路160发生操作，而在本实施方式3中，发生以下的操作。

就是说，从头部检测电路130，向数据判别电路140及开关311输出头部检测信号S130“1”，检测从头部检测信号S130的上升边沿的上述数据判别电路140，将数据等待标志设置为“1”，将上述数据计数器143重置，并且将D1标志144及D0标志145重置为“0”(F1617)。另外，来自上述头部检测电路130的头部检测信号S130“1”，传送到开关311，由于此时状态寄存器180设定为“1”(F1618)，上述头部检测电路130的上升，不传送到DH标志寄存器330，ON标志寄存器323保持“0”的原样，其结果是OFF计数器321不重置。

于是，在时刻24T，边沿检测电路110检测下降边沿(F1602)，计数电路120内的LLC121、LHC122一起重置(F1603)，其结果，由于上述LLC121及LHC122各自的值小于头部检测电路130的THL寄存器131及THH寄存器132的值(F1616)，输出头部检测信号S130  “0”(F1620)。于是，将OFF检测电路320内的OFF计数器321的值与OFF阈值寄存器222的值进行比较(F1621)。于是，此时，因为上述数据判别电路140内的数据等待标志141设定为“1”(F1622)，因此，可以设置数据判别电路140内的D1标志144及D0标志145。

于是，在时刻25T，边沿检测电路110检测上升边沿(F1614)，计数电路120内的LLC121计数1T而停止(F1628)。

在时刻25T+1，计数电路120内的LHC122的输出值等于“1”。此时，由于数据判别电路140内的数据等待标志141为“1”，并且计数电路120内的LHC122达到“1”(F1623)，将上述数据判别电路140内的D0标志145设置为“1”(F1624)。

之后，在时刻26T，边沿检测电路110检测下降边沿(F1602)，上述数据判别电路140，在D0标志145为“1”的情况下，由于得到边沿检测电路110发出的下降边沿的通知，在重置上述计数电路120内的LLC121、LHC122的同时(F1603)，将移位寄存器250移动一位，在移位寄存器250上添加“0”(F1605)。此时，数据计数器143，递增成为“1”(F1608)。此时，因为数据计数器143的值尚未到达指定的位数(F1609)，由计数电路120继续计数(F1615)。

于是，在时刻27T，边沿检测电路110检测上升边沿(F1614)，数据判别电路140内的D0标志145、D1标志144一起重置为“0”(F1628)。

于是，在时刻27T+1，与在上述时刻25T+1之时的操作一样，将上述D0标志145设置为“1”(F1624)。

在时刻29T，计数电路120内的LHC122计数2T，因为数据等待标志141为“1”，并且计数电路120内的LHC122达到“2T”(F1622、1623、1625)，将D0标志145设置为“0”，将D1标志144设置为“1”(F1628)。

在时刻30T，边沿检测电路110，检测下降边沿(F1602)。此时，计数电路120内的LLC121和LHC122重置(F1603)。于是，数据判别电路140，在D1标志144为“1”的情况下，由于得到边沿检测电路110发出的检测下降边沿的通知(F1606)，将移位寄存器250移动一位，在移位寄存器250上添加“1”(F1607)。此时，数据计数器143，递增成为“2”(F1608)。之后，因为数据计数器143的值尚未到达指定的位数(F1609)，由计数电路120继续计数(F1615)。

在时刻31T，如果边沿检测电路110检测上升边沿(F1614)，就将数据判别电路140内的D0标志145和D1标志144一起重置为“0”(F1628)。以下，同样，遥控信号的数据部的数据一位一位存储到移位寄存器250。

于是，重复上述操作，使数据判别电路140内的数据计数器143的输出值递增，到“31”的时刻当作时刻N，如果在时刻N+1T时边沿检测电路110检测上升边沿，并且在时刻N+2T时检测下降边沿的话(F1602)，在移位寄存器250上添加“0”(F1605)，数据判别电路140内的数据计数器143的输出值递增变成“32”(F1608)，该数据判别电路140内的数据计数器143的值和DL寄存器142的设定值变得相等(F1609)。此时，在将上述数据判别电路140内的数据等待标志141重置为“0”(F1610)的同时，从数据判别电路140向数据中断生成电路170输出数据接收结束信号S140“1”。此外，此时，因为状态寄存器180是“1”(F1611)，开关311选择来自数据判别电路140的数据接收结束信号S140和来自有效性判别电路210的数据有效信号S210的逻辑积一方。于是，之后，由述有效性判别电路210，判断存储于上述移位寄存器250内的数据是否有效(F1612)，如果判断数据有效，就输出数据有效信号S210“1”，而对DH标志寄存器330，输出作为数据接收结束信号S140“1”和数据有效信号S210“1”的逻辑积的OFF计数重置信号S311，由此DH标志寄存器330被设置为“1”，此外，因为上述OFF检测电路320检测DH标志寄存器330的上升边沿，该OFF检测电路320内的OFF计数器321被重置，将ON标志寄存器323设置为“1”(F1613)。

在一直到发生上述的F1613为止的期间，在CPU390侧，执行任务T120，每当执行顺序来到时就读出DH标志寄存器330的值(F1505)，由于该DH标志寄存器330的值是“0”(F1506)，就再进入循环的队列(F1504)。

于是，在上述F1613发生后，在CPU390侧，不久就由任务任务T120从DH标志寄存器330读出“1”(F1506)。于是，CPU390，读出移位寄存器250的值(F1507)，对于从该移位寄存器250读出的数据的正当性进行评估(F1508)，如果该数据无效就再进入循环的队列(F1504)，另一方面，如果该数据有效，就取得按下的按键的信息而开始对应的处理(F1509)。

于是，CPU390，将状态寄存器180设定为“0”(F1510)，在将DH标志寄存器330重置为“0”之后(F1511)，将任务T121作为循环的任务启动(F1512)，将正在执行的任务T120从循环任务中去掉。

于是，在时刻N+3T以后，由于数据判别电路140内的数据等待标志141设置为“0”，即使是计数电路120内的LHC122的输出值为1或2T，不重置上述数据判别电路140内的D0标志145和D1标志144，只有计数电路120继续计数。

于是，在连续按下遥控器的按键的场合，重复头部到达时刻192T。

在时刻192T，边沿检测电路110检测下降边沿(F1602)，对计数电路120内的LLC121和LHC122重置(F1603)。

在时刻198T，对重复头部的低区间进行计数的LLC121的输出值，超过头部检测电路130内的THL寄存器131。

此外，在时刻208T，检测上升边沿(F1614)，计数电路120内的LLC121计数16T而停止，LHC122开始计数(F1628)。

于是，在时刻211T，上述LHC122的输出值，超过头部检测电路130的THH寄存器132的设定值。此时，由于计数电路120内的LLC121的输出值是停止于16T，超过THL寄存器的设定值(F1616)。所以，头部检测电路130，向数据判别电路140及头部中断生成电路160输出头部检测信号S130“1”(F1617)。

此时，因为状态寄存器180设定为“0”(F1618)，开关311，选择头部检测电路130发出的头部检测信号S130，由此，向DH标志寄存器330输出OFF计数重置信号S311“1”，使DH标志寄存器330重置为“1”，并且，接受上述DH标志寄存器330的上升边沿，将数据判别电路140内的OFF计数器321重置(F1619)。

此时，在CPU390侧，任务T120从循环工作中去掉，执行任务T121。于是，一直到上述的F1619发生之前，上述DH标志寄存器330设定为“0”，并且由于数据判别电路140内的ON标志寄存器323设定为“1”(F1513～F1517)，在此期间，CPU390，每当执行顺序来到时就再进入循环的队列(F1513)不断重复。

于是，在上述F1619中，如前所述，因为DH标志寄存器330设定为“1”，不久CPU390就从DH标志寄存器330读出“1”(F1515)。

CPU390，将DH标志寄存器330设定为“0”(F1520)，进行与在上述的任务T120的F1507中读出的数据相应的处理(F1521)。

以后，在连续按下遥控键期间，重复头部以192T的间隔到达该遥控接收电路，此次，如前所述，DH标志寄存器330设置为“1”，将上述OFF检测电路320内的OFF计数器321重置为“0”(F1619)。

于是，CPU390，在任务T121的F1515中，每次从DH标志寄存器330中读出“1”，都将DH标志寄存器330设置为“0”(F1520)，进行与该连续按下的按键相应的处理(F1521)。

于是，如果果使用者释放遥控器按键，重复头部就不会到达，在遥控信号中会出现长的高区间。从最后的重复头部起200T后，OFF计数器321的输出值到达200T(F1621)，ON标志寄存器323被设置为“1”(F1623)。

不久，在CPU390侧，如果从DH标志寄存器330和ON标志寄存器323读出“0”(F1515、F1517)，CPU390，将状态寄存器180设定为“1”(F1518)，将任务T120作为循环的任务启动(F1519)，将现在正在执行的任务任务T120121从循环的任务中去掉。就是说，返回与最初390启动任务T120的时候相同的状态(F1503)。

所以，在使用者释放遥控键之后，该遥控接收电路300中有脉冲噪声进入，即使是上述边沿检测电路110通知检测到上升边沿及下降边沿，上述数据判别电路140内的OFF计数器321，只要未接收到头部检测，就不重置。所以，遥控器的按键的释放，按照对OFF阈值寄存器222设定的时间判定。

这样，根据本实施方式3的遥控接收系统，在由上述遥控接收电路300接收的遥控信号的数据部是由主数据部和使该主数据部的0和1反转的反转数据部构成的场合，因为从该遥控接收电路300中去掉中断生成电路而不向CPU390发送中断，并且在CPU390中不使设置中断端口，使之具有循环的任务，可以进一步减少在遥控接收功能中使用的CPU390的资源。

在本实施方式3的遥控接收系统中，在OFF检测电路320内设置有ON标志寄存器323和OFF计数器321，上述ON标志寄存器323的值，在上述OFF计数器321的值与为OFF阈值寄存器222设定的遥控键的释放检测所使用的阈值(此处为200T)一致时，重置为“ 0”，如果该ON标志寄存器323为“0”，就判断遥控键已释放，此外，与上述OFF阈值寄存器222的设定值比较的OFF计数器321，一直继续计数，因为上述DH标志寄存器330的值为“1”，即如果没有检知头部检测，就不重置，在接收到遥控信号的最后的重复头部之后的一定期间(存储为200T)继续计数之际，可以防止由于噪声产生边沿而重置计数，由此，可以避免由于噪声等引起的遥控键的释放的检测的延迟。

另外，在上述说明中，说明的是遥控接收电路300，在连续按下按键之际，接收由不带有如图22(a)所示的数据的头部组成的遥控信号的场合，但也可以是在该遥控接收电路300中接收的遥控信号带有在连续按下按键之际与图22(b)所示一样的波形连续反复的遥控信号。

下面利用图16及图17对在具有上述的构成的遥控接收电路300中接收从重复数据型的发送机发送的遥控信号的场合的处理的流程予以说明。图17(a)为示出在接收重复头部型的遥控信号的场合，在本实施方式3的CPU侧的处理的流程图，图17(b)为CPU的任务T123的处理的流程图，图(c)为CPU的任务T124的处理的流程图。

首先，因为直到时刻N+2T为止的操作与上述的顺序一样，就予以省略。

在时刻N+2T，在CPU390侧，如前所述，在读出上述有效性判别电路210判断为有效的数据(F1707)，进行与按下的遥控键相应的处理(F1709)。于是之后，在接收重复头部之际，如前所述将状态寄存器180的值设定为“0”，但此处不对状态寄存器180的值进行再设定，保持原样的“1”而启动任务T124(F111)。

在连续按下遥控器的按键的场合，在时刻192T，重复数据的头部到达。其后，经过与时刻0～N+2T同样的操作，将DH标志寄存器330设定为“1”(F1613)。因为在此上述的任务T124开始之后，一直到上述的F1613发生之前的期间，在CPU390侧，每当该任务T124的执行顺序来到时，从DH标志寄存器330中读出“0”(F1714)，从ON标志寄存器323读出“1”(F1716)，就再进入循环的队列(F11712)。于是，在上述F1613发生后，在CPU390侧，不久就从DH标志寄存器330读出“1”。于是，从移位寄存器250读出数据(F1718)，对于其正当性进行判断(F1719)。于是，如果数据无效，就清除DH标志寄存器330(F1723)，再进入循环的队列(F1712)，另一方面，如果该数据有效，就将上次取得的数据与此次取得的数据比较看看是否相同(F1720)。于是，假如这些数据一致，则判断是正在连续按下遥控键之中，就进行与该连续按下的按键相对应的处理(F1721)，如果数据不一致，则判断是新按下了另外的按键，就在进行与该新按下的按键相应的处理之后(F1722)，将DH标志寄存器330的值设定为“0”，再进入循环的队列(F1712)。

于是，如果使用者释放遥控器的按键，重复数据就不会到达，在遥控信号中会出现长的高区间。于是，从最后的重复数据起200T后，OFF计数器321的输出值到达200T(F1621)，ON标志寄存器323被设置为“0”(F1627)。

不久，在CPU390侧，如果由任务T124，从DH标志寄存器330和ON标志寄存器323读出“0”(F1714、F1716)，在CPU390侧，任务T123启动(F1717)，将现在正在执行中的任务T124排除到循环之外。就是说，返回与最初390启动任务T123的时候相同的状态(F1703)。

这样，本实施方式的遥控接收系统，也可与发送重复数据型的发射机相对应。并且，在这种接收重复数据的场合，在使用者释放遥控键之后，在该遥控接收电路300中，假如出现由于噪声等原因可以被识别为头部的波形及可以被识别为数据的波形，上述数据判别电路140内的OFF计数器321，只要未检测头部和有效数据，就不重置。所以，遥控器的按键的释放，按照对OFF阈值寄存器222设定的时间判定。

(实施方式4)

下面利用图18～图20对本实施方式4的遥控接收电路及遥控接收系统予以说明。

在本实施方式4中，对遥控信号的头部的检测精度进行改善。

首先，利用图18，对本实施方式4的遥控接收系统的构成予以说明。图18为示出本发明的实施方式4的遥控接收系统的构成的示图。

在图18中，本实施方式4的遥控接收系统由接收自发射机(图中未示出)发出的遥控信号的遥控接收电路400和将该遥控接收电路400的各种寄存器设定为任意值并在控制遥控接收电路400的同时对遥控信号进行译码的CPU490组成，上述遥控接收电路400的构成包括边沿检测电路110、计数电路420、头部检测电路430、数据判别电路140、移位寄存器150、头部中断生成电路160、数据中断生成电路170、状态寄存器180。于是，上述CPU490，具有接收发自遥控接收电路400的中断信号S111的一个中断端口491。

以下对上述遥控接收电路400的构成予以详述，上述计数电路420，在LLC121、LHC422之上加有一个噪声阈值寄存器(以下称其为“THN寄存器”)423，该THN寄存器423是由CPU490设定其值的寄存器。于是，上述计数电路420内的LHC422重置为“0”的条件，为数据等待标志141是否是“1”，在头部检测信号S430是“1”的话，在上述边沿检测电路110为检测上升边沿时，以及上述数据等待标志141和头部检测信号S430都等于“0”的话，上述LLC121的值和THN寄存器423的值相等

上述头部检测电路430，在THH寄存器132和THL寄存器131之上还有一个长低(“LongLow”)标志433(下面称其为“LLF”)。于是，上述LLF433，在LLC121的值和THL寄存器131的值相等时，设置为“1”，数据等待标志141为“1”，或是LLC121的输出值与THN寄存器423的值相等时，重置为“0”。另外，关于此外的构成，由于与上述实施方式1一样，此处就省略其说明。

下面利用图3、图19及图20对具有上述构成的遥控接收系统的操作予以说明。图19为在本实施方式4的遥控接收系统中，在接收遥控信号的头部的场合的遥控接收电路及CPU的时序图，图20为示出在本实施方式4中，在接收从重复头部型的发射机发射的遥控信号的场合的在CPU侧的处理的流程图。

首先，CPU490，在操作开始时，除了设定头部检测电路4130内的THL寄存器131和THH寄存器132、数据判别电路140内的DL寄存器142以及状态寄存器180的值之外，还设定上述计数电路420内的THN寄存器423的值(F301、F302)。

下面对上述各寄存器设定的值予以具体说明。与上述实施方式1一样，上述THL寄存器131设定为6T，上述THH寄存器132设定为3T，上述DL寄存器142设定为32T，而将状态寄存器180设定为“1”。

于是，在此处，比如，设定上述THN寄存器423为1T。就是说，可以设定为，在遥控信号的头部的长高(LongHigh)区间，出现对上述THN寄存器423设定的1T以下的低区间的场合，对该低区间作为噪声可以忽略。

于是，这样设定各个寄存器的值之后，CPU490，等待遥控接收电路400发送的数据中断。

另外，关于在遥控接收电路400侧的头部检测电路430以外的操作，因为与上述实施方式1相同，此处予以省略，在以下的操作说明中，只对在遥控信号的头部的波形中发生噪声的情况下的上述头部检测电路430的操作进行说明。

如果按下遥控器的按键，首先遥控信号的头部抵达遥控接收电路400。如果以边沿检测电路110检测头部的最初的上升边沿的时刻作为时刻0，则在时刻0，计数电路420内的LLC121重置(F2005)。

在时刻1T，数据等待标志141及头部检测信号S430共同为“0”(F2029)，并且因为上述计数电路420内的LLC121的输出值与THN寄存器423一致(F2030)，上述计数电路420内的LHC422的值被重置的同时，头部检测电路430内的LLF433被重置为“0”(F2031)。

于是，在时刻6T，计数电路420内的LLC121的输出值与上述头部检测电路430内的THL寄存器131的值相等(F2017)，此时，将上述头部检测电路430内的LLF433设置为“1”(F2018)。

于是，在时刻16T，上述边沿检测电路110检测上升边沿(F2015)，于是，在时刻17T，噪声引起的上升在边沿检测电路110中检测(F2002)。此时，由于数据等待标志141的值和头部检测信号S430都是“0”(F2003)，将上述计数电路420内的LLC121重置，LHC122计数开始(F2005)。不过，此时，不重置LHC422，保持该时的计数值“1T”。

于是，在时刻17.5T，由噪声引起的负脉冲结束，边沿检测电路110检测上升边沿(F2015)。由此，上述LLC121停止，上述LHC422开始计数(F2032)，在上述时刻17T中上述LHC422不重置，保持该时的计数值“1T”，所以从1T开始计数。

于是，在时刻19.5T，上述LHC422的输出值，等于上述头部检测电路430内的THH寄存器132(F2019)，在输出头部检测信号S430“1”的同时，将数据判别电路140内的数据等待标志141重置为“1”，将上述头部检测电路430内的LLF433重置为“0”(F2020)。

于是，在时刻24T，边沿检测电路110检测下降边沿(F2002)，计数LHC422的值重置(F2004)，因为THH寄存器132的值更小，头部检测信号S430上升(F2023)。以后的操作与实施方式1相同。

这样，根据本实施方式4，遥控接收电路400，如19所示，在接收包含CPU490中预先指定的期间内的噪声，此处为包含期间1T以下的噪声的遥控信号的场合，可以将该噪声判断为噪声而加以忽略，在检测遥控信号的头部之际，可以不容易受到噪声的影响。

另外，在上述使用的实施方式中，说明的是如下的示例：输入到遥控接收电路遥控信号，如图22(a)所示，遥控信号的头部，低区间为16T，高区间为8T，重复头部的低区间为16T，高区间为4T，并且，遥控信号的数据部为32位，数据部的LongLow和LongHigh的负载为1∶1，就对应“0”，为1∶3，就对应“1”，由此，设定该遥控接收电路的DL寄存器142为32，THH寄存器132为3T，THL寄存器131为6T，D1标志144，在LHC为2T的话，设置而存储于移位寄存器150作为“1”，而D0标志145，在LHC为2T的话，设置而存储于移位寄存器150中作为“0”，但是上述个寄存器的设定值及各标志的设置、复位(撤消)定时，不限于上述，可将与输入到该遥控接收系统的遥控信号相对应的值设定为各寄存器的值，并且在与上述遥控信号相对应的定时设定各个标志的复位与设置的定时并进行控制，那末无论接收任何遥控信号都可以与其对应处理。

本发明的遥控接收系统，对于减轻接受遥控器控制的设备的遥控接收系统的CPU的处理上的负担及资源的负担的遥控接收系统是有用的。

Claims (10)

1.一种遥控接收系统，其特征在于由接收具有头部以及与按下的遥控键相应的数据部的遥控信号的遥控接收电路；控制该遥控接收电路，在该遥控接收电路中对接收的遥控信号进行译码的CPU组成的此遥控接收系统中，

上述遥控接收电路的构成包括：

检测上述遥控信号的上升边沿和下降边沿的边沿检测电路；

计算从上述遥控信号的上升边沿到下降边沿的时间间隔、以及从下降边沿到上升边沿的时间间隔的计数电路；

从上述计数电路的计数结果检测上述遥控信号的头部的头部检测电路；

从上述计数电路的计数结果判别该遥控信号的数据部的0或1并将该判别结果存储于内置寄存器的数据判别电路；

利用上述头部检测电路，在检测上述遥控信号的头部时，对上述CPU输出通知检测上述遥控信号的头部的头部中断信号的头部中断生成电路；

利用上述头部检测电路，在检测上述遥控信号的头部之后，在将由上述CPU预先指示的位数的数据由上述数据判别电路存储于内置寄存器时，对上述CPU输出通知上述遥控信号的数据接收结束的数据中断信号的数据中断生成电路；以及

按照上述CPU的指示选择上述头部中断信号和上述数据中断信号中的任何一个的开关；

上述CPU具有一个中断端口，经该中断端口，接收来自上述遥控接收电路的上述开关的中断信号，相应于接收的该中断信号对上述遥控接收电路进行控制，如在一定时间内没有接收到从上述开关发出的上述中断信号的话，判断上述遥控键被释放。

2.如权利要求1所述的遥控接收系统，其特征在于上述CPU，在该遥控接收系统操作开始时，以及在检知上述遥控键释放时，对上述开关指示选择上述中断信号。

3.如权利要求1所述的遥控接收系统，其特征在于上述遥控接收电路，在具有上述头部以及上述数据部的上述遥控信号之后，在接收只由不包含上述数据部的重复头部组成的遥控信号时，

在该遥控接收系统操作开始时，上述CPU对上述开关指示选择上述中断信号，在从上述遥控接收电路经上述中断端口接收上述数据中断信号之后，指示选择上述头部中断信号，在检知上述遥控键释放时，再度指示选择上述数据中断信号。

4.如权利要求1所述的遥控接收系统，其特征在于上述数据判别电路将由上述CPU预先指示的位数的量的数据存储于上述内置寄存器之后，在上述头部检测电路中，一直到检测下一个头部为止对存储于该内置寄存器中的数据不进行更新。

5.如权利要求1记载的遥控接收系统，其特征为在根据上述CPU预先指示的位数量的数据被存储到上述内置寄存器之前，上述数据判别电路接收下一个头部时，上述头部检测电路使该头部的检测优先。

6.如权利要求1所述的遥控接收系统，其特征在于在上述遥控信号的数据部的构成包括主数据部和使该主数据部的0和1反转的反转数据部的场合，

上述遥控接收电路，具备将存储于上述内置寄存器中的数据的主数据部和上述反转数据部进行比较，如果所有位都不一致，就判断上述数据有效，除此之外就判断上述数据无效的有效性判别电路；

上述数据中断生成电路，在利用上述头部检测电路检测上述遥控信号的头部之后，在将由上述CPU预先指示的位数的量的数据由上述数据判别电路存储于上述内置寄存器并且利用上述有效性判别电路判断存储于该内置寄存器中的数据有效时，输出上述数据中断信号。

7.如权利要求1所述的遥控接收系统，其特征在于上述遥控接收电路的构成包括，根据上述计数电路的计数结果，在检测由上述CPU指示的逻辑电平比该CPU预先指示的期间持续的时间更长时，设置OFF标志的OFF检测电路，

上述CPU在设置上述OFF标志之际，判断上述遥控的键释放。

8.如权利要求1所述的遥控接收系统，其特征在于在上述遥控信号的头部，由维持某一逻辑电平一定时间的波形和维持与其相反的逻辑电平一定时间的波形组成的场合，

在上述遥控接收电路接收上述遥控信号的头部中，上述计数电路检测由上述CPU预先指示的期间内的逻辑电平的变化时，该计数电路，将上述期间内的逻辑电平的变化忽略作为噪声，从逻辑电平变化前的计数值开始计数。

9.如权利要求5所述的遥控接收系统，其特征在于上述遥控接收电路的构成包括：

在直到由上述CPU预先指示的期间一直继续计数，在上述头部检测电路中是否检测上述遥控信号的上述头部和将由上述CPU预先指示的位数的数据通过上述数据判别电路存储于上述内置寄存器并且存储于该内置寄存器中的上述数据是否由上述有效性判别电路判断为有效的两个条件之中，在由上述CPU预先指示的情况满足时重置的OFF计数器和

在重置上述OFF计数器时设置ON标志，在由上述CPU预先指示的期间和上述OFF计数器的计数值不相等时将该ON标志撤销的OFF检测电路；

上述CPU在上述ON标志撤销之际，判断上述遥控键释放。

10.一种遥控接收系统，其特征在于在由接收具有头部及与按下的遥控键相应的数据部的遥控信号的遥控接收电路和控制该遥控接收电路，在该遥控接收电路中将接收的遥控信号译码的CPU组成的遥控接收系统中，

在上述遥控信号的数据部由主数据部和使该主数据部的0和1反转的反转数据部组成的场合，

上述遥控接收电路的构成包括：

检测上述遥控信号的上升边沿和下降边沿的边沿检测电路；

计算从上述遥控信号的上升边沿到下降边沿的时间间隔、以及从下降边沿到上升边沿的时间间隔的计数电路；

从上述计数电路的计数结果检测上述遥控信号的头部的头部检测电路；

从上述计数电路的计数结果判别该遥控信号的数据部的0或1并将该判别结果存储于内置寄存器的数据判别电路；

将存储于上述内置寄存器中的数据的主数据部和上述反转数据部进行比较，如果所有位都不一致，就判断上述数据有效，除此之外就判断上述数据无效的有效性判别电路；

在直到由上述CPU预先指示的期间一直继续计数，在上述头部检测电路中是否检测上述遥控信号的上述头部和将由上述CPU预先指示的位数的数据通过上述数据判别电路存储于上述内置寄存器并且存储于该内置寄存器中的上述数据是否由上述有效性判别电路判断为有效的两个条件之中，在由上述CPU预先指示的情况满足时重置的OFF计数器和

在重置上述OFF计数器时设置ON标志，在由上述CPU预先指示的期间和上述OFF计数器的计数值不相等时将该ON标志撤销的OFF检测电路；以及

在上述OFF计数器重置时设置、由上述CPU重置的数据头部标志；

上述CPU，在一定的时间将上述数据头部标志值和上述ON标志的值各自读出，并相应于该读出的值控制上述遥控接收电路。

Images