CN1472932A - 单晶片乙太网络交换器及其雏菊环测试法 - Google Patents
单晶片乙太网络交换器及其雏菊环测试法 Download PDFInfo
- Publication number
- CN1472932A CN1472932A CNA021270902A CN02127090A CN1472932A CN 1472932 A CN1472932 A CN 1472932A CN A021270902 A CNA021270902 A CN A021270902A CN 02127090 A CN02127090 A CN 02127090A CN 1472932 A CN1472932 A CN 1472932A
- Authority
- CN
- China
- Prior art keywords
- port
- interchanger
- address
- test
- ports
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
一种单晶片乙太网络交换器及其雏菊环测试法，该交换器包括：一实体层，具复数个端口；一地址表，供写入及读出关于操作该复数个端口的资讯；一功能手段，以切换该交换器至一雏菊环测试模式；及一地址解析控制逻辑，含有一测试引擎；该雏菊环测试法的主要步骤为：将该复数个端口的每一端口连接一被动式回路回接装置；从该复数个端口中选择一起始传送端口及一终止接收端口；给予该起始传送端口一测试封包；及进行一封包来源地址学习程序，以将该测试封包辗转地从该起始传送端口向该终止接收端口传递；根据本发明，对于晶片制造商而言，其晶片测试的时间及成本皆大幅降低，而且只需要数字测试器。
Description
技术领域
本发明涉及乙太网络(Ethernet)交换器(Switch)，尤其是一种单晶片乙太网络交换器及其雏菊环测试法。
背景技术
将乙太网络交换器控制器(controller)、存储器及乙太网络实体层(physical layer entity；PHY)整合在单晶片上是一种趋势。然而，乙太网络实体层是模拟电路，而其余两部份是数字电路，为此，三合一乙太网络交换器晶片进行测试时将变得复杂且昂贵。习知的测试方法是将模拟电路及数字电路分别进行测试，如此，使得测试过程冗长，并且模拟测试器(tester)要昂贵的多，测试成本因而相当的高。对于整合后的乙太网络交换器晶片进行测试的习知方法与过去所使用的模拟及数字测试方法并无不同，很难有大幅的改善。
因此，一种可以简化测试的乙太网络交换器晶片乃被提出，而且新的且更有效率的测试方法亦被揭示。
发明内容
本发明的目的之一，是提供一种整合实体层的乙太网络交换器晶片，其包括一雏菊环测试模式，受一模式选择信号切换而处于该雏菊环测试模式下，该晶片的多个端口(port)各自被连接一被动式回路回接(passive loop-back)装置，并决定一起始传送端口及一终止接收端口在该晶片中的地址解析控制逻辑(address resolution control logic)运作一具有雏菊环测试功能的来源地址学习引擎(source address learning engine)之下，一外部输入或内部产生的测试封包(packet)被辗转地从该起始传送端口向该终止接收端口传递，籍以测试该晶片。在一实施例中，该晶片包括一暂存器(register)储存产生测试封包的资讯，使在该晶片内部产生测试封包。
本发明的目的之一，亦在提供一种为乙太网络交换器晶片进行测试的雏菊环测试法，其包括初始写入地址表(address table)及封包来源地址学习程序(source address learning process)，在具有雏菊环测试功能的来源地址学习引擎的运作下，导引一测试封包辗转地从一起始传送端口向一终止接收端口传递，经由检验该终止接收端口最终收取的封包而决定该测试结果。该测试封包从受测晶片的外部输入或内部产生，若为后者，则还包括从该受测晶片中的暂存器取出预先储存的资讯以产生该测试封包。
为达成上述目的，本发明的一种单晶片乙太网络交换器，包括：一实体层，含有复数个端口；一地址表，供写入及读出关于操作该复数个端口的资讯；一功能手段，以切换该交换器至一雏菊环测试模式；及一地址解析控制逻辑，含有一测试引擎，于该雏菊环测试模式下执行一封包来源地址学习程序，以将一测试封包辗转地传递经过该复数个端口。
本发明还提出一种雏菊环测试法，供测试一整合实体层的单晶片乙太网络交换器，该实体层含有复数个端口，该交换器含有一地址表供写入及读出关于操作该复数个端口的资讯，该测试法包括下列步骤：将该复数个端口的每一端口连接一被动式回路回接装置；从该复数个端口中选择一起始传送端口及一终止接收端口；给予该起始传送端口一测试封包；及进行一封包来源地址学习程序，以将该测试封包辗转地从该起始传送端口向该终止接收端口传递。终止接收端口传递。
根据本发明，对于晶片制造商而言，其晶片测试的时间及成本皆大幅降低，而且只需要数字测试器。
附图说明
图1：根据本发明的单晶片乙太网络交换器的简化功能方块图；
图2：根据本发明的另一交换器晶片实施例的简化功能方块图；
图3：根据本发明的单晶片乙太网络交换器的内部组成电路；
图4：乙太网络交换器内部的地址表的资讯格式；
图5：交换器中的地址解析控制逻辑的目的地址搜寻结果；
图6：习知技艺中学习程序前初始化的地址表；
图7：习知的学习程序安排；
图8：图7中的学习结果地址表；
图9：将图7的学习程序安排中的测试设备改用被动式回路回接装置取代；
图10：图9中的学习结果地址表；
图11：根据本发明的雏菊环测试法，初始化设定的雏菊环测试地址表；
图12：根据本发明的学习程序安排；
图13：图12中的一个端口的学习结果地址表；
图14：图12中的另一个端口的学习结果地址表；
图15：图12中的终止端口的前一个端口的学习结果地址表；
图16：根据本发明的广播测试的学习程序安排。
具体实施方式网络交换器晶片10包括一数字部份12及一乙太网络实体层14，该交换器晶片10含有多个端口，该实体层14含有每一端口的收发器(transiver)的模拟电路。该晶片10还包括一模式开关11，受一外部输入的模式选择信号Modeselect而在正常模式(normal mode)与测试模式(test mode)之间切换。在测试模式下，从该晶片10的所有端口中选取一个为起始传送端口STP以及另一个为终止接收端口SRP，一起始封包(start packet)从起始传送端口STP馈入，经过在各个端口之间一连串的传递，而在终止接收端口SRP获得一终止封包(stop packet)。在此传递封包的过程中，每一端口从其发送器(transmitter)送出测试封包，经过外界而从其自身的接收器(receiver)接收该测试封包再传送给下一端口，如此递延直到终止接收端口SRP为止，并在此从终止封包判断该晶片10是否为良品。为测试所需，此晶片10只须增加额外的一支接脚(pin)，以供输入模式选择信号Mode select切换至测试模式，至于测试过程中使用的其他接脚乃是各个端口既有的接脚。与习知技艺相较下，为了分别测试数字电路与模拟电路所增加的测试接脚全部被免除了。
图2是根据本发明的另一晶片实施例的简化功能方块图，交换器晶片10’包括一数字部份12’及一乙太网络实体层14，同样地，晶片10’亦包含多个端口及一模式开关11，且在测试模式下，亦从所有端口中选取一个为起始传送端口STP以及另一个为终止接收端口SRP，此外，晶片10’还包括一封包产生机制13，藉以产生一起始封包提供给起始传送端口STP，同样地，经过在各个端口之间一连串的传递，在终止接收端口SRP获得一终止封包，然而，晶片10’还包括一验证单元15，前述封包产生机制13同时将起始封包传送给验证单元15，在此与终止封包比较，以判断晶片10’测试的结果是否正确。
在上述两个实施例中，模式开关11、封包产生机制13及验证单元15可以硬件或软件实现。而模式选择信号Mode select可以从单独的控制脚位或与其他信号共用的脚位输入。
晶片10/10’的更详细内部组成如图3所示，如同习知的整合式单晶片乙太网络交换器，在数字部份12/12’包括一地址表16、一地址解析控制逻辑18、多个收发端口的媒体存取控制及直接记忆存取(Medium AccessControl-Direct Memory Access；MAC-DMA)20、22至24、一封包缓冲器控制器(packet buffer controller)26、一封包缓种器库(packetbuffer pool)28、一封包存取协调引擎(packet access arbitrationengine)30、一CPU/EEPROM介面控制器(interface controller)32及暂存器34，而模拟部份14则包多个收发端口的实体层36、38至40分别对应各自的MAC-DMA 20、22至24。晶片10/10’与外界的信号连接包括CPU/EEPROM介面控制器32连接至晶片接合垫(bonding pad)的读写信号WR/RD、资料输出信号Data_out及资料输入信号Data_in，以及实体层14中每一端口36、38至40的发送器及接收器与晶片接合垫之间的封包信号。在图示的晶片10/10’中，因为维菊环测试而与习知技艺具有明显差异的部份包括地址解析控制逻辑18、暂存器34、起始封包信号42(TXEN(0)及TXD(0)[3：0])与终止封包信号44(RXDV(N-1)及RXD(N1)[3：0])。地址解析控制逻辑18包括封包目的地址(destination address)搜寻(look up)及来源地址学习引擎，其具有雏菊环测试功能，使在测试模式下运作雏菊环测试。暂存器34更储存有测试封包所需的资讯，包括起始端口、终止端口、雏菊环测试控制、欲自我测试的封包长度、自我测试的封包数量、封包态样(Pattern)、一般及中止封包。图中地址解析控制逻辑18与各MAC-DMA之间的信号PORT_learn表示封包进入端口，应被以来源地址学习，而信号PORT_destinated表示封包应被送出的端口，其包括三种情况，即广播(broadcast)至进入端口以外的所有端口、过滤(filter)属于与进入端口相同目的端口的端口及单送(unicast)至搜寻结果端口。
图4显示一个地址表的资讯格式(information format)。一个地址表46由许多记录(entry)组成，这些记录并被依序编号。每一个记录的内容包括MAC地址、相关端口(correspond port)、时效计时器(aging timer)及正确指示(valid indicate)。地址表的内容供地址解析控制逻辑18参考所用，在一般情况下，地址解析控制逻辑18从地址表利用目的地址搜寻的功能查开封包的目的端口。图5是目的地址搜寻的结果，其包括三种情况，即广播、过滤及单送(unicast)至记录相关端口，表48中的第一及第二栏分别表示在不同情况下封包目的地址与命中记录(hitting entry)MAC地址的比较及封包进入端口(incoming port)与命中记录相关端口的比较的条件。
在测试乙太网络交换器的过程中，包括利用地址解析控制逻辑18运作其来源地址学习引擎进行一来源地址学习程序，以测试交换器的功能。为便于了解本发明的原理及测试过程，先说明一般的地址解析控制运作，其首先初始化地址表46，即清除地址表46或将“0”写入地址表46的所有记录中，成为如图6所示的地址表50内容。在接着的步骤中，当收到封包时，封包的来源地址被学习，端口的资讯被相关至进入端口。图7显示习知的学习程序安排，其将交换器52的每一端口54、56、58至60皆连接测试设备，如图中所示，端口56及58分别连接测试设备62及64。在学习程序中：
端口56的封包：目的地址00 00 00 00 00 02，
来源地址00 00 00 00 00 01；
端口58的封包：目的地址00 00 00 00 00 01，
来源地址00 00 00 00 00 02。
学习结果如图8的地址表66所示，此时目的地址搜寻的结果：
端口56的封包：目的地址00 00 00 00 00 02，
来源地址00 00 00 00 00 01，
导向第一端口。
从图7，习知的晶片不提供数字接脚以进行测试，但是需要昂贵且复杂的测试设备，并且晶片内的暂存器不具备任何测试封包的资讯。
如果将图7的安排改用被动式回路回接装置，如图9所示，端口56及58分别连接一被动式回路回接装置68及70。在端口56产生一串地址递增的封包流如下：
第一封包：目的地址00 00 00 00 00 02，
来源地址00 00 00 00 00 01；
第二封包：目的地址00 00 00 00 00 03，
来源地址00 00 00 00 00 02；
第三封包：目的地址00 00 00 00 00 04，
来源地址00 00 00 00 00 03；
......；依此类推。
由于地址表的起始值被清除为0，如表50所示，使得从被动式回路回接装置68回送的封包无法找到目的端口，因此全部被广播到其他的端口去，由回路回接装置68回送的封包流被学习的结果如图10的表72所示，然而由其他端口传出再经过所对应的路口接装置回送的封包经搜寻地址表72的结果，又会将封包流自端口56传出再经回路回接装置68回送，而这些自其他端口送回的封包流的来源地址又被重新学习，使得地址表的动态改变完全无法预测，而这些传出去其他端口的封包流又不断传回自己的端口，将使系统完全崩溃。
一般而言，乙太网络交换器必须验证主要项目包括：
(1)全线速度：即变换端口可同时转送148810封包/秒对100M及14880封包/秒对10M。
(2)封包型态：包括单送、广播、过滤及中止(pause)封包。中止封包的目的地址特定为01 80 c2 00 00 01。每一端口接收到中止封包，该端口应停止发送封包，直到计时槽(timer slot)到期。
(3)端口双工(duplex)：包括全双工及半双工。
这些项目皆可利用本发明的雏菊环测试法来测试。
在本发明的地址解析控制运作中，包括初始化设定雏菊环测试地址表，亦即写入欲测试的MAC地址及起始端口编号加1至所有记录(或地址)中，以及当收到封包时，封包的来源地址被学习，端口的资讯被写为原来的记录端口编号加1，但是当端口编号为终止端口时，则不修改。质言之，首先清除地址表及设定起始端口为第0端口，成为如图11所示的地址表74内容。学习程序安排如图12所示，交换器76包括端口78、80、82至84，分别连接被动式回路回接装置68、70至86。在端口78产生地址递增封包流如下：
第一封包：目的地址00 00 00 00 00 02，
来源地址00 00 00 00 00 01；
第二封包：目的地址00 00 00 00 00 03，
来源地址00 00 00 00 00 02；
第三封包：目的地址00 00 00 00 00 04，
来源地址00 00 00 00 00 03；
第四封包：目的地址00 00 00 00 00 05，
来源地址00 00 00 00 00 04；
第五封包：目的地址00 00 00 00 00 06，
来源地址00 00 00 00 00 05；
......；依此类推。
在封包流经过端口68绕回的学习结果如图13的地址表88所示，所有的封包会转送至下一端口80传出，再经被动式回路回接装置70绕回端口80，目的地址搜寻地址表88的结果是转送至下一端口82，而绕回端口80的学习结果如图14的地址表90所示。从端口82送出再绕回后，目的地址搜寻地址表90的结果转送至下一端口，依此类推，直到端口84的前一端口，经绕回的学习结果如图15的地址表92所示。然后在端口84送出及绕回后，因为端口84为终止端口，故来源端口学习不再加1，目的地址搜寻结果不再送至下一端口，而全部被过滤。从终止端口检验最终的测试封包即获得测试结果。本发明的晶片为了雏菊环测试提供数字接脚，如果不欲增加数字接脚，则在晶片内提供计数器(counter)，以收集封包的循环冗余码检查(CRC)及遗失的数量。
对于广播封包而言，前述的测试观念仍然适用，但是需要略为修改测试安排，如图16所示，只能选择端口78、80、82、......、84其中之一连接被动式回路回接装置68，其余各端口则不接。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明之精神和范围内，当可做些许更动与润饰，因此本发明之保护范围当视权利要求书范围所界定者为准。
Claims (14)
1.一种单晶片乙太网络交换器，其特征是：包括：
一实体层，含有复数个端口；
一地址表，供写入及读出关于操作该复数个端口的资讯；
一功能手段，以切换该交换器至一雏菊环测试模式；及
一地址解析控制逻辑，含有一测试引擎，于该雏菊环测试模式下执行一封包来源地址学习程序，以将一测试封包辗转地传递经过该复数个端口。
2.如权利要求1所述的交换器，其特征是：还包括一输入装置，以输入该测试封包。
3.如权利要求1所述的交换器，其特征是：还包括一封包产生器，以在该交换器中产生该测试封包。
4.如权利要求3所述的交换器，其特征是：还包括一储存装置，以储存该测试封包的资讯。
5.如权利要求1所述的交换器，其特征是：还包括一验证装置，以验证该测试封包变化。
6.如权利要求1所述的交换器，其特征是：还包括一输出装置，以输出该测试封包变化至该交换器外。
7.如权利要求1所述的交换器，其特征是：该测试引擎还包括一写入装置，于该雏菊环测试模式下写入一组初始地址至该地址表中。
8.如权利要求1所述的交换器，其特征是：该封包来源地址学习程序包括将封包目的地址定为下一端口。
9.一种雏菊环测试法，供测试一整合实体层的单晶片乙太网络交换器，该实体层含有复数个端口，该交换器含有一地址表供写入及读出关于操作该复数个端口的资讯，其特征是：该测试法包括下列步骤：
将该复数个端口的每一端口连接一被动式回路回接装置；
从该复数个端口中选择一起始传送端口及一终止接收端口；
给予该起始传送端口一测试封包；及
进行一封包来源地址学习程序，以将该测试封包辗转地从该起始传送端口向该终止接收端口传递。
10.如权利要求9所述的测试方法，其特征是：还包括输入该测试封包至该交换器中。
11.如权利要求9所述的测试方法，其特征是：还包括在该交换器中产生该测试封包。
12.如权利要求9所述的测试方法，其特征是：还包括在该终止接收端口后验证该测试封包变化。
13.如权利要求12所述的测试方法，其特征是：还包括输出该测试封包变化至该交换器外。
14.如权利要求9所述的测试方法，其特征是：该学习程序包括将一接收封包的目的地址定为下一端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02127090 CN1237759C (zh) | 2002-07-29 | 2002-07-29 | 单晶片以太网络交换器及其雏菊环测试法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02127090 CN1237759C (zh) | 2002-07-29 | 2002-07-29 | 单晶片以太网络交换器及其雏菊环测试法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1472932A true CN1472932A (zh) | 2004-02-04 |
| CN1237759C CN1237759C (zh) | 2006-01-18 |
Family
ID=34143465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02127090 Expired - Fee Related CN1237759C (zh) | 2002-07-29 | 2002-07-29 | 单晶片以太网络交换器及其雏菊环测试法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1237759C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136806B (zh) * | 2007-07-04 | 2010-08-04 | 中兴通讯股份有限公司 | 基于标签vlan的交换芯片端口检测方法和装置 |
| US8829940B2 (en) | 2008-09-26 | 2014-09-09 | Nxp, B.V. | Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device |
| CN111669255A (zh) * | 2020-07-09 | 2020-09-15 | 深圳市信锐网科技术有限公司 | 通信设备网口的环回测试方法、装置、电路、设备及介质 |
-
2002
- 2002-07-29 CN CN 02127090 patent/CN1237759C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136806B (zh) * | 2007-07-04 | 2010-08-04 | 中兴通讯股份有限公司 | 基于标签vlan的交换芯片端口检测方法和装置 |
| US8829940B2 (en) | 2008-09-26 | 2014-09-09 | Nxp, B.V. | Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device |
| CN111669255A (zh) * | 2020-07-09 | 2020-09-15 | 深圳市信锐网科技术有限公司 | 通信设备网口的环回测试方法、装置、电路、设备及介质 |
| CN111669255B (zh) * | 2020-07-09 | 2023-05-12 | 深圳市信锐网科技术有限公司 | 通信设备网口的环回测试方法、装置、电路、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1237759C (zh) | 2006-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081523A (en) | Arrangement for transmitting packet data segments from a media access controller across multiple physical links | |
| CN101296131B (zh) | 一种交换机连通性测试方法、装置及系统 | |
| CA1246176A (en) | Method for initializing a token-passing local-area network | |
| CN101197649B (zh) | 外部设备互联高速总线接口与交换机端口测试方法及系统 | |
| CN106776436A (zh) | 一种适用于多点互联的高速串行总线结构及其通信方法 | |
| CN1148667C (zh) | 数据包预处理方法及其中的总线接口和数据处理单元 | |
| CN1177442C (zh) | 以太网适配设备 | |
| CN101060457A (zh) | 基于光纤的高速串行工业实时通信总线系统及其控制方法 | |
| CN1239605A (zh) | 用于检测网络上碰撞的方法和装置 | |
| CN106788566B (zh) | 基于以太网物理层芯片速率连续可变的收发器及传输方法 | |
| CN105634896A (zh) | 一种单主机多环most网络通信系统 | |
| CN1127235C (zh) | 使用在集成电路中的存储器的总线接口及方法 | |
| CN1905558A (zh) | 单一化以太网交换板及数据交换方法 | |
| CN1237759C (zh) | 单晶片以太网络交换器及其雏菊环测试法 | |
| CN111510363A (zh) | 基于modbus协议的从站转换装置及其控制方法 | |
| CN113051204A (zh) | 串行背板总线通信方法及系统 | |
| CN101304362A (zh) | 重传缓冲装置及传输数据的方法 | |
| US8565261B1 (en) | Media and speed independent interface | |
| TW569572B (en) | Chip of multi-port Ethernet network switch and daisy chain test method thereof | |
| CN1196067C (zh) | 与电缆长度无关地可靠执行总线复位的电路和方法 | |
| US7599391B1 (en) | Media and speed independent interface | |
| CN2684471Y (zh) | 内嵌误码测试功能的光端机 | |
| CN106571903A (zh) | 一种芯片间的通信方法及系统 | |
| CN1317867C (zh) | 接口电路 | |
| CN1398123A (zh) | 一种用于宽带交换设备功能测试的系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060118 Termination date: 20190729 |