CN1466817A - 消除电荷泵噪声的输出缓冲器 - Google Patents

消除电荷泵噪声的输出缓冲器 Download PDF

Info

Publication number
CN1466817A
CN1466817A CNA018165060A CN01816506A CN1466817A CN 1466817 A CN1466817 A CN 1466817A CN A018165060 A CNA018165060 A CN A018165060A CN 01816506 A CN01816506 A CN 01816506A CN 1466817 A CN1466817 A CN 1466817A
Authority
CN
China
Prior art keywords
pair
capacitor
low
signal source
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018165060A
Other languages
English (en)
Other versions
CN1227813C (zh
Inventor
T
T·马洛尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1466817A publication Critical patent/CN1466817A/zh
Application granted granted Critical
Publication of CN1227813C publication Critical patent/CN1227813C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

提供一种具有连接到多个输出焊盘之一的输出缓冲器的电路。电源连接到多个输出焊盘之一。第一对电容器连接到电源。第二对电容器连接到第一对电容器和电源。第一对信号源连接到第一对电容器。第二对信号源连接到第二对电容器。第一对信号源和第二对信号源控制第一对电容器和第二对电容器向电源的放电和由电源的充电，以便消除由电流和电压转换瞬态产生的噪声。而且，提供一种方法，用于向输出缓冲器发送数据的，确定下一周期要被计时的数据，和控制电荷泵电路以补偿来自高到低和低到高之一的电压瞬变。该方法还提供由在输出上的电压瞬变产生的噪声在发生之前由电荷泵电路消除。

Description

消除电荷泵噪声的输出缓冲器
发明的领域
本发明涉及减少集成电路(IC)中的输入/输出(I/O)噪声，特别涉及进行电荷泵同步噪声消除方法和设备。
发明的背景
传统数字CMOS(补偿金属氧化物半导体)或GTL(冈宁收发机逻辑)I/O缓冲器由通过产生实质电流增量/时间增量(di/dt))瞬变的转换产生相当大的电源噪声。封装电感在公共电压(Vcc)和源电压(Vss)线上产生公共模式噪声。同时，从Vcc到Vss的有限量的低通滤波器电容通过影响噪声裕度而在芯片上电源上产生差分模式噪声。工艺尺度和总线速度增加导致以下情形：其中在每个I/O片上的大量硅区域用于通常需要减少噪声的无源去耦电容器。用于去耦电容器的附加区域占据了分配面积的一半或更多。
图1示出了其输出耦合到在两端终止的50欧姆总线的基本GTL电路100。还示出了芯片上去耦电容器110、封装电感120和122、以及I/O焊盘130。输出电路可以是其它类型的电路，如CMOS(补偿金属氧化物半导体)，但是为了简化本例而选择GTL。
当输出从高向低或从低向高转换时产生噪声。图2表示当输出从高向低瞬变时来自外部电源的电流210采取的路径。因为di/dt而使电流预填在电感122中并到外部Vss，产生到外部Vss的电压降以及在芯片上Vcc向Vss电压的下降。在最坏的情况下，当GTL总线的所有输出一次转换时将产生噪声。
减少输出噪声的另一方法如下。对于传输的每个数据位，一个可以传输冗余补偿位。这样，使输出电路面积、功率和外部接点的数量加倍。其它方法如编码可确保不会发生大量I/O从1到0或从0到1转换的极端情况。
附图的简要说明
图1表示基本冈宁(Gunning)收发机逻辑(GTL)电路。
图2表示具有从高到低瞬变的图1的GTL电路。
图3表示图2中所示的GTL电路的平衡电流。
图4表示具有用于从低到高瞬变的平衡电流的GTL电路。
图5表示用于给电源施加平衡电流的转换电容器电路。
图6表示具有用于GTL输出的电荷泵噪声消除的本发明的实施例。
图7是表示用于消除噪声的电荷泵的可度量能力的实施例的方框图。
图8表示在具有多个芯片和输入/输出总线的系统中实施的本发明的实施例。
图9表示将电荷泵定时到预期瞬变的实施例的流程图。
详细描述
本发明一般涉及通过采用有源电荷泵电路用于减少噪声的方法和设备。参照附图，现在将介绍本发明的示意实施例。提供示意实施例以表示本发明并且不应该限制本发明的范围。
在本发明的一个实施例中，有源电荷泵电路与输出缓冲器中的公知噪声产生事件同步，如从高状态向低状态的转换，以便消除输出噪声。由于电荷泵电容器经受比无源去耦电容器更大的电压摆动，因此采用电荷泵电容器在消除输出噪声上比去耦电容器更有效，并且使用更少的芯片面积(约该面积的三分之一)。图3表示在图2中所示的电路中的平衡电流i/2 320流动方向，用于从高向低电压转变。如果可以施加在i 210的相反方向流动的平衡电流i/2，则可以消除掉产生(由于di/dt)从高向低转变的Vss到Vcc上的芯片上差分噪声。平衡电流i/2 320(di/dt)在Vcc上产生相等并且相反量的公共噪声，由此重分布公共模式噪声，同时完全消除了差分模式噪声。为了便于讨论，认为Vcc和Vss电感相等，因此i/2 320而不是电感重量值适合平衡。
为了完整性，图4示出了施加于图2中所示的电路的低向高电压瞬变特性和平衡电流420。应该注意到，虽然离理想较远，去耦电容器110实现了与输出瞬变相反的希望电流的一部分。流过去耦电容器110的电流Ic由以下等式表示：
Ic＝CdVc/dt。
来自无源去耦电容器的电流只以在芯片电源上的差分电压降为代价而流动。因此，去耦电容器不能消除差分噪声，只是利用用于去藕电容器的越来越大的面积来减少噪声。无源去耦电容器本来就效率低，因为任何有利电流必须与电容器板两端的电压降相关。电压降对应Vcc和Vss之间的不希望的芯片上差分电压降。
很多目前的芯片集设计，包括下一代I/O(NGIO)，在I/O电源上采用大量去耦电容器。通常，每个芯片上I/O槽的大面积用于去耦电容器(通常每输出200-400pf)。因此，相当大的面积用于电源滤波。
图5示出了采用转换电容器产生用于平衡由输出转变产生的噪声所需要的同步电流的实施例。在给定I/O时间瞬变平衡电流。当开关510从左向右移动并且开关520从右向左移动时，产生对应高-低转变的放电模式和从Vss到Vcc的i/2。这个移动串联连接电容器530和540。通过开关510从右向左移动和开关520从左向右移动，在电容器上产生从Vcc到Vss的补偿再充电事件，因此将电容器530和540并联连接到电源Vcc550。
当电容器530的电容等于电容器540的电容时，电荷泵循环允许电容器两端的电压在Vcc/2和Vcc之间摆动。由于这个大电压摆动，对于给定尺寸的电容器来说得到的di/dt瞬变十分大。由于因大电容电压摆动造成的大电流瞬变的优点，可以消除比采用无源去耦电容器时更小的面积中的输出噪声，以便滤出噪声。每个输出焊盘被看作是分离单元。因此，由每个焊盘产生的噪声利用用于每个焊盘的分开电路而被消除。因此，本领域技术人员很容易看到本实施例可相当大地消除输出噪声。
为采用具有电荷泵电路的本发明实施例消除输出噪声，将局部电路设置到关于要产生的预期电源噪声。因此，电荷泵电路同步以消除噪声。当通过芯片的输出缓冲器传输数据位时，数据位通常被传输到流水线并通过几个锁存器和缓冲器。结果是，用于给定输出焊盘的数据串在任何一次为几个位深度。因此，要被计时的数据是已知的。利用要计时的数据的信息，可以给流水线添加电路，反应要到达焊盘的数据的信息。因此，这些电路可以预先处理在焊盘上发生的瞬变范围。本发明的一个实施例触发了电容电荷泵电路以符合输出瞬态，以便实现噪声消除。表1示出了采用电荷泵电路的实施例如何对在输出上要发生的数据变化起作用。
 Dn(数据，时间n)  Dn+1(数据，时间n+1)     泵状态
 0  0     准备再充电
 1  0     放电(图3)
 0  1     再充电(图4)
 1  1     准备放电
表1
图6表示采用用于GTL电路的电荷泵方案的本发明的实施例。电源电感610和620可以是典型值，如1.5nH。分别有两组电容器对630和635、640和645。电容器对可以是如增强型正-沟道金属氧化物半导体(PMOS)和负-沟道金属氧化物半导体(NMOS)电容器。电容器对供应放电和再充电脉冲。由于放电脉冲本来就比再充电脉冲效率低，因此将其分为两个不同的部分。因此，所有的电容都是必须的以产生所希望的放电di/dt，并且对于再充电di/dt需要较少的电容。具有由控制信号670和控制信号680控制的再充电的部分660表示利用在再充电场效应晶体管(FET)615和616的栅极上的慢速反相器电路在可得到时间上的再充电。本领域技术人员将注意到可采用FET以外的其它类型的开关器件用于再充电。具有由控制信号690和控制信号695控制的再充电和放电的部分605利用比上部660更快的放电和再充电平衡了di/dt。
应该注意到，给采用电荷泵的实施例添加无源电容不会减少噪声。相反，添加无源电容激发了谐振。
通过采用在每个输出具有电荷泵电路的实施例，可以消除掉di/dt噪声。电荷泵电路被定时到进入电源的源电流或来自电源的消失电流(sink current)，以便抵消转换输出为高或低所需要的电流。因此，di/dt瞬态被消除，并且作为单元的输出的噪声减少了。由于电荷泵在固有的有效方式中起到其电容器的作用，因此利用大的电压摆动(与无源滤波电容器相比)，用于减少噪声目的在芯片上需要较少的面积。作为例子，利用具有电荷泵的本发明实施例可以在三分之一面积上实现由具有200pf值的无源电容电路过滤噪声。因此，很容易度量输出和相关的噪声减少电路。
图7表示含有电荷泵I/O电路的实施例的基本方框图。电路701是自持的、可度量的位划片单元。电路701可以用在需要二进制数据输出的任何集成电路总线上。通常，电路701用在微处理器或具有与存储器或控制器芯片通信的数据总线的芯片设置元件上。本领域技术人员将认识到电路701还可以与其它元件面接，如动态随机存取存储器(DRAM)、2级(L2)高速缓冲存储器、加速图形端口(AGP)、控制器中心、外围元件互连(PCI)、集成驱动电子学(IDE)、通用输入/输出(GPIO)。利用可度量的电荷泵I/O，即使所有的位一次转换，总线的宽度(即，位的数量，由输出焊盘的数量为代表的，每个焊盘为一位)也不影响性能。这是因为每个I/O单元(位片)应付其自己的噪声补偿。因此，很容易发现可度量性。当所有位转换时在64位或128位数据总线上实施不会具有噪声问题，因为噪声补偿是一位一位设置的。而且，噪声补偿是利用比采用无源去耦电容器少的面积实现的。
图8表示包括芯片A 810、芯片B 820以及I/O总线830的基本系统800。
芯片A 810和芯片B 820可两者都具有实施的电荷泵I/O 840或只有一个具有实施的电荷泵I/O 840。I/O总线830可以是单向或双向的。芯片A 810和芯片B 820可以是电子元件，如表2中所示的例子。
    芯片A 810     芯片B 820
    1     图表和存储器控制器中心(GMCH)     系统存储器(64位地址)
    2     GMCH     I/O控制器中心
    3     微处理器     GMCH
    4     I/O控制器中心PCI输出     PCI槽
    5     I/O控制器中心     通用I/O(GPIO)
表2
本领域技术人员将注意到表2中所示的在芯片A 810和芯片B 820下面的元件可以倒置，并且表2中所列的元件不是穷举的。表2中所列的所有元件将具有I/O双向的，除了第一入口之外。在第一入口中，只有GMCH将具有电荷泵I/O，而不是系统存储器。在这种情况下，该系统将受到一次转换的所有线的较小影响。在其它入口中，电荷泵I/O将形成在芯片A 810和芯片B 820中的一个上或两个上。
通过在每个输出采用电荷泵电路的本发明实施例可以在每个输出上消除瞬变电流di/dt。该电路可以计时进入电源的源电流或来自电源的吸收电流以抵消转换输出高或低所需要的电流。因此di/dt瞬变被消除，并且作为单元，该输出的噪声很小。由于电荷泵以本征有效方式“运用”其电容器，因此为了减少噪声目的需要较少的面积。
图9表示在期望电压瞬变基础上的控制电荷泵状态的实施例的流程图。泵状态是准备再充电910、放电920、再充电930或准备放电940。由于关于要被计时的数据是已知的，因此可以看到电压瞬变可以利用电荷泵实施例的再充电或放电来计时。
上述实施例还可以储存在装置上或介质上并由机器读出以执行指令。装置或介质可包括固态存储器件和/或旋转磁盘或光盘。当指令的部分被分开进入不同机器时，如穿过计算机的互连，可以分配该装置或介质。
前面已经介绍了某些示意实施例并示于附图中，应该理解这种实施例只是示意性的，并不限制宽的本发明，并且本发明不限于这里所示和所述的特殊结构和设置，因为对于本领域技术人员来说可以做出各种其它修改。

Claims (25)

1、一种设备，包括：
耦合到多个输出焊盘之一的输出缓冲器；
耦合到多个输出焊盘之一的电源；
耦合到电源的第一对电容器；
耦合到第一对电容器和电源的第二对电容器；
耦合到第一对电容器的第一对信号源；和
耦合到第二对电容器的第二对信号源，
其中第一对信号源和第二对信号源控制第一对电容器和第二对电容器向电源和从电源的放电和再充电，以便消除由电压和电流转换瞬态之一产生的噪声。
2、根据权利要求1的设备，其中在达到多个输出焊盘之一之前，电压转换和电流转换瞬态之一是已知的。
3、根据权利要求1的设备，其中第一对电容器和第二对电容器是正沟道金属氧化物半导体(PMOS)和负沟道金属氧化物半导体(NMOS)之一。
4、根据权利要求1的设备，其中第一对信号源和第二对信号源被计时以便与期望的高到低和低到高电压转变相一致。
5、根据权利要求1的设备，其中第一对信号源和第二对信号源被定时以便与电流转变一致。
6、一种系统，包括：
具有耦合到多个输出焊盘的第一缓冲器的第一芯片；
具有耦合到多个输入和输出焊盘之一的第二缓冲器的第二芯片；
耦合到第一芯片和第二芯片的总线；
耦合到电源的第一对电容器；
耦合到第一对电容器和电源的第二对电容器；
耦合到第一对电容器的第一对信号源；和
耦合到第二对电容器的第二对信号源，
其中第一对信号源和第二对信号源控制第一对电容器和第二对电容器向电源和从电源的放电和再充电，以便消除由电压和电流转换瞬态之一产生的噪声。
7、根据权利要求1的系统，其中第一缓冲器和第二缓冲器是输入缓冲器和输出缓冲器之一。
8、根据权利要求1的系统，还包括：
耦合到电源的第三对电容器；
耦合到第三对电容器和电源的第四对电容器；
耦合到第三对电容器的第三对信号源；和
耦合到第四对电容器的第四对信号源，
其中第三对信号源和第四对信号源控制第三对电容器和第四对电容器向电源和从电源的放电和再充电，以便消除由第二芯片中的电压和电流转换瞬态之一产生的噪声。
9、根据权利要求6的系统，其中总线是双向的或单向的。
10、根据权利要求6的系统，其中在达到第一芯片的第一输出焊盘之前，电压转换和电流转换瞬态之一是已知的。
11、根据权利要求8的系统，其中在达到第一芯片的第一输出焊盘之前，电压转换和电流转换瞬态之一是已知的。
12、根据权利要求6的系统，其中第一对电容器和第二对电容器是正沟道金属氧化物半导体(PMOS)和负沟道金属氧化物半导体(NMOS)之一。
13、根据权利要求8的系统，其中第三对电容器和第四对电容器是正沟道金属氧化物半导体(PMOS)和负沟道金属氧化物半导体(NMOS)之一。
14、根据权利要求6的系统，其中第一对信号源和第二对信号源被计时以便与期望的高到低和低到高电压转变相一致。
15、根据权利要求8的系统，其中第三对信号源和第四对信号源被定时以便与期望的高到低和低到高电压转变相一致。
16、根据权利要求6的系统，其中第一对信号源和第二对信号源被定时以便与电流转变一致。
17、根据权利要求8的系统，其中第三对信号源和第四对信号源被定时以便与电流转变一致。
18、一种方法，包括：
向输出缓冲器发送数据；
确定下一周期要被计时的数据；和
控制电荷泵电路以便由高到低和低到高之一补偿电压转变；
其中在输出上由电压转变产生的噪声在发生之前被电荷泵电路消除。
19、根据权利要求18的方法，其中控制步骤还包括：
确定当前数据和将来数据是否处于低状态；
如果当前数据和将来数据处于低状态，则准备电荷泵电路从电源再充电；
确定从当前数据到将来数据的变化是否是高到低转变；
如果从当前数据向将来数据的变化是高到低转变，则使电荷泵电路向电源放电；
确定从当前数据向将来数据的变化是否是低到高转变；
如果从当前数据向将来数据的变化是低到高转变，则由电源对电荷泵电路再充电，以便消除由瞬变产生的噪声；
确定当前数据和将来数据是否处于高状态；和
如果当前数据和将来数据处于高状态，则准备电荷泵电路向电源放电。
20、根据权利要求19的方法，其中使电荷泵电路放电的步骤与关于在输出焊盘发生的瞬变同步。
21、根据权利要求19的方法，其中使电荷泵电路再充电的步骤与关于在输出焊盘发生的瞬变同步。
22、一种由机器可读的程序存储器件，包括使机器执行以下步骤的指令：
向输出缓冲器发送数据；
确定下一周期要被计时的数据；和
控制电荷泵电路以便由高到低和低到高之一补偿电压转变；
其中在输出上由电压转变产生的噪声在发生之前被电荷泵电路消除。
23、根据权利要求22的程序存储器件，其中使机器控制电荷泵电路以补偿来自高到低和低到高之一的电压转变的指令还使机器：
确定当前数据和将来数据是否处于低状态；
如果当前数据和将来数据处于低状态，则准备电荷泵电路从电源再充电；
确定从当前数据到将来数据的变化是否是高到低转变；
如果从当前数据向将来数据的变化是高到低转变，则使电荷泵电路向电源放电；
确定从当前数据向将来数据的变化是否是低到高转变；
如果从当前数据向将来数据的变化是低到高转变，则由电源对电荷泵电路再充电，以便消除由瞬变产生的噪声；
确定当前数据和将来数据是否处于高状态；和
如果当前数据和将来数据处于高状态，则准备电荷泵向电源放电。
24、根据权利要求23的程序存储器件，其中使机器对电荷泵电路放电的指令与关于在输出焊盘发生的瞬变同步。
25、根据权利要求23的程序存储器件，其中使机器对电荷泵电路再充电的指令与关于在输出焊盘发生的瞬变同步。
CN01816506.0A 2000-09-28 2001-09-26 电荷泵同步噪声消除设备、系统和方法 Expired - Fee Related CN1227813C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/672,371 2000-09-28
US09/672,371 US6388503B1 (en) 2000-09-28 2000-09-28 Output buffer with charge-pumped noise cancellation

Publications (2)

Publication Number Publication Date
CN1466817A true CN1466817A (zh) 2004-01-07
CN1227813C CN1227813C (zh) 2005-11-16

Family

ID=24698267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01816506.0A Expired - Fee Related CN1227813C (zh) 2000-09-28 2001-09-26 电荷泵同步噪声消除设备、系统和方法

Country Status (6)

Country Link
US (1) US6388503B1 (zh)
CN (1) CN1227813C (zh)
AU (1) AU2001296372A1 (zh)
HK (1) HK1061750A1 (zh)
TW (1) TW538592B (zh)
WO (1) WO2002027932A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627347B (zh) * 2006-12-31 2012-07-04 桑迪士克股份有限公司 在功率岛边界处具有保护的系统、电路、芯片及方法
CN113394213A (zh) * 2021-06-10 2021-09-14 海光信息技术股份有限公司 集成电路芯片及其操作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002303544A1 (en) * 2001-05-01 2002-11-18 Sun Microsystems, Inc. Clock noise reduction method and apparatus
WO2003012992A2 (en) * 2001-07-31 2003-02-13 Sun Microsystems, Inc. Clock induced supply noise reduction method and apparatus for a latch based circuit
US6701488B2 (en) * 2001-11-14 2004-03-02 Sun Microsystems, Inc. Reducing I/O supply noise with digital control
WO2005076281A1 (en) * 2004-02-10 2005-08-18 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory
US8111088B2 (en) * 2010-04-26 2012-02-07 Qualcomm Incorporated Level shifter with balanced duty cycle
JP2013156207A (ja) * 2012-01-31 2013-08-15 Semiconductor Components Industries Llc 流体の流量測定装置
KR102400105B1 (ko) 2017-07-25 2022-05-19 삼성전자주식회사 리플 보상기, 이를 포함하는 데이터 구동 회로 및 반도체 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736888A (en) * 1995-12-20 1998-04-07 Advanced Micro Devices, Inc. Capacitance elimination circuit which provides current to a node in a circuit to eliminate the effect of parasitic capacitance at the node
US5789964A (en) * 1997-02-14 1998-08-04 International Business Machines Corporation Decoupling capacitor network for off-state operation
JP3608361B2 (ja) * 1997-12-26 2005-01-12 株式会社日立製作所 低ノイズ半導体集積回路装置
JP3878320B2 (ja) * 1998-03-25 2007-02-07 株式会社ルネサステクノロジ 出力回路、パルス幅変調回路および半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101627347B (zh) * 2006-12-31 2012-07-04 桑迪士克股份有限公司 在功率岛边界处具有保护的系统、电路、芯片及方法
CN113394213A (zh) * 2021-06-10 2021-09-14 海光信息技术股份有限公司 集成电路芯片及其操作方法

Also Published As

Publication number Publication date
US6388503B1 (en) 2002-05-14
WO2002027932A2 (en) 2002-04-04
CN1227813C (zh) 2005-11-16
HK1061750A1 (en) 2004-09-30
WO2002027932A3 (en) 2003-04-17
AU2001296372A1 (en) 2002-04-08
TW538592B (en) 2003-06-21

Similar Documents

Publication Publication Date Title
KR100209535B1 (ko) 입출력 장치
KR100744640B1 (ko) 클럭 드라이버
CN1149737C (zh) 半导体集成电路
EP0914707B1 (en) Charge pump circuit architecture
CN1519853A (zh) 用于降低单片直流电流的片上终接电路、方法及存储系统
CN1343987A (zh) 半导体存储器件及采用其的存储模块和系统
CN1466817A (zh) 消除电荷泵噪声的输出缓冲器
CN1048622A (zh) 存储器输出缓冲器预充电控制电路
CN1761153A (zh) 高速低功耗主从型d触发器
CN1904913A (zh) 一种在内部实现电源管理的智能卡及电源管理的方法
CN1195864A (zh) 有同步型信号输入电路的半导体存储器
US6211701B1 (en) Low power line switching circuit, device and method
US5287527A (en) Logical signal output drivers for integrated circuit interconnection
US8558576B2 (en) Output buffer
US5349666A (en) Reduced power line fluctuation/noise circuit by increasing impedance level when number of bus lines simultaneously change state exceeds the predetermined number
CN1538451A (zh) 能控制半导体存储装置中的数据有效窗口的数据输出缓冲器
US20050270088A1 (en) Active phase cancellation for inductor/capacitor networks
CN1601449A (zh) 提供可变数据输入输出宽度的电路与方法
US20100328117A1 (en) Parallel-to-serial converting circuit
EP0685846B1 (en) Signal transmission method, signal transmission circuit, and semiconductor integrated circuit using the same
CN1881801A (zh) 半导体集成电路器件
CN104282331B (zh) 一种自适应抗软错误存储单元及存储电路
JP2848796B2 (ja) 信号伝送方法
CN201204452Y (zh) 一种抑制电源噪声的电源供电结构
CN102751974B (zh) 输出缓冲器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1061750

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051116

Termination date: 20100926