CN1455871A - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN1455871A
CN1455871A CN02800226A CN02800226A CN1455871A CN 1455871 A CN1455871 A CN 1455871A CN 02800226 A CN02800226 A CN 02800226A CN 02800226 A CN02800226 A CN 02800226A CN 1455871 A CN1455871 A CN 1455871A
Authority
CN
China
Prior art keywords
circuit
input
coupled
output
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02800226A
Other languages
English (en)
Other versions
CN1252484C (zh
Inventor
P·W·H·休特斯
J·L·W·科塞斯
A·M·G·皮特斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1455871A publication Critical patent/CN1455871A/zh
Application granted granted Critical
Publication of CN1252484C publication Critical patent/CN1252484C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

按照本发明的集成电路至少包括第一电路(1)和第二电路(2)及第一和第二电路之间的第一信号路径(10－20)和第二信号路径(11－21)。第一和第二信号路径各自包括一个选择元件(30)，其第一输入(30a，31a)耦合到第一电路(1)，以及第二输入(30b，31b)。选择元件(30)输出(30c，31c)耦合到第二电路(2)。第二信号路径(11－21)的选择元件(31)的第二输入(31b)被耦合到一个存储元件(41)。第一信号路径(10－20)的选择元件(30)有一个输出(40a)耦合到存储元件(40)的一个输入(40a)。

Description

集成电路
本发明涉及一种至少包括第一和第二电路及第一和第二电路之间的第一和第二信号路径的集成电路，第一和第二信号路径各自包括一个选择元件，其第一输入耦合到第一电路，第二输入和一个输出耦合到第二电路，第二信号路径的选择元件的第二输入被耦合到一个存储元件。
出于设计和测试效率的原因，IC-设计通常是确定许多或多或少的独立子功能，并用单独的电路或是称为核心或宏的功能块实现这些子功能的路线进行的。在后一设计阶段，通过许多信号路径将各种(模拟和/或数字)宏相互连接，最终使IC能执行其所需的功能。IC等产品的测试最好是通过按照宏测试概念来执行，即单独测试所有的宏，而不是将集成电路作为一个整体来测试。有关宏测试的进一步信息可参见US5 477 548。
WO99/56396描述了一种用来在IC内部耦合第一和第二电路的接合电路，该接合电路包括一个选择元件和一个存储元件。由选择元件和存储元件构成一个反馈环，存储元件被耦合在输出和选择元件的第一输入之间。为了能扫描存储元件，存储元件是用具有与数据输入分开的扫描数据输入的触发器构成的，扫描数据输入被耦合到扫描链的输入或耦合到扫描链的一个前置元件。触发器包括一个选择输入，用来在数据输入和扫描数据输入之间进行选择。在IC正常工作时，选择元件被设置在第一状态，选择出现在其第一输入上的信号。在选择元件的这一状态下，例如是多路复用器将第二电路功能性耦合到第一电路，仅有选择元件的延迟。在同时，选择元件的输出信号可以被读入存储元件以便观测第一电路的输出。在选择元件的第二状态下选择出现在其第二输入上的信号，它是由存储元件提供的。这样就具备了控制第二输入的输入的可能性。由触发器构成的存储元件构成了扫描链的一部分。为此需要将链内各触发器的扫描数据输入耦合到链内的前一个触发器的输出，并将输出耦合到链内的后一个触发器的输入。链中的第一触发器的输入构成扫描链的输入，而链中最后一个触发器的输出构成扫描链的输出。已知IC的缺点是所述的测试电路比较复杂。为了使存储元件能选择第一输入(数据)或第二输入(测试数据)还需要额外的选择元件。
本发明的目的是提供一种能执行产品测试的IC，但却具有比较简单的测试电路。按照本发明的IC的特征在于第二信号路径的选择元件有一个输出耦合到存储元件的输入。本发明的IC的测试电路比公知IC的电路要简单，在必须控制和观测的每个信号路径中仅仅需要一个选择元件。然而有可能采用象公知IC那样相同的测试功能。按照本发明的IC同样具有正常工作状态和测试状态。在正常工作状态下，选择元件处在第一状态，通过各自的信号路径将第二电路功能性耦合到第一电路。在扫描状态下，选择元件将存储元件相互连接形成扫描链。在正常工作时，选择元件的输出信号可以被读入存储元件，用来观测第一电路的操作。在扫描状态下可以控制第二电路的输入。
权利要求2的实施例具有的优点是可以同时控制第二电路的各个输入。或者是可以同时控制第一电路的各个输出。
由于锁存器需要的部件比触发器少，权利要求3的实施例具有的优点是能够进一步简化测试电路。仍然能观测或控制各个信号路径，虽然需要在第一周期中测试前一半，并在第二周期中测试后一半。
以下要参照附图具体说明本发明的各个方面，在附图中：
图1表示本发明的集成电路的第一实施例，
图2表示本发明的集成电路的第二实施例的一部分，
图3表示本发明的集成电路的第三实施例的一部分。
图1表示本发明的集成电路的第一实施例。集成电路至少包括第一和第二电路1，2。第一电路1和第二电路2各自可以同步或异步工作，并且能处理数字或模拟数据。当两个电路同步工作时，可以具有不同的时钟速率。第一电路1和第二电路2通过第一电路1和第二电路2之间的第一信号路径10-20和第二信号路径11-21耦合。第一信号路径从第一电路1的输出10延伸到第二电路的输入20。第二信号路径从第一电路1的输出11延伸到第二电路的输入21。第一信号路径包括一个选择元件30，它的第一输入30a耦合到第一电路1，第二输入30b和输出30c耦合到第二电路2。同样，第二信号路径包括一个选择元件31，它的第一输入31a耦合到第一电路1，第二输入31b和输出31c耦合到第二电路2。第一信号路径10，20的选择元件30的输出30c耦合到存储元件41。
第二信号路径11-21的选择元件31的第二输入31b被耦合到存储元件41。
选择元件30的第二输入30b可以连接到测试输入5，但是也可以连接到构成一个扫描链的一部分的另一个存储元件，它又有一个输入耦合到另一个信号路径的选择元件的输出。选择元件31的输出31c可以构成扫描链的输出6，也可以连接到扫描链中的下一个存储元件的输入。
用选择信号Se1控制选择元件30，31。在IC正常工作时，选择元件被设置在第一状态，用选择元件30，31在它们的输入30a，31a选择从第一电路的输出10，11接收的信号。可以这样来观测这些输出的输出信号，首先将选择元件的输出信号写入存储元件，在此时为上述存储元件...，40，41，...提供一个时钟信号C1。在第一步之后将选择元件...，30，31，...设置到第二状态，用选择元件在它们的第二输入...，30b，31b，...选择它们的输入信号。在第二状态下，可以为存储元件提供一个序列的时钟周期，在输出6上按顺序观测存储元件的内容。在选择元件的第二状态下还能从一个输入5用第二电路2的测试值按顺序对存储元件40，41，...加载，并且在加载完成后操作第二电路2。
图2表示本发明第二实施例的一部分。其中的元件采用的对应编号是在图1的编号上加上100。本实施例与图1实施例的不同之处在于存储元件140，141用锁存器的形式代替了触发器。构成扫描链的锁存器是由第一和第二控制信号Ed，Eq控制的。为了在扫描链...140，141，...中加载数据或是从扫描链中读出数据，交替设置第一控制信号Ed的逻辑值“1”和第二控制信号Eq的值“0”或者是其他类似的方式。
本发明还能进一步简化测试电路。在这一电路中增加别的部件还能增加电路的功能。图3就表示了另一个最佳实施例。图3中的元件采用的对应编号是在图2的编号上再加上100。这一实施例表现的特征在于另一个选择元件260。另一个选择元件260的第一输入260a耦合到选择元件230的输出230c，通过上述另一个选择元件260将这一输出230c耦合到存储元件241。另一个选择元件260还有一个第二输入260b耦合到选择元件230的第一输入230a。选择元件230和另一个选择元件260分别由控制信号S0和控制信号S1来控制。
假设有两个多元控制信号，就会有四种工作模式。
-S0从第一电路201选择输出信号Xd，而S1也选择Xd。在这种模式下可以直接观测Xd。
-S0在选择元件230的输出230c选择Xd，而S1选择Xq。在这种模式下可以通过Xq观测Xd。这样能通过测试路径测试功能路径。
-S0在存储元件240的输出选择Tx，而S1选择Xq。可以用这种模式(i)执行扫描(在此期间形成从Td到Tq的路径)和(ii)控制Xq。
-S0选择Tx，而S1选择Xd。在这种模式下电路能同时提供可观测性和可控制性。这种模式特别适合在测试模式框A和B必须同时测试的情况下使用(可能用相同的时钟并且用同一个扫描链操作)。
按照本发明的集成电路适用于许多用途。在本发明的集成电路的一个具体实施例中，该电路包括一个LIN或CAN收发信机。
本发明的保护范围显然并不仅限于所述的实施例。本发明的保护范围也不受权利要求书中编号的限制。“包括”的意思并不排除权利要求书中所述之外的其他部分。一个元件之前的“一或一个”的意思并不排除有多个这种元件。本发明的组成部分可以用专用硬件的形式来实施，也可以采取可编程通用处理器的形式。本发明体现在各种新的特征或特征组合当中。

Claims (8)

1.一种至少包括第一电路(1)和第二电路(2)及第一和第二电路之间的第一信号路径(10-20)和第二信号路径(11-21)的集成电路，第一和第二信号路径各自包括一个选择元件(30)，其第一输入(30a，31a)耦合到第一电路(1)，第二输入(30b，31b)和一个输出(30c，31c)耦合到第二电路(2)，第二信号路径(11-21)的选择元件(31)的第二输入(31b)被耦合到一个存储元件(41)，其特征在于第一信号路径(10-20)的选择元件(30)有一个输出(30c)耦合到存储元件(41)的一个输入(41a)。
2.按照权利要求1的集成电路，其特征是另一个选择元件(260)的第一输入(260a)耦合到选择元件(230)的输出(230c)，通过上述另一个选择元件(260)将这一输出(230c)耦合到存储元件(241)，另一个选择元件(260)还有一个第二输入(260b)耦合到选择元件(230)的第一输入(230a)。
3.按照权利要求1或2的集成电路，其特征是存储元件(40)是一个触发器。
4.按照权利要求1或2的集成电路，其特征是存储元件(140)是一个锁存器。
5.按照权利要求1到4之一的集成电路，其特征是电路之一是模拟电路，而另一个电路是数字电路。
6.按照权利要求1到4之一的集成电路，其特征是电路之一同步工作，而另一个电路异步工作。
7.按照权利要求1到4之一的集成电路，其特征是两个电路按照彼此不同的时钟速率同步工作。
8.按照权利要求1到4之一的集成电路，其特征是电路之一包括LIN或CAN收发信机。
CNB028002261A 2001-02-07 2002-01-14 集成电路 Expired - Fee Related CN1252484C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01200433 2001-02-07
EP01200433.9 2001-02-07

Publications (2)

Publication Number Publication Date
CN1455871A true CN1455871A (zh) 2003-11-12
CN1252484C CN1252484C (zh) 2006-04-19

Family

ID=8179862

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028002261A Expired - Fee Related CN1252484C (zh) 2001-02-07 2002-01-14 集成电路

Country Status (7)

Country Link
US (1) US6614290B2 (zh)
EP (1) EP1368670B1 (zh)
JP (1) JP4308530B2 (zh)
CN (1) CN1252484C (zh)
AT (1) ATE291745T1 (zh)
DE (1) DE60203378T2 (zh)
WO (1) WO2002063321A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105445653A (zh) * 2014-09-29 2016-03-30 飞思卡尔半导体公司 具有低功耗扫描触发器的集成电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020124515B3 (de) * 2020-09-21 2021-12-30 Infineon Technologies Ag Selbsttestschaltung für einen integrierten Schaltkreis und Verfahren zum Betreiben einer Selbsttestschaltung für einen integrierten Schaltkreis

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2665593A1 (fr) * 1990-08-03 1992-02-07 Alcatel Radiotelephone Circuit integre comprenant une cellule standard, une cellule d'application et une cellule de test.
US5550843A (en) * 1994-04-01 1996-08-27 Xilinx, Inc. Programmable scan chain testing structure and method
JP3691170B2 (ja) * 1996-08-30 2005-08-31 株式会社ルネサステクノロジ テスト回路
US5793778A (en) * 1997-04-11 1998-08-11 National Semiconductor Corporation Method and apparatus for testing analog and digital circuitry within a larger circuit
EP0992115B1 (en) * 1998-04-23 2006-09-27 Koninklijke Philips Electronics N.V. Testable ic having analog and digital circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105445653A (zh) * 2014-09-29 2016-03-30 飞思卡尔半导体公司 具有低功耗扫描触发器的集成电路
CN105445653B (zh) * 2014-09-29 2019-11-08 恩智浦美国有限公司 具有低功耗扫描触发器的集成电路

Also Published As

Publication number Publication date
EP1368670B1 (en) 2005-03-23
JP2004519097A (ja) 2004-06-24
EP1368670A2 (en) 2003-12-10
DE60203378D1 (de) 2005-04-28
WO2002063321A2 (en) 2002-08-15
ATE291745T1 (de) 2005-04-15
US20020120894A1 (en) 2002-08-29
JP4308530B2 (ja) 2009-08-05
US6614290B2 (en) 2003-09-02
CN1252484C (zh) 2006-04-19
WO2002063321A3 (en) 2003-06-05
DE60203378T2 (de) 2006-04-20

Similar Documents

Publication Publication Date Title
US5550843A (en) Programmable scan chain testing structure and method
US7836368B2 (en) Dynamically reconfigurable shared scan-in test architecture
US5504756A (en) Method and apparatus for multi-frequency, multi-phase scan chain
US6587981B1 (en) Integrated circuit with scan test structure
US20040049723A1 (en) Semiconductor integrated circuit with a test circuit
US20030056183A1 (en) Scan test circuit, and semiconductor integrated circuit including the circuit
KR100214239B1 (ko) 부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스 설계 방법
EP2428808B1 (en) Integrated circuit with scan chain and chip testing method
CN101097245A (zh) 实现高速测试电路的扫描链和方法
AU594568B2 (en) Diagnostic apparatus for a data processing system
JPH1097511A (ja) 自動テスターを使用したシステム内プログラム可能装置の並列プログラミング
US5077740A (en) Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing
JPS63243890A (ja) 半導体集積回路装置
US4424581A (en) Logic circuit with a test capability
US6073260A (en) Integrated circuit
KR100336328B1 (ko) 반도체집적회로
CN1252484C (zh) 集成电路
US7373570B2 (en) LSI device having scan separators provided in number reduced from signal lines of combinatorial circuits
US5844921A (en) Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry
US20050278593A1 (en) Scan-test structure having increased effectiveness and related systems and methods
JPH10307170A (ja) スキャン回路
JPH07169910A (ja) 半導体集積回路
WO2002101926A2 (en) Integrated circuit and method for testing the integrated circuit
CA2223221A1 (en) Circuit for easily testing a logic circuit having a number of input-output pins by scan path

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060419

Termination date: 20100222