CN1437259A - 分离闸极快闪存储装置及其制造方法 - Google Patents
分离闸极快闪存储装置及其制造方法 Download PDFInfo
- Publication number
- CN1437259A CN1437259A CN02103510.5A CN02103510A CN1437259A CN 1437259 A CN1437259 A CN 1437259A CN 02103510 A CN02103510 A CN 02103510A CN 1437259 A CN1437259 A CN 1437259A
- Authority
- CN
- China
- Prior art keywords
- gate
- substrate
- flash memory
- memory unit
- separate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000002784 hot electron Substances 0.000 claims abstract description 14
- 239000000725 suspension Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWFXMCXJFOEMNQ-UHFFFAOYSA-N [O].O=[N] Chemical compound [O].O=[N] GWFXMCXJFOEMNQ-UHFFFAOYSA-N 0.000 description 1
- WDBZLBMLUXGRIQ-UHFFFAOYSA-N [O].[N].[Si]=O Chemical compound [O].[N].[Si]=O WDBZLBMLUXGRIQ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种分离闸极快闪存储装置及其制造方法，该装置包括一基底、一浮接闸极、一控制闸极及一阶梯垫；其中，浮接闸极位于基底上方且与基底绝缘；控制闸极位于浮接闸极上方且与浮接闸极绝缘；阶梯垫则位于基底上且与基底连接并邻近浮接闸极，当进行写入动作时，热电子经由该阶梯垫与该基底成一平行方向注入该浮接闸极。
Description
技术领域
本发明涉及半导体晶体管的制造技术，尤其是一种可降低写入偏压且加快写入与抹除速度的分离闸极快闪存储装置及其制造方法。
背景技术
图1显示了一传统分离闸极快闪存储装置的剖面图。其中包括一硅基底11、堆栈于硅基底11上的浮接闸极13、控制闸极15及选择闸极19。在各闸极之间分别具有绝缘层12、14、16、18以及间隙壁17。绝缘层12、18及间隙壁17系氧化硅层，而绝缘层14则为氧-氮-氧化硅层(ONO)，绝缘层16系氮化硅层。此外，硅基底11中具有源/汲极掺杂区111，其与一插塞20连接以进行存储内容读取的动作。
上述传统分离闸极快闪存储装置在进行写入动作时，系利用图1中a、b、c三点间电压造成的电场，在基底11中产生热电子(hot electron)，并由浮接闸极收集，而使浮接闸极具有不同的电位以储存数字资料。其中，a、b两点间的电压用以产生热电子，而a、c两点间的电压用以趋使该些热电子进入浮接闸极。另外，在进行抹除时，亦利用a、c间的电压趋使先前已储存于浮接闸极中的电子流入基底11中。
然而，由于较高的写入速度需同时具备高热电子产出率及收集率才能达成，且在上述传统的分离闸极快闪存储装置中，影响热电子产出率及收集率的电场方向(b→a及a→c)相互垂直，因此必需同时增加c、a间的电压差与a、b间的电压差才能达成，意即需在控制闸极15上加上一高电压。如此的高电压需要较多的电荷磊电路(charge pump circuit)，而造成电路面积增大。因此，在制作传统的分离闸极快闪存储装置时，必需在写入速度与偏压值、电路面积间做取舍，无法兼得。
发明内容
为了解决上述问题，本发明提供一种分离闸极快闪存储装置及其制造方法，其决定热电子产生率的电场与决定热电子收集率电场方向相同，在同一写入速度条件下，其控制闸极需要的偏压值较低。
本发明的一目的在于提供一种分离闸极快闪存储装置，包括一基底、一浮接闸极、一控制闸极及一阶梯垫。其中，浮接闸极位于该基底上方且与该基底绝缘。控制闸极位于该浮接闸极上方且与该浮接闸极绝缘。阶梯垫位于该基底上且与该基底连接并邻近该控制闸极，当进行写入动作时，热电子经由该阶梯垫与该基底成一平行方向注入该浮接闸极。
本发明的另一目的在于提供一种分离闸极快闪存储装置的制造方法，包括以下步骤：提供一基底。在该基底上形成一与该基底绝缘的浮接闸极。在该浮接闸极上形成一与该浮接闸极绝缘的控制闸极。在该基底上形成一与该基底连接且邻近该浮接闸极的阶梯垫。
藉此，在本发明中，于基底上形成一阶梯垫，使热电子在阶梯垫中以一与基底成平行的方向产生，此产生热电子的电场与收集热电子电场的方向相同，直接帮助热电子的收集，因此，降低了控制闸极需要的偏压值。
附图说明
图1显示了一传统分离闸极快闪存储装置的剖面图；
图2A至图2F’显示了本发明一实施例中分离闸极快闪存储装置的制造流程。符号说明：
11、21～硅基底； 12、22～闸极氧化硅层；
13、23～浮接闸极； 14、24～氧-氮-氧化硅层；
15、25～控制闸极； 16、26～氮化硅层；
17、28、30～间隙壁； 271、272～凹槽；
19、34～选择闸极； 20、32～插塞；
29～阶梯垫； 31、33～氧化层。
具体实施方式
图2A至图2F显示了本实施例中分离闸极快闪存储装置的制造流程。
首先，如图2A所示，提供一硅基底21。
接着，如图2B所示，依序在硅基底21上沉积一闸极氧化层22、一做为浮接闸极的多晶硅层23、一氧-氮-氧化层24、一做为控制闸极的多晶硅层25及一氮化硅层26。
然后，如图2C所示，蚀刻堆栈于硅基底21上的沉积层22、23、24、25及26，形成曝露硅基底21的凹槽271及272。再沉积一HTO氧化层28并回蚀而在凹槽271、272侧壁形成间隙壁(spacer)28。
再来，如图2D所示，利用选择性取向生长法(Selective Epitaxial Growth，简称SEG)在凹槽271、272底部的硅基底21上形成与硅基底21连接的多晶硅层29，做为阶梯垫(stepped substrate)之用。再沉积一HTO氧化层30并回蚀，而于凹槽271、272侧壁形成间隙壁30，接着对阶梯垫29进行氧化，产生氧化层31。接着利用一光阻层(图未显示)为屏蔽，遮蔽凹槽272而对凹槽271中的氧化层31进行蚀刻而移除氧化层31，然后利用离子植入法在凹槽271的阶梯垫29中形成源/汲极掺杂区291。
接着，如图2E所示，沉积一多晶硅层32并回蚀而填满凹槽271、272。利用光阻层(图未显示)为屏蔽，遮蔽凹槽272中的多晶硅层32而使凹槽271中的多晶硅层32被氧化而产生氧化层33。凹槽271中的多晶硅层32做为连接源/汲极掺杂区291的插塞之用。
最后，如图2F所示，沉积一做为选择闸极用的多晶硅层34。
图2F’显示本实施例中阶梯垫29的局部放大图。如图2F’所示，由于阶梯垫29的存在，使得在传统分离闸极快闪存储装置中a、b、c的位置改变。用以产生热电子的电场方向b→a与基底21平行，而用以收集热电子的电场方向a→c亦与基底21平行。如此，产生热电子的电场可与热电子收集方向相同，使得热电子的收集并非仅靠c、a两点间电压差所产生的电场，而伴随有b、a两点间电场的补助。因此，在相同的写入速度条件下，c点所需的电位便较传统分离闸极快闪存储装置来得低，意即其控制闸极所需要的偏压值较低。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书所界定者为准。
Claims (12)
1.一种分离闸极快闪存储装置，其特征是：包括：
一基底；
一浮接闸极，位于该基底上方且与该基底绝缘；
一控制闸极，位于该浮接闸极上方且与该浮接闸极绝缘；以及
一阶梯垫，位于该基底上且与该基底连接并邻近该控制闸极，当进行写入动作时，热电子经由该阶梯垫与该基底成一平行方向注入该浮接闸极。
2.如权利要求1所述的分离闸极快闪存储装置，其特征是：更包括：
一源/汲极区，位于该基底中；以及
一插塞，与该源/汲极连接并与该控制闸极及浮接闸极绝缘。
3.如权利要求1所述的分离闸极快闪存储装置，其特征是：更包括一选择闸极，位于该控制闸极上方且与该控制闸极绝缘。
4.如权利要求1所述的分离闸极快闪存储装置，其特征是：该基底为一硅基底。
5.如权利要求1所述的分离闸极快闪存储装置，其特征是：该浮接闸极层、该控制闸极层及该阶梯垫为多晶硅层。
6.如权利要求1所述的分离闸极快闪存储装置，其特征是：当进行抹除动作时，该控制闸极中的电子亦经由该阶梯垫注入该基底。
7.一种分离闸极快闪存储装置的制造方法，其特征是：包括以下步骤：
提供一基底；
在该基底上形成一与该基底绝缘的浮接闸极；
在该浮接闸极上形成一与该浮接闸极绝缘的控制闸极；以及
在该基底上形成一与该基底连接且邻近该浮接闸极的阶梯垫。
8.如权利要求7所述的分离闸极快闪存储装置的制造方法，其特征是：更包括以下步骤：
在该基底中形成一源/汲极掺杂区；以及
在该源/汲极掺杂区上形成一与该源/汲极掺杂区连接的插塞。
9.如权利要求7所述的分离闸极快闪存储装置的制造方法，其特征是：更包括以下步骤：
在该控制闸极上形成一与该控制闸极绝缘的选择闸极。
10.如权利要求7所述的分离闸极快闪存储装置的制造方法，其特征是：该基底为一硅基底。
11.如权利要求7所述的分离闸极快闪存储装置的制造方法，其特征是：该浮接闸极层、该控制闸极层及该阶梯垫为多晶硅层。
12.如权利要求7所述的分离闸极快闪存储装置的制造方法，其特征是：该阶梯垫经由选择性取向生长法(SEG)形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02103510.5A CN1264218C (zh) | 2002-02-05 | 2002-02-05 | 分离栅极快闪存储装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN02103510.5A CN1264218C (zh) | 2002-02-05 | 2002-02-05 | 分离栅极快闪存储装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1437259A true CN1437259A (zh) | 2003-08-20 |
| CN1264218C CN1264218C (zh) | 2006-07-12 |
Family
ID=27627849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN02103510.5A Expired - Lifetime CN1264218C (zh) | 2002-02-05 | 2002-02-05 | 分离栅极快闪存储装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1264218C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108666315A (zh) * | 2017-03-31 | 2018-10-16 | 上海格易电子有限公司 | 一种闪存及其制造方法 |
-
2002
- 2002-02-05 CN CN02103510.5A patent/CN1264218C/zh not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108666315A (zh) * | 2017-03-31 | 2018-10-16 | 上海格易电子有限公司 | 一种闪存及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1264218C (zh) | 2006-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102005377B (zh) | 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备 | |
| CN101447435B (zh) | 分栅式闪存的制造方法 | |
| CN100508197C (zh) | 非易失性半导体存储器及其制造方法 | |
| CN101517707B (zh) | 非易失性存储器及形成非易失性存储器单元阵列的方法 | |
| KR20210082259A (ko) | 메모리 어레이 및 메모리 어레이 형성에 사용되는 방법 | |
| JPS6224675A (ja) | 不揮発性メモリの製法 | |
| CN1794458A (zh) | 非挥发存储器及其制造方法 | |
| CN109003979A (zh) | 垂直式存储器及其制作方法 | |
| CN106328653A (zh) | 非易失性存储器及其制造方法 | |
| CN1264218C (zh) | 分离栅极快闪存储装置及其制造方法 | |
| US20010046736A1 (en) | Method for manufacturing a buried gate | |
| CN1131559C (zh) | 快闪存储器分离栅极结构的制造方法 | |
| CN1345466A (zh) | 非易失存储器 | |
| CN1180466C (zh) | 在快闪存储器元件中形成自对准掩埋n+区的方法 | |
| CN1259720C (zh) | 分离栅极快闪存储装置及其制造方法 | |
| JP2003318291A (ja) | フラッシュメモリ、フラッシュメモリセルの構造及びアレイ構造 | |
| US20040212007A1 (en) | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dieletric | |
| CN100388501C (zh) | 与非门型闪存存储单元列及其制造方法 | |
| CN1215565C (zh) | 形成浮动栅存储单元的存储器阵列自对准法和存储器阵列 | |
| KR100665834B1 (ko) | 스플리트 게이트형 플래시 메모리 소자 제조방법 | |
| CN1178292C (zh) | 电可擦可编程只读存储器单元及其制造方法 | |
| CN1242481C (zh) | 一种高耦合率快闪存储器的制造方法 | |
| CN102593059A (zh) | 分栅闪存单元及其制作方法 | |
| CN1328783C (zh) | 垂直式快闪存储器的结构及其制造方法 | |
| CN1200448C (zh) | 分闸式快闪记忆胞的选择闸极的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060712 |
|
| CX01 | Expiry of patent term |