CN1430223A - 数字信号记录装置和重放装置 - Google Patents

数字信号记录装置和重放装置 Download PDF

Info

Publication number
CN1430223A
CN1430223A CN03102923A CN03102923A CN1430223A CN 1430223 A CN1430223 A CN 1430223A CN 03102923 A CN03102923 A CN 03102923A CN 03102923 A CN03102923 A CN 03102923A CN 1430223 A CN1430223 A CN 1430223A
Authority
CN
China
Prior art keywords
signal
digital signal
bit digital
sampling frequency
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03102923A
Other languages
English (en)
Other versions
CN1264160C (zh
Inventor
野口雅义
市村元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1430223A publication Critical patent/CN1430223A/zh
Application granted granted Critical
Publication of CN1264160C publication Critical patent/CN1264160C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3028—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
    • G11B2020/00065—Sigma-delta audio encoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

在由第一取样频率∑Δ调制的1位数字信号与由低于第一取样频率的第二取样频率∑Δ调制的1位数字信号之间进行转换的转换装置。由第二取样频率∑Δ调制的1位数字信号瞬间地变换成由第一取样频率∑Δ调制的1位数字信号。为了实现在转换时的抑制噪声发生的转换，用交叉衰落处理转换该变换的1位数字信号或由第一取样频率∑Δ调制的1位数字信号。

Description

数字信号记录装置和重放装置
本申请是1997年7月31日提交的名称为“1位数字信号处理装置，记录装置以及重放装置”的中国专利申请97118664.2的分案申请。
技术领域
本发明涉及一种转换和输出利用∑Δ调制得到的1位数字信号的数字信号处理装置，记录该1位信号的记录装置和重放该1位数字信号的重放装置。
背景技术
利用∑Δ调制获得的高速1位信号和在通常的数字音频信号中使用的具有44.1KHz取样频率和16位的数据字长的所谓多位数字信号相比较，具有诸如等于44.1KHz的64倍的取样频率的1位的字长这样的极高的取样频率和短字长，以及其特征在于有宽的传输频率范围。另外，由于取样频率为44.1KHz×64＝2.8224MHz，所以与20KHz的常规的音频范围相比具有足够高的动态范围。通过开发这些特性，1位信号能用于具有高音质或数据传输的记录器。
这种使用∑Δ调制的电路本身不是新的技术，由于电路结构容易作在IC中和较容易实现高的精度，所以这种电路目前常常使用于各种A/D转换器中。这种∑Δ调制信号能够通过简单的模拟低通滤波器来重新变换成模拟音频信号。
同时，和通常的多位系统比较，上述的高质量1位音频信号往往增大了数据容量。为了节省数据容量，可以使用较低取样频率的1位音频信号。然而，在这种情况下，信号质量必然会被降低，因此希望在相同的装置中，从一种介质到另一种介质，以及从在给定的介质中优选的一种质量到另一种质量地在高取样频率的1位音频信号和低取样频率的1位音频信号之间进行转换和记录选择的1位音频信号。
同时，由于1音频信号是时间轴上被调制的信号，如果具有不同取样频率的两个不同线路的1位数字信号被直接转换，将在转换点产生大的噪声。
发明内容
因此，本发明的目的在于提供一种数字信号记录装置，借此，被以不同的取样频率进行了∑Δ调制的并被记录在相同记录介质上的两个线路的1位数字信号能够以无噪声的方式被转换。
本发明的另一个目的是提供一种数字信号记录装置，借此，被以不同的取样频率进行了∑Δ调制的并被记录在相同的记录介质上的两个线路的1位数字信号能够在抑制记录介质的耗损的同时被记录。
本发明还有另一个目的在于提供一种数字信号重放装置，借此，被以不同的取样频率进行了∑Δ调制的并被记录在相同的记录介质上的两个线路的1位数字信号能够在实现被以不同的取样频率进行了∑Δ调制的并被记录在相同的记录介质上的两个线路的1位数字信号之间的平滑转换的同时被重放。
在一个方面中，本发明提供一种在第一1位数字信号和第二1位数字信号之间进行转换的数字信号处理装置，第一1位数字信号是以第一取样频率取样的，第二1位数字信号是以比第一取样频率低的第二取样频率取样的，该数字信号处理装置包括：把用第二取样频率取样的第二1位数字信号变换成用第一取样频率取样的第三1位数字信号的变换装置，在由该变换装置输出的第三1位数字信号和第一1位数字信号之间进行转换的转换装置，和从该转换装置输出以第一取样频率取样的1位数字信号的输出装置。
在另一方面中，本发明提供了一种按照预定的定时在以第一取样频率取样的第一1位数字信号和以比第一取样频率低的第二取样频率取样的第二1位数字信号之间进行转换的数字信号处理装置。该数字信号处理装置具有将用第二取样频率取样的第二1位数字信号变换为用第一取样频率取样的第三1位数字信号的变换装置；将第一1位数字信号变换为多位数字信号的第一位长度变换装置；变换第三1位数字信号为多位数字信号的第二位长度变换装置；用以幅度控制由第一位长度变换装置变换的多位数字信号的第一幅度控制装置；用以幅度控制由第二位长度变换装置变换的多位数字信号的第二幅度控制装置；用以求出由第一幅度控制装置在幅度方向上控制的多位数字信号与由第二幅度控制装置在幅度方向上控制的多位数字信号的和的加法装置；用第一取样频率再取样由加法装置输出的多位数字信号的再量化装置；用以检测由再量化装置量化的1位数字信号和第一1位数字信号之间的模式符合或者由再量化装置量化的1位数字信号和第三1位数字信号之间的模式符合的模式符合检测装置，以及按照预定的定时，根据模式符合检测装置检测的结果，在第一1位数字信号、第三1位数字信号和由再量化装置量化的1位数字信号之间进行转换的转换装置。
在再一方面中，本发明提供了把1位数字信号记录在记录介质上的数字信号记录装置，该1位数字信号是用第一取样频率取样的第一1位数字信号，或者是通过用第一取样频率内插以低于第一取样频率的第二取样频率取样的第二1位数字信号而获得的第三1位数字信号，第一1位数字信号或第三1位数字信号按照预定的定时进行转换以便被传输。该数字信号记录装置具有检测第三1位数字信号的检测装置，在该检测装置检测第三1位数字信号期间对第三1位数字信号进行抽取的抽取装置，以及把调制器的数据记录在记录介质上的记录装置，第三1位数字信号经抽取装置输入调制器，而第一1位数字信号在没有抽取装置介入的情况下输入调制器。
在还一个方面中，本发明提供了重放记录有以第一取样频率取样的第一1位数字信号和以低于第一取样频率的第二取样频率取样的第二1位数字信号的记录介质的数字信号重放装置，该装置包括解调从记录介质重放的数字信号的解调装置，从由记录介质重放的数字信号中抽取以第二取样频率取样的第二1位数字信号的抽取装置，根据第一取样频率对抽取装置抽取的第二1位数字数号进行先前值保持以便变换成为第一取样频率的第三1位数字信号的变换装置，和用以在没有变换装置的介入的情况下输出第一1位数字信号和变换第二1位数字信号以及输出该变换信号的输出装置。
用本发明的数字信号处理装置，由于用内插装置内插低速率信道输入的1位数字信号来输出等于低速率的整数n倍的高速率信道的内插的1位数字信号，和用交叉衰落处理装置在高速率信道内插1位数字信号和高速率信道输入1位数字信号之间进行转换，使得两路由不同取样频率∑Δ调制的1位数字信号的低噪声转换的实现成为可能。
另外，用本发明的数字信号记录装置，由于通过内插低速率信道输入1位数字信号得到的是低速率的整数n倍的内插的高速率信道1位数字信号由抽取装置用1/n的系数抽取，和来自该抽取装置的低速率信道输入1位数字信号或高速率信道1位数字信号由记录装置记录在记录介质上，所以用不同的取样频率∑Δ调制的两路1位数字信号能够以消除记录介质消耗的方式被记录。
同样，用本发明的数字信号重放装置，由于低速率信道1位数字信号和具有等于以上低速率的整数n倍的高速率信道1位数字信号由重放装置重放，和用内插装置内插多速率1位数字信号的低速率信道1位数字信号，所以能够以两路信号间的平稳转换的方式来重放用不同取样频率∑Δ调制的两路1位数字信号。
附图简述
图1是体现本发明的1位音频信号转换装置的方框图；
图2是产生1位数字信号的∑Δ调制器的方框图；
图3A是用低取样频率取样的1位数字信号SB的定时图；
图3B是将用低取样频率取样的1位数字信号SB变换成用高取样频率取样的1位数字信号的定时图；
图4是图1所示方框图的详尽的方框图；
图5是构成∑Δ调制器的积分器的电路图；
图6是∑Δ调制器15的内部结构；
图7是构成∑Δ调制器的积分器的第二个实施例的电路图；
图8是图4中所示幅度控制器104的方框图；
图9是图4中所示幅度控制器110的方框图；
图10A是转换输入7位数字信号SA为输入的内插1位数字信号SC的取样频率转换请求信号SH的定时图；
图10B是转换输入1位数字信号SA为通过由预量化器装置量化的7位数字信号SB输入的内插1位数字信号SC的定时图；
图11A是取样频率转换请求信号SH的定时图；
图11B是取样频率变换周期通知信号SF的定时图；
图11C是输入1位数字信号SA的定时图；
图11D是内插的1位数字信号SC的定时图；
图11E是由转换开关117输出的1位数字信号SD的定时图；
图12是图4的幅度控制输出调节单元105的第一实施例的方框图；
图13A是表示在幅度控制器104中的系数发生器输出Sj1的定时图；
图13B是表示在幅度控制器104中的输出SK的定时图；
图13C是表示电平差检测器的输出SU的定时图；
图13D是表示在幅度控制器109中的系数发生器输出Sj2的定时图；
图13E是表示在幅度控制器109中的输出SV的定时图；
图13F是表示累积加法器输出SM的定时图；
图13G是表示减去值控门输出SW的定时图；
图13H是加/减输出的定时图；
图14是图4中的幅度控制输出调节单元105的第二实施例的方框图；
图15A是表示在幅度控制器104中的系数发生器输出Sj1的定时图；
图15B是表示在幅度控制器104中的输出SK的定时图；
图15C是表示在幅度控制器109中的系数发生器输出Sj2的定时图；
图15D是表示在幅度控制器109中的输出SV的定时图；
图15E是表示电平差检测器的输出SU的定时图；
图15F是表示累积加法器输出SM的定时图；
图15G是表示减去值控制门输出SW的定时图；
图15H是加/减输出SX的定时图；
图16是表示图4中的幅度控制输出调节单元105的第三实施例的方框图；
图17是图4中的幅度控制输出调节单元105的第四实施例的方框图；
图18A是积分的值Sα的定时图；
图18B是和过剩值减结果Sβ的定时图；
图19是实施本发明的1位音频信号记录装置；
图20A是表示取样频率变换周期通知信号SF的定时图；
图20B是表示图19所示的输入1位数字信号SD的定时图；
图20C是表示图19所示的下取样(down sampled)的1位音频信号SG1的定时图；
图21A是表示图19所示的下取样(down sampled)的1位音频信号SG1的定时图；
图21B表示在图19中的记录/重放介质46上记录的数据；
图21C表示在转换定时时图19的记录介质的记录线性速度的变化；
图22表示记录数据块的数据结构；
图23表示子数据的数据结构；
图24表示实施本发明的1位音频信号重放装置；
图25A表示在图24的记录/重放介质上记录的数据；
图25B是表示图24所示的取样频率变换周期通知重放信号SI的定时图；
图25C是在转换定时时图24的记录/重放介质的记录线性速度的变化；
图25D是多速率1位重放音频信号SR的定时图；
图25E是用64×fs取样频率取样的1位重放音频信号SJ的定时图。
具体实施方式
结合附图将详细解释本发明的数字信号处理装置，记录装置和重放装置的优选实施例。
首先结合图1至图8解释数字信号处理装置的优选实施例。当前的实施例是1位音频信号转换装置，它被设计用来在使用等于64倍的紧致磁盘标准的取样频率fs(44.1KHz)的64×fs的取样频率∑Δ调制得到的1位音频信号和在使用32×fs取样频率∑Δ调制得到的1位音频信号之间进行转换。信号SA和SB在以后有时候称之为64×fs/1位输入音频信号和32×fs/1位输入音频信号。
参见图1，在输入端11和12，1位音频信号转换装置分别接收64×fs/1位输入音频信号SA和32×fs/1位输入音频信号SB。
虽然取样频率不同，但是如图2所示，64×fs/1位输入音频信号SA或32×fs/1位输入音频信号SB是由∑Δ调制器产生的。
这个∑Δ调制器通过输入端1通过加法器2提供输入音频信号给积分器3。积分器3的输出提供给比较器4，比较器将其与例如输入音频信号的中性点电位(0伏)相比较，和在每个取样周期将其量化成1位信号。如前所述，作为取样周期的取样频率是64×fs或32×fs。这些量化的数据通过1位数字/模拟(D/A)转换器7加到加法器2以便将其加给来自输入端1的输入音频信号。这就使得比较器4输出64×fs/1位输入音频信号SA或32×fs/1位输入音频信号SB给1位输入音频信号转换装置的输入端11或12。
1位数字信号转换装置包括用以便输出有时在此称之为64×fs/1位内插音频信号的具有64×fs取样频率的1位内插音频信号的先前值保持处理来处理来自输端12的32×fs/1位输入音频信号的内插单元13，和处理来自内插单元13的64×fs/1位内插音频信号SB1和具有通过无噪声转换的交叉衰落的64×fs/1位输入音频信号以便在输出端16输出64×fs/1位音频转换信号SD的交叉衰落转换单元14。
内插单元13直接保持重复32×fs/1位输入音频信号SB的取样和重复该取样以输出64×fs/1位内插音频信号SB，其中相同数据的两个取样相继出现，如图3A和图3B所示。这个64×fs/1位内插音频信号SB具有32×fs/1位输入音频信号SB的两倍的速率。
参见图4，交叉衰落转换处理单元14有一个用16的最初级反馈环和下一级返馈环间的增益系数输出1位∑Δ再调制的64×fs的信号的∑Δ调制器115，有时在这里称该1位再调制的64×fs的信号为64fs/1位∑Δ再调制信号，该处理单元14还有一个延时来自输入端101的64×fs/1位输入音频信号SA预定数目的样值的延时线102。交叉衰落转换处理单元14还有一个将64×fs/1位输入音频信号SA的幅度电平与加到在∑Δ调制器115中所用的初级积分器的反馈信号的幅度电平匹配的位长度变换器，和用以控制其幅度电平由位长度变换器103调节的第一电平调节信号的幅度电平的幅度控制器104。该交叉衰落转换处理单元14还有延时64×fs/1位内插音频信号SB1预定数目的样值的延时线108，一个将64×fs/1位内插音频信号SB1的幅度电平与加到在∑Δ调制器115中使用的初级积分器的反馈信号的幅度电平匹配的位长度变换器109，和控制其幅度电平由位长变换器109调节的第二电平调节信号的幅度电平的幅度控制器110。交叉衰落转换处理单元14还有一个由减去值计算控制器构成的幅度控制输出调节单元105，该减去值计算控制器用以从幅度控制器104，110的两个输入/输出信号和/或从∑Δ调制器115中的信号为∑Δ调制产生一个信号和产生和减去在幅度控制周期期间在控制处理中得到的减去数据。该交叉衰落转换处理单元14还有控制幅度控制器104，110的转换控制器118，∑Δ调制器115，幅度控制输出调节单元105和转换开关117，以及检测延时线102提供的1位输入音频信号、延时线108提供的1位内插音频信号SB1和∑Δ调制器115的输出SC之间的相符的模式符合检测器116。
∑Δ调制器115是由5个积分器构成的5阶∑Δ调制器，该积分器是这样构成的，通过移位器62将加法器61的和输出移位，然后将该移位的输出返回到加法器61。也就是由幅度控制输出调节单元105输出的以便加到∑Δ调制器115的16位信号SX，通过加法器20由第一个积分器21积分，在它馈送给第二级以前被第一个系数放大器22用系数1/16乘。输入到第二级的输入信号通过加法器23由第二积分器24积分，以便在传送给第三级以前被第二系数放大器用1/8的系数。输入到第三级的输入信号通过第三级加法器26被第三积分器27积分，以便它在传送给第四级以前被第三系数放大器28用1/4的系数乘。输入到第四级的输入信号通过加法器29由第四积分器30积分，以便它在传送给第五级以前被第四系数放大器31用1/2的系数乘。输入到第五级的输入信号通过加法器32由第五积分器积分，然后由1位量化器34量化成传送给模式相符检测电路116的1位信号，该1位信号被位长度更换器35变换成反馈给加法器20，23，26，29和30的16位信号。
因此，在没有积分器的∑Δ调制器115中1位量化器的两侧的下级反馈到初级反馈环的增益系数是16的整数值。为了满足增益系数16，在延时线102，108中延时的样值数设定为16。
同时，如图6所示∑Δ调制器115是由串联连接的五个积分器构成的五阶∑Δ调制器。积分器是这样构成的，如图7所示，在加法器63的和输出反馈到加法器63期间，如图7所示，加法器63的和输出被移位器64延时。在这种情况下，样值的预定数目是对应增益系数16的15(＝16-1)。
在来自延时线102，108的延时信号转换和选择的时间期间，∑Δ调制器115设定所包括的积分器的初始值为0。
交叉衰落转换处理器14有一个检测64×fs/1位输入音频信号SA和64×fs/1位内插音频信号SB1之间的多个样值相符的模式符合检测器16。使用由模式符合检测器116得到的控制信号，转换开关117在64×fs/1位输入音频信号SA，64×fs/1位内插音频信号SB’和64×fs/1位∑Δ再调制信号SC之间转换。
参见图8，幅度控制器104有一个乘法器121和系数发生器122。乘法器121将来自位长度转换器的第一电平调节信号SI1与来自系数发生器122的系数输出Sj1相乘。该幅度控制器104然后发送幅度控制器输出SK给幅度控制输出调节单元105。
参见图9，幅度控制器110具有一个乘法器123和系数发生器124。乘法器123将来自位长度转换器109的第一电平调节信号SI2与来自系数发生器124的系数输出Sj2相乘。幅度控制器110然后发送幅度控制器输出SV给幅度控制输出调节单元105。
在幅度控制输出调节单元105中的减去值计算控制器可以用多种方法构成。随后可替换的说明结构。
参照图10A和10B解释由交叉衰落转换处理器完成的与交叉衰落一道的交叉衰落处理操作。图10A和图10B是当取样频率转换请求信号加到图4的控制信号输入端15时，转换开关17通过转换控制器118完成转换控制的定时图。
首先，在通过控制信号输入端15接收取样频率转换请求信号SH的方面，转换控制器118等待由模式符合检测器116进行的模式符合处理。在模式符合处理结束之后，转换控制器118发送开关转换信号SE给转换开关，以从64×fs/1位输入音频信号SA转换成64×fs/位∑Δ再调制信号SC。
这时候，由幅度控制输出调节单元105将通过设定在幅度控制器104中的系数发生器122的系数为1得到的幅度控制器输出SK以及通过设定在幅度控制器110中的系数发生器124的系数为0得到的幅度控制器输出SV求和得到的和信号SX输进∑Δ调制器115。
转换控制器然后使得在幅度控制器104中的系数发生器122的系数发生器输出SJ1的转变从1到0和在幅度控制器110中的系数发生器124的系数发生器输出SJ2的转变由0到1。
幅度控制输出调节单元105提供以逐渐减小的幅度控制器输出SK和逐渐增加的幅度控制器输出SV。幅度控制输出调节单元传送交叉衰落处理的和信号SX给∑Δ调制器115。在交叉衰落处理结束以后，在交叉衰落处理周期期间在控制处理中得到的减法的数据逐渐地从和信号或者从∑Δ调制器里面减去。在减处理结束之后，和在模式符合检测器116中的模式符合处理结束以后，开关转换信号SE传送到转换开关117，以便从64×fs/1位∑Δ再调制信号SC转换到64×fs/1位内插音频信号SB’。
用这种方式，交叉衰落转换处理器14将64×fs/1位输入音频信号SA转换成64×fs/1位内插音频信号SB’。而且，使用转换控制器。交叉衰落转换处理器14驱动来自输入端17的取样频率变换周期通知信息SF。这个取样频率变换周期通知SF是在通知内插32×fs/1位输入音频信号SB得到的64×fs/1位内插音频信号SB’的周期的64×fs/1位音频转换信号SD中的信号。
参照图11A至11E，具有有交叉衰落转换处理器14的以上实施例的1位音频信号转换装置的整个操作以后将解释。
当取样频率转换请求信号SH传送给交叉衰落转换处理器14时，从64×fs/7位输入音频信号SA通过64×fs/1位∑Δ再调制信号SC到64×fs/1位内插音频信号SB’发生转换转变。64×fs/1位音频转换信号SD在输出端16输出。在此，32×fs/1位内插音频信号SB是由内插单元13变换成64×fs/1位内插音频信号SB’。因此，交叉衰落转换处理器14的工作好象是它相互交叉衰落两个64×fs/1位音频信号。
由于64×fs/1位内插音频信号SB’是相同的数据的两个取样彼此相连的信号，在由交叉衰落转换处理器14的伴随交叉衰落的转换得到的64×fs/1位音频信号SD经受好象是从64×fs/1位音频信号向32×fs/1位转换所出现的转变。
因此，当从1位音频信号转换装置的输出端16导出的1位输出信号通过低通滤波器恢复为模拟音频信号时，一个人能听到由64×fs/1位输入音频信号SA到32×fs/1位内插音频信号SB的噪声抑制转换声音。
同时，交叉衰落转换处理器14的幅度控制输出调节单元105能构成如下面给出的一些说明性示例。
首先，解释图12中所示幅度控制输出调节单元105的第一个说明例。
幅度控制输出调节单元105包括一个用以检测来自位长度变换器103的第一电平调节信号和幅度控制器104的幅度控制输出间的电平差的电平差检测器。幅度控制输出调节单元105还有一个在第一和第二电平调节信号周期，用幅度电平宽度长度累积求和来自电平差检测器106的电平差SU和对应来自位长度变换器109的由幅度控制器110输出的幅度控制的第二电平调节信号的累积加法器11和用以由加法器/减法器114逐步减去累积加法器111和第一和第二电平调节信号的累积和SM的减去值计算控制门112。该累积加法器111和减去值控制门112构成减去值计算控制器113。图5所示的是与图4所示的相同的另一种方案。转换开关117由转换控制器执行的转换控制的定时图类似于图10中所示的。
前述的第一说明性实例的具有幅度控制输出调节单元105的交叉衰落转换控制器14的操作结合图13A至13H全面的定时图给予解释。
在通过控制信号输入端15接收取样频率转换请求信号SH，转换控制器118首先等待在模式符合检测器116中的模式符合处理，而且在模式符合检测以后给转换开关117传送开关转换信号SE以便作出从64×fs/1位输入音频信号SA到64×fs/1位∑Δ再调制信号SC的转换。
在这时，由幅度控制输出调节单元105的加法器将设定在幅度控制器104中的系数发生器122的系数为1所得到的幅度控制器输出SK与设定在幅度控制器110中的系数发生器124的系数为0所得到的幅度控制器输出SV的和的和信号SX输入给∑Δ调制器115。
转换控制器118使得在幅度控制器104中的系数发生器122的系数发生器输出SJ1的转变从1到0和在幅度控制器110中的系数发生器124的系数发生器输出SJ2的转变由0到1。
在该其间，电平差检测器106检测从电平调节信号SI1的幅度电平(最大幅度电平)到加法器/减法器114的输入信号电平的差SU。转换控制器118控制在其间的累积加法器111，以便将该电平差SU和幅度控制器110的输出SV累积求和。
当转换系数发生器输出SJ1和SJ2分别地达到0和1时，转换控制器118使得存储在累积加法器111中的数据SM通过减法器控制门112逐步地由加法器/减法器114从幅度控制器输出SK和幅度控制器输出SV中减去。
当累积加法器111的累积和结果SM是零时，转换控制器118执行从64×fs1位∑Δ再调制信号SC到64×fs/1位内插音频信号SB’的转换控制。
交叉衰落转换处理器14的幅度控制输出调节单元105可以构成图14中所示幅度控制输出调节单元136(第二说明性示例)那样。
幅度控制输出调节单元136包括一个用以检测第二电平调节信号和由幅度控制器110幅度控制后的信号电平差的电平差检测器137，和一个用以在第一和第二电平调节信号的幅度电平控制周期用幅度电平宽度长度累积地将来自电平差检测器137的电平差与幅度控制器104控制过第一电平调节信号的幅度电平以后的信号电平相加的累积加法器138，以及由加法器/减法器141逐步地从第一和第二电平调节信号逐步减去累积加法器138的累积和的减去值计算控制门139。累积加法器138和减去值控制门139构成减去值计算控制器140。
结合在图15A至15H整个的定时图解释使用幅度控制输出调节单元136的交叉衰落转换器14的操作。在转换开关117由转换控制器118执行的转换控制的定时图类似于图10中所示的。
在接收通过控制信号输入端15的取样频率转换请求信号SH时，转换控制器118首先等待在模式符合检测器16中的模式符合处理，和模式符合检测之后传送开关转换信号SE给转换开关117，以便将64×fs/1位输入音频信号SA转换成64×fs/1位∑Δ再调制信号SC。
在这时，由幅度控制输出调节单元的加法器/减法器将由于设定在幅度控制器104中的系数发生器122的系数为1得到的幅度控制器输出SK与由于设定在同步转速度控制器110中的系数发生器124的系数为0得到的幅度控制器输出SV相加得到的和信号SX传送给∑Δ调制器115。
转换控制器118然后使得在幅度控制器104中的系数发生器122的系数发生器输出SJ1的转变由1至0和在幅度控制器110中的系数发生器124的系数发生器输出SJ2的转变由0至1。
在此期间，电平差检测器137检测由电平调节信号SI2的幅度电平(最大幅度电平)与加到加法器/减法器141的输入信号的差SV。转换控制器118在将电平差SU与幅度控制器104的输出SK累积相加期间控制累积加法器138。
当转换系数发生器输出SJ1和SJ2分别地达到0和1时，转换控制器118使得存储在累积加法器138中的数据SM通过减法控制门139由加法器/减法器141逐步地从幅度控制器输出SK和幅度控制器输出SV中减去。
当累积加法器138的累积和输出SM是0时，转换控制器118通过模式符合眼随预置取样延时执行从64×fs/1位∑Δ再调制信号SC到64×fs/1位内插音频信号SB’的转换控制。
可以使用如图16所示的幅度控制输出调节单元143(第三说明性示例)构成交叉衰减转换处理器14。
该幅度控制输出调节单元143包括一个用以检测在与最大幅度电平宽度(等于两倍的上述的最大幅度电平)的∑Δ调制器151中的第一积分器153的积分值的过剩值的过剩值检测器149和逐渐地用加法器/减法器145从由加法器144输出的最大幅度电平信号中减去由过剩值检测器149检测的过剩值的减去值控制门147。该过剩值检测器149和减去值控制门147构成减去值计算控制器146。
∑Δ调制器151的第一加法器152和第一积分器153的下游连接到第一系数乘法器，然而，由第一积分器153输出的积分值Sα输送给减去值计算控制器146的过剩值检测器149。
转换控制器154控制幅度控制器104，∑Δ调制器151，幅度控制输出调节单元143和转换开关117。转换控制器154具体的特征在于减去值检测定时发生器155在幅度控制输出调节单元143中的减去值计算控制器146中产生减去值定时信号。
此后要解释使用幅度控制输出调节单元143的交叉衰落转换处理单元的操作。在通过控制信号输入端15接收取样频率转换请求信号SH中，转换控制器154首先等待在模式符合检测器116中的模式符合处理，在模式符合检测以后，传送开关转换信号SE给转换开关117，以便转换64×fs/1位输入音频信号SA为64×fs/1位∑Δ再调制信号SC。
在这时，用加法器144将通过设定幅度控制器104中的系控制器122的系数为1得到的幅度控制器输出SK和通过设定在幅度控制器110中的系数发生器124的系数为0得到的幅度控制器输出SV相加的和信号SX输入给∑Δ调制器151。
转换控制器154然后使得在幅度控制器104中的系数发生器122的系数发生器输出SJ1由1转变为0和使得在幅度控制器110中系数发生器124的系数发生器输出SJ2由0转变为1。
用交叉衰落分别地将幅度控制器104和幅度控制器110的输出变为0和1以后的点(时间)上，在转换控制器154中的减去值检测定时发生器155产生减去值检测定时信号。减去值控制门147从过剩值检测器149接收过剩值Sβ。
在预定数目的样值的模式符合处理跟随延时以后，转换控制器154控制从∑Δ调制器输出SC到内插信号SB’的转换。
也可以使用如图17所示(第四说明性示例)交叉转换处理器14的幅度控制输出调节单元158。
幅度控制输出调节单元158包括一个用以将来自最大幅度电平发生器162的正的最大幅度电平与在∑Δ调制器151中的第一积分器153的积分值Sα相加的加法器163和用以检测与等于上述的最大幅度电平两倍的最大幅度电平宽度有关的加法器163的和输出的过剩值的过剩值检测器164。该幅度控制输出调节单元158还有从由过剩值检测器164检测的过剩值减去正的最大幅度电平的减法器165和使用加法器/减法器161从由加法器159输出的最大的幅度电平信号减去减法器165(有时在此称之为和过剩值减法的结果)的减法输出Sβ的减去值控制门166。该加法器163，过剩值检测器164，减去器165，减去值控制门166和最大幅度电平发生器162构成减去值计算控制器161。
使用这个幅度控制输出调节单元158的交叉衰落转换控制器14的工作过程将结合在二进制处理操作过程中积分值Sα和减法器165的和过剩值减法结果Sβ的典型信号给予解释。
在通过控制信号输入端15接收取样频率转换请求信号SH，转换控制器154首先等待模式符合检测器116中的模式符合处理，在模式符合检测以后，输出开关转换信号SE给从64×fs/1位输入音频信号SA转换到64×fs/1位∑Δ再调制信号SC的转换开关117。
在这时，由加法器159将通过设定在幅度控制器104中的系数发生器122的系数为1而得到的幅度控制器输出SK与通过设定在幅度控制器110中的系数发生器124的系数为0而得到的幅度控制器输出SV相加得到的和信号SX输入给∑Δ调制器151。
转换控制器154于是使得在幅度控制器104中的系数发生器122的系数发生器输出SJ1由1转变到0和使得在幅度控制器110中的系数发生器124的系数发生器输出SJ2从0转变到1。
在幅度控制器104和幅度控制器110的输出由于交叉衰落分别变为0和1(最大幅度电平)以后的时间点，在转换控制器154中的减去值检测定时发生器155产生减去值检测定时信号。响应这个减去值检测定时信号，减去值控制门166从减法器165接收加法过剩值减去值Sβ。
此后将解释加过剩值减去值Sβ。在∑Δ调制器151中的第一个积分器153输出图18中所示的积分值Sα。如果最大幅度电平宽度是作为2的幂的二进制的1000，和低三位被检测和识别作为二进制的补码，这个检测的值直接就是从正的最大幅度电平的和的最大幅度电平宽度的过剩值减去正的最大幅度电平得到的过剩值减结果的总和Sβ。
在将正的最大幅度电平与由第一积分器153输出的积分值Sα由加法器163相加，由过剩值检测器164检测与和输出的最大幅度电平宽度有关的过剩值和由减法器165从过剩值减去该最大幅度电平而获得过剩值减结果的总和Sβ。这个过剩值减结果的总和Sβ是积分值Sα的低三位。
响应这个减去值检测定时信号，减去值控制门166接收由减法器160从和信号SX逐步减去信号Sβ的过剩值Sβ。
在预定数目取样的模式符合处理跟随延时以后，转换控制器154控制从64×fs/1位Δ∑调制的器输出SC到64×fs/1位内插信号Sβ的转换。
已经解释了幅度控制输出调节单元的几个说明性示例交叉衰落转换处理单元14的工作过程。可以用具有限幅的积分器或者用具有反馈环的积分器装备∑Δ调制器。
参见图19至图23，解释本发明的数字信号记录装置的优选实施例，它是接收通过输入端41由1位音频信号转换装置(图1所示)的输出端16输出的64×fs/1位音频转换信号SD的1位音频信号记录装置，而且选择用以在从1位音频信号SB’的输出端16得到的64×fs/1位音频转换信号SB’的周期期间为用32×fs的一米记录速率记录减半64×fs/1位内插音频信号SB’的取样频率。在当选择64×fs/1位内插音频信号SA时64×fs/1位音频转换信号SD的周期期间，信号SB’不是散去，而是以对应64×fs的记录速率直接记录。
参见图19，1位音频信号记录装置有一个用于仅仅抽取64×fs/1位音频转换信号SD的64×fs1位内插音频信号SB’和允许不可改变的64×fs/1位输入音频信号SA的通过的抽取单元43和用以通过编码器45记录由输入端42提供的取样频率变换周期通知信号SF和32×fs/1位音频信号SG’或者来自抽取单元43的64×fs/1位音频信号在诸如磁带或光盘的记录/重放介质46上。
由于64×fs/1位内插音频信号SB’是一连两次重复32×fs/1位输入音频信号SB的取样得到的信号，抽取器43为了输出32×fs/1位音频信号在两个取样中抽取一个取样。
该记录器44包括一个对32×fs/1位音频信号SG’或者64×fs/1位音频信号SG和取样频率变换周期通知信号SF编码的编码器45和用以控制在记录/重放介质上记录来自编码器45的记录数据的线性记录速度的记录/重放介质记录线性速度控制器47。
参照图20A至图20B解释1位音频信号记录装置的操作。当来自输入端42提供的取样频率变换周期通知信号通知由输入端41提供的64×fs/1位音频转换信号SD中的取样频率变换周期的抽取器43时，为了输出32×fs/1位音频信号SG’，抽取器43在相继出现的相同数据的两个取样中抽取一个，也就是用1位音频转换装置交叉衰落转换的64×fs/1位内插音频信号SB’。
如果来自抽取器43所提供的信号是上述的32×fs/1位音频信号SG’，记录器44在记录/重放介质46上以二分之一的记录速率记录通过编码器45的记录数据。而且该记录器44如图21C所示，在记录/重放介质记录线性速度控制器的帮助下，在由取样频率变换周期通知信号SF通知的取样频率变化周期期间控制记录/重放介质的线性记录速度为一半。
因此，如图21所示，在记录/重放介质46上32×fs/1位音频信号SG’的记录数据的记录消耗容量是64×fs/位音频信号SG的一半，因此，保证了在记录/重放介质46上的不变的数据记录密度。
当在记录/重放介质46上由编码器46记录32×fs/1位音频信号SG’的记录数据时，记录器44记录通知上述的取样频率通知周期的取样频率变换周期通知信号SF。当在记录/重放介质上记录数据时，编码器45加上同步信号，错误纠正奇偶性信号和根据作为记录的基本数据块单位的数据的预定大小的子代码数据。最后，如图22和23所示在子数据区域记录取样频率变换周期通知信号SF作为取样频率变换周期通知信息。
具体地说，在基本数据块内编码器45如图22所示，产生由8字节同步信号，3字节子数据，2028主数据和16字节错误纠正信号组成的数字信号串，以致如图23所示，它是以存储与4位频率倍数信息一起的4位取样频率变换周期通知信息，4位基本频率，1位加强和11位辅助数据。
这也就是编码器45编码32×fs/1位音频信号SG’和前述的取样频率变换周期通知信息或64×fs/1位音频信号SG成为图22中所示的数据块，以便在记录/重放介质46上将其记录。
如果记录/重放介质是盘式的以及取样频率转换点的数目为盘所限制，那些点可以作为磁道信息预先记录在上面。
参照图24，解释本发明的数字信号重放装置的优选实施例。本发明直接是一种从如图19中所示的1位音频信号记录装置记录有32×fs/1位音频信号SG’和取样频率变换周期通知信息或64×fs/1位音频信号SG的记录重放介质重放图25A至图25E所示的多速率/1位播放音频信号SR或64×fs/1位播放音频信号SJ的1位音频信号重放装置。该多速度/1位输出音频信号SR是具有64×fs/1位输出音频信号和32×fs/1位音频信号二者的1位音频信号。
这个1位音频信号重放装置包括一个从记录/重放介质46重放多速率1/位播放信号SR的重放单元51和处理由具有预值保持在输出端56输出的64×fs/1位输出音频信号的重放单元51重放的多速率/1位播放信号SR中包含的32×fs/1位输出音频信号的内插单元54。
重放单元51具有解码从记录/重放介质46读出的播放数据的解码器52和用以在从记录/重放介质46重放数据期间控制线性重放速率的记录/重放介质播放线性速度控制器53。
内插器54处理包含在具有上述的预值保持在输出端56输出的64×fs/1位播放音频信号SJ的多速率/1位播放信号SR中的32×fs/1位播放音频信号。同时，在输出端55也能得到多速率/1位播放的音频信号SJ。
参照图25A至图25E解释1位音频信号重放装置的工作过程。解码器52解码从记录/重放介质46得到的数据块中的多速率/1位播放的信号SR和多位播放音频信号SR以及取样频率变换周期通知信号SE。当接收取样频率变换周期通知信号SF的记录/重放介质播放线性速率控制器53了解到32×fs/1位音频信号已被选择，该控制器53控制播放线性速度为64×fs的一半。允许解码器52解码该多速率/1位播放的音频信号SR。
在接收取样频率变换周期通知信号SF时，内插器54处理包含在用预值保持在输出端56输出的64×fs/1位播放音频信号SJ的多位播放音频信号SR中的32×fs/1位播放信号周期的数据。
如果用播放D/A转换器将从输出端56得到的输出信号转变换成模拟音频信号，一个人能听到类似如果64×fs/1位播放音频信号SJ不间断地输入所产生的声音。
可以看到，用前面述及的现在的1位音频信号重放装置能顺利地将64×fs/1位音频信号转换成32×fs/1位音频信号。

Claims (3)

1、用以在记录介质上记录1位数字信号的数字信号记录装置，所说的1位数字信号是用第一取样频率取样的1位数字信号或者用第一取样频率内插用低于所说第一取样频率的第二取样频率取样的第二1位数字信号所得到的第三1位数字信号，所说的第一1位数字信号或所说的第三1位数字信号按照预预定的定时被转换以便被传输，所说数字信号记录装置有：
检测第三1位数字信号的检测装置；
在所说检测装置检测所说第三1位数字信号期间，抽取第三1位数字信号的抽取装置；和
在记录介质上记录所说调制器的数据的记录装置，所述第三1位数字信号通过抽取装置输入该调制器，而第一1位数字信号在没有所说抽取装置介入的情况下输入所说调制器。
2、根据权利要求1的数字信号记录装置，还有：
当输入数字信号从第一1位数字信号转换到第三1位数字信号时，控制记录介质的传送速度的记录速度控制装置。
3、用以重放记录有用第一取样频率取样的第一1位数字信号和用低于第一取样频率的第二取样频率取样的第二1位数字信号的记录介质的数字信号重放装置，它有：
从由记录介质重放的数字信号提取以第二取样频率取样的第二1位数字信号的提取装置；
对由所说的提取装置根据变换成第一取样频率取样的第三1位数字信号的第一取样频率提取的第二1位数字信号进行先前值保持；和
用以在没有所说变换装置介入的情况下输出第一1位数字信号和变换第二1位数字信号并输出该变换信号的输出装置。
CNB03102923XA 1996-07-31 2003-01-20 数字信号记录装置和重放装置 Expired - Lifetime CN1264160C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20217696A JP3339315B2 (ja) 1996-07-31 1996-07-31 ディジタル信号処理装置、記録装置及び再生装置
JP202176/96 1996-07-31
JP202176/1996 1996-07-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN97118664A Division CN1126266C (zh) 1996-07-31 1997-07-31 1位数字信号处理装置,记录装置以及重放装置

Publications (2)

Publication Number Publication Date
CN1430223A true CN1430223A (zh) 2003-07-16
CN1264160C CN1264160C (zh) 2006-07-12

Family

ID=16453230

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB031029221A Expired - Lifetime CN1225090C (zh) 1996-07-31 1997-07-31 1位数字信号处理装置
CN97118664A Expired - Lifetime CN1126266C (zh) 1996-07-31 1997-07-31 1位数字信号处理装置,记录装置以及重放装置
CNB03102923XA Expired - Lifetime CN1264160C (zh) 1996-07-31 2003-01-20 数字信号记录装置和重放装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB031029221A Expired - Lifetime CN1225090C (zh) 1996-07-31 1997-07-31 1位数字信号处理装置
CN97118664A Expired - Lifetime CN1126266C (zh) 1996-07-31 1997-07-31 1位数字信号处理装置,记录装置以及重放装置

Country Status (5)

Country Link
EP (1) EP0822666B1 (zh)
JP (1) JP3339315B2 (zh)
KR (1) KR100484398B1 (zh)
CN (3) CN1225090C (zh)
DE (1) DE69730662T2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003006991A (ja) * 2001-06-21 2003-01-10 Sony Corp デジタル信号処理装置及びデジタル信号処理方法、並びにデジタル信号再生受信システム
JP4059238B2 (ja) * 2004-09-16 2008-03-12 ソニー株式会社 デジタル信号処理装置及びデジタル信号処理方法
JP2010249940A (ja) * 2009-04-13 2010-11-04 Sony Corp ノイズ低減装置、ノイズ低減方法
JP6807031B2 (ja) 2015-06-10 2021-01-06 ソニー株式会社 信号処理装置、信号処理方法、およびプログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129311A (ja) * 1990-09-19 1992-04-30 Matsushita Electric Ind Co Ltd ミューティング装置
US5497152A (en) * 1993-09-13 1996-03-05 Analog Devices, Inc. Digital-to-digital conversion using non-uniform sample rates
US5617088A (en) * 1994-01-26 1997-04-01 Sony Corporation Sampling frequency converting device and memory address control device
JP3576208B2 (ja) * 1994-06-24 2004-10-13 Ｎｅｃインフロンティア株式会社 Ｄｓｐによるビットレート切換機能付データ圧縮方法および装置

Also Published As

Publication number Publication date
EP0822666A3 (en) 1999-10-06
CN1430333A (zh) 2003-07-16
JPH1051311A (ja) 1998-02-20
CN1264160C (zh) 2006-07-12
EP0822666A2 (en) 1998-02-04
DE69730662T2 (de) 2005-09-22
KR100484398B1 (ko) 2005-09-14
CN1183680A (zh) 1998-06-03
CN1225090C (zh) 2005-10-26
DE69730662D1 (de) 2004-10-21
JP3339315B2 (ja) 2002-10-28
CN1126266C (zh) 2003-10-29
EP0822666B1 (en) 2004-09-15
KR980012967A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
CN1143312C (zh) 信息记录的设备和方法
CN1133985C (zh) 信号记录/再生装置和方法
CN1180633C (zh) 视频数据处理设备和视频数据处理方法
CN1215510A (zh) 宽频带声音信号编码装置、宽频带声音信号解码装置、宽频带声音信号编码解码装置和宽频带声音信号记录媒体
CN1289124A (zh) 记录设备、记录方法和盘形记录介质
CN1101617C (zh) 取样速率转换方法和装置
CN1691765A (zh) 信息处理设备、成像设备、信息处理方法及程序
CN1705017A (zh) 数字信息再生装置和方法
CN1130719C (zh) 多声道音频再现设备
CN1685723A (zh) 发送装置、发送方法、再现装置、再现方法、程序及记录介质
JPH08274646A (ja) ディジタル信号処理方法及び装置
CN1264160C (zh) 数字信号记录装置和重放装置
CN1242624C (zh) 编码装置与编码方法
CN1893284A (zh) 声音再现装置
CN1240047C (zh) 数字信号处理设备和方法、及数字信号播放/接收系统
CN1185628C (zh) 用于实现音频速度转换的系统和方法
CN1674445A (zh) 数字信号处理装置和数字信号处理方法
JP3334413B2 (ja) ディジタル信号処理方法及び装置
CN100581234C (zh) 记录再现装置
CN1568616A (zh) 文件生成装置及数据输出装置
KR101171304B1 (ko) 디지털 방송 수신기에서의 데이터 저장장치 및 방법
CN1122219C (zh) 内插电路和配有该电路的重放设备或存储设备及其内插法
CN1114211C (zh) 记录和再现视频信号的方法和装置
TWI254920B (en) Audio frequency shifting during video trick modes
CN1975906A (zh) 信息再现设备和信息再现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060712