CN1427476A - 双层硅碳化合物阻障层 - Google Patents
双层硅碳化合物阻障层 Download PDFInfo
- Publication number
- CN1427476A CN1427476A CN 01143894 CN01143894A CN1427476A CN 1427476 A CN1427476 A CN 1427476A CN 01143894 CN01143894 CN 01143894 CN 01143894 A CN01143894 A CN 01143894A CN 1427476 A CN1427476 A CN 1427476A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon carbon
- integrated circuit
- carbon compound
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明揭露了一种应用于半导体集成电路中的双层硅碳化合物阻障层及其形成方法。本发明的双层硅碳化合物阻障层覆盖于一金属导线层以及一第一介电层上。该双层硅碳化合物阻障层利用等离子体加强化学气相沉积制作工艺形成，其具有一氮掺杂硅碳化合物底层以及一氧掺杂硅碳化合物上层。此外，该氮掺杂硅碳化合物底层具有一最小厚度，用以避免该金属导线层的金属原子扩散至一第二介电层中，同时避免该掺杂氧硅碳化合物上层中的氧原子扩散至该金属导线层中。
Description
技术领域
本发明涉及一种集成电路结构(integrated circuit)，特别是涉及一种双层(bilayer)硅碳化合物阻障层，尤其应用于金属内连线制作工艺(interconnectmetallization applications)。
背景技术
近年来，随着对高速元件(high speed)的需求增加，低介电常数材料与低导电性物质的发展也持续进行。基本上，内连线结构的效能与速度可以RC延迟(RC delay)来表示，其中R代表导线的电阻值(resistance)，C代表介电材料在两导线之间的电容值(capacitance)。因此，使用具有较低介电常数的介电材料即可降低金属间(inter-metal)电容，从而产生较低的RC延迟以及较高的操作效能。
双镶嵌(dual damascene)制作工艺是目前0.25微米以下高速逻辑元件制作所广泛使用的金属内连线技术。在双镶嵌制作工艺中，金属内连线被限定于一预先蚀刻于一介电层中的沟渠中。目前最常使用于双镶嵌制作工艺的金属导线材料为铜，而扮演电连接不同层导线角色的接触窗插塞也同时与铜导线一同形成于一接触窗(via)中。如同现有该项技术内容所知，典型的双镶嵌技术包括有：(1)接触窗优先(via-first)制作工艺；(2)自行对准(self-aligned)制作工艺；以及(3)沟渠优先(trench-first)制作工艺。
不论采用上述何种制作工艺，最后都会在填入导线沟渠中的金属层上沉积一阻障层(barrier layer)。阻障层的目的是要防止金属向外迁移(migration)，同时防止金属氧化。现有的方法是采用氮化硅作为阻障层的材料，然而，氮化硅的介电常数过高(＞6.5)，导致金属内连线操作速度下降。在美国专利第5,103,285号中，Furumura等人则提出利用硅碳化合物(silicon carbide，SiC)(其介电常数约为4-5之间)用来作为一硅基材与一金属导线层的阻障材料。在美国专利第5,818,071号中，Mark等人则将非晶硅(amorphous)硅碳化合物阻障材料应用在金属导线与介电层之间，以防止金属的扩散。
虽然硅碳化合物具有低介电常数以及好的铜阻障能力，然而，它在应用上也具有一些致命缺陷，包括：(1)低崩溃电压(breakdown voltage)；(2)高的漏电流；以及(3)不稳定的薄膜特性。因此，如何获得一低介电常数阻障材料，又可以同时解决上述问题，是目前的一个重要课题。
发明内容
本发明的目的在于提供一种具有高效能(high performance)/高可靠度(high reliability)的金属内连线结构。
本发明的另一目的在于提供一种双层硅碳化合物阻障层的应用，以解决上述问题。
本发明的目的是这样实现的，即提供一种集成电路(integrated circuit)，其包括有：至少一金属导线层，镶嵌于一第一介电层表面上；一复层硅碳化合物阻障层(multi-layer SiC-based barrier)，覆盖于该金属导线层以及该第一介电层上；以及一第二介电层，覆盖于该双层硅碳化合物阻障层上。
本发明还提供一种集成电路，其包括有：至少一金属导线层，镶嵌于一第一介电层表面上；一双层硅碳化合物阻障层，覆盖于该金属导线层以及该第一介电层上；以及一第二介电层，覆盖于该双层硅碳化合物阻障层上；其中该双层硅碳化合物阻障层具有一氮掺杂硅碳化合物底导以及一氧掺杂硅碳化合物上层(oxygen-doped SiC top layer)现场(in-situ)沉积于该氮掺杂硅碳化合物底层上，且该氮掺杂硅碳化合物底层具有一最小厚度，用以避免该金属导线层的金属原子扩散至该第二介电层中，同时避免该氧掺杂硅碳化合物上层中的氧原子扩散至该金属导线层中。
附图说明
图1为本发明一金属内连线的剖面示意图。
具体实施方式
本发明的技术特征在于采用一以硅碳化合物为基础(SiC-based)的双层复合薄膜作为金属内连线的阻障层。此双层复合薄膜包括有一氮掺杂硅碳化合物底层(nitrogen-doped SiC bottom layer)以及一氧掺杂硅碳化合物上层(oxygen-doped SiC top layer)。氮掺杂硅碳化合物底层具有极佳的电性，包括高崩溃电压以及低漏电流。氧掺杂硅碳化合物上层则具有高崩溃电压以及极佳的薄膜稳定性。本发明的用意即在将两层的优点结合在一起，形成一复合阻障层，以同时拥有高崩溃电压、低漏电流以及薄膜稳定性。此外，本发明的复合阻障层与单一硅碳化合物层相比，本发明的复合阻障层具有更佳的机械强度。
依据本发明，一包括有一氮掺杂硅碳化合物底层以及一氧掺杂硅碳化合物上层的双层复合薄膜阻障层被覆盖于一金属导线上。单独使用氮掺杂硅碳化合物以及单独使用氧掺杂硅碳化合物，作为阻障层都各有其缺点。首先，单独使用氮掺杂硅碳化合物作为阻障层，则此阻障层中的氮原子可能会形成胺类(amine)化合物，导致深紫外光光致抗蚀剂的劣化或者光致抗蚀剂足部效应(footing effect)。其次，单独使用氧掺杂硅碳化合物作为阻障层，则阻障层中的氧原子有可能扩散至金属层中，造成金属导线氧化。因此，本发明以氮掺杂硅碳化合物(SiNxCy)作为复合阻障层的底层，以氧掺杂硅碳化合物(SiOxCy)作为复合阻障层的上层，其用意即在充分利用氧掺杂硅碳化合物的良好薄膜稳定性，并利用氮掺杂硅碳化合物来避免金属导线层的金属原子扩散至绝缘介电层中，以及避免氧掺杂硅碳化合物中的氧原子扩散至金属导线层中。
请参阅图1，图1为本发明金属内连线结构10的剖面示意图。如图1所示，金属内连线结构10包括有一第一介电层11。一金属导线层12镶嵌于第一介电层11中。一双层复合薄膜阻障层13覆盖于金属导线层12以及第一介电层11上。最后，一第二介电层14覆盖于双层复合薄膜阻障层13上。双层复合薄膜阻障层13包括有一氮掺杂硅碳化合物底层13a以及一氧掺杂硅碳化合物上层13b。其中，氮掺杂硅碳化合物底层13a具有一最小厚度，用以避免金属导线层12的金属原子扩散至第二介电层14中，同时避免氧掺杂硅碳化合物上层13b中的氧原子扩散至金属导线层12中。在其它实施例中，第二介电层14中可包括有另一金属导线层，并经由一接触窗穿过双层复合薄膜阻障层13与下层的金属导线层12电连接。
将金属导线层12镶嵌于第一介电层11的作法可采用接触窗优先(via-first)制作工艺、部分接触窗(partial-via)制作工艺、自行对准(self-aligned)制作工艺、沟渠优先(trench-first)制作工艺或者其它镶嵌金属内连线制作工艺。形成镶嵌金属导线层12的技术为现有该项技术人员所熟知，且并非本发明所要揭露的重点，因此不再详加赘述。相关的双层镶嵌制作工艺可参考美国专利第6,197,681号(题目为：Forming copper interconnects in dielectric materialswith low constant dielectrics；发明人为：Liu等人)以及美国专利第6,004,188号(题目为：Method for forming copper damascene structures by using a dualCMP barrier layer；发明人为：Roy等人)。
第一介电导11以及第二介电层14的材料可以选自下列组合之一：氟硅玻璃(fluorinated silicon glass，FSG)、HSQ、MSQ(methyl silsesquioxane)、黑钻石(black diamond)材料、珊瑚Coral、多孔硅玻璃(porous silica)、不定形氟碳高分子(amorphous fluorocarbon polymers)、聚酰亚胺系高分子(fluorinatedpolyimide)、铁氟龙(PTFE)、poly(arylene ether)、benzocyclobutene、SiLKTM以及FLARETM等等。在本发明的较佳实施例中，第一介电层11以及第二介电层14都采用介电常数小于3.2的材料。金属导线层12是以铜所构成。形成铜金属导线层的作法是利用现有技术，例如物理气相沉积(physical vapordeposition，PVD)、电镀(electroplating)、溅镀(sputtering)、或电子束蒸镀(electronbeam evaporation)等等。
在本发明的较佳实施例中，双层复合薄膜阻障层13中的氮掺杂硅碳化合物底层13a以及氧掺杂硅碳化合物上层13b都利用一等离子体加强化学气相沉积(plasma enhanced chemical vapor deposition，PECVD)技术所沉积而成。其中，氮掺杂硅碳化合物底层13a以及氧掺杂硅碳化合物上层13b是在同一PECVD反应室中完成沉积，此又称为现场(in-situ)沉积技术。CVD的制作工艺参数，包括气体、操作压力、温度、以及反应时间，可视不同机台类型或制作工艺需要作调整。
举例来说，一般而言，沉积氮掺杂硅碳化合物底层13a的制作工艺参数范围包括：氨气(NH3)流量1000至1300标准立方公分每分钟(standard cubiccentimeters per minute，sccm)，较佳为1200sccm；氮气流量约为1000至1300sccm，较佳为1200sccm；四甲基硅烷(4-methylsilane，Si(CH3)4)流量约为1200至1600sccm，较佳为1400sccm；高频无线电波频率(high frequency radiofrequency，HFRF)为1450瓦特(Watts)左右；低频无线电波频率(low frequencyradio frequency，LFRF)为300瓦特左右；操作压力约为4托耳(Torr)；以及温度约为400℃左右。
需强调的是，为了有效避免金属导线层12的金属原子扩散至第二介电层14中，以及避免氧掺杂硅碳化合物13b中的氧原子扩散至金属导线层12中，氮掺杂硅碳化合物底层13a的最小要求厚度为100埃左右，较佳为120埃。在本发明的其它实施例中，制作工艺前驱物(precursor)气体可以采用甲基硅烷(methylsilane，Si(CH3)H3)、二甲基硅烷(2-methylsilane，Si(CH3)2H2)、或三甲基硅烷(3-methylsilane，Si(CH3)3H)等等。
氮掺杂硅碳化合物底层13a以及氧掺杂硅碳化合物上层13b在同一PECVD反应室中沉积而成。即，在完成氮掺杂硅碳化合物底层13a的沉积之后，立即现场沉积氧掺杂硅碳化合物上层13b。沉积氧掺杂硅碳化合物上层13b的制作工艺参数范围，举例来说，包括：三甲基硅烷流量约为600sccm；氧气流量约为30sccm；高频无线电波频率(HFRF)为150瓦特(Watts)左右；操作压力约为0.5至5托耳，较佳为2托耳(Torr)；以及温度约为350至450℃，较佳为400℃。在本发明的其它实施例中，制作工艺前驱物气体可以采用甲基硅烷、二甲基硅烷、或三甲基硅烷等等。
表一
| 本发明双层阻障层(120埃SiNxCy+380埃SiOxCy) | 单层硅碳化合物阻障层(500埃SiC) | |
| 介电常数(k)崩溃电压(MV/cm)漏电流(A/cm2) | 4.24.01.7E-9 | 4.52.52E-8 |
请参阅表1，表1为本发明双层硅碳化合物阻障层(120埃SiNxCy+380埃SiOxCy)的电性测试表，在表1中同时与相同厚度的单层硅碳化合物阻障层电性作比较。如表1所示，本发明双层硅碳化合物阻障层可达到介电常数约为4.2，崩溃电压约为4.0MV/cm，漏电流约为1.7E-9安培每平方公分(A/cm2)。与单层硅碳化合物阻障层电性相比，包括：介电常数约为4.5，崩溃电压约为2.5MV/cm，漏电流约为2.0E-8安培每平方公分(A/cm2)，本发明双层硅碳化合物阻障层显然具有较佳的电性。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
Claims (19)
1.一种集成电路(integrated circuit)，其包括有：
至少一金属导线层，镶嵌于一第一介电层表面上；
一复层硅碳化合物阻障层(multi-layer SiC-based barrier)，覆盖于该金属导线层以及该第一介电层上；以及
一第二介电层，覆盖于该双层硅碳化合物阻障层上。
2.如权利要求1所述的集成电路，其中该金属导线层为一铜导线(copperwiring)。
3.如权利要求1所述的集成电路，其中该复层硅碳化合物阻障层为一双层硅碳化合物阻障层。
4.如权利要求1所述的集成电路，其中该复层硅碳化合物阻障层包括有一氮掺杂硅碳化合物层(nitrogen-doped SiC layer)以及一氧掺杂硅碳化合物层(oxygen-doped SiC layer)。
5.如权利要求4所述的集成电路，其中该氧掺杂硅碳化合物层形成于该氮掺杂硅碳化合物层之上。
6.如权利要求4所述的集成电路，其中该氮掺杂硅碳化合物层的厚度需至少大于100埃(angstrom)。
7.如权利要求4所述的集成电路，其中该复层硅碳化合物阻障层利用一等离子体加强化学气相沉积(plasma-enhanced chemical vapor deposition，PFCVD)制作工艺形成。
8.如权利要求4所述的集成电路，其中该氮掺杂硅碳化合物层以及该氧掺杂硅碳化合物层在同一等离子体加强化学气相沉积反应室(chamber)中形成。
9.如权利要求1所述的集成电路，其中该第一介电层以及该第二介电层的介电常数都小于3.2。
10.如权利要求1所述的集成电路，其中该第一介电层为一化学气相沉积(chemical vapor deposition，CVD)薄膜。
11.如权利要求10所述的集成电路，其中该第一介电层利用甲基硅烷类气体作为前驱物(precursor)所沉积而成。
12.如权利要求11所述的集成电路，其中该甲基硅烷类气体包括有甲基硅烷(methylsilane，Si(CH3)H3)、二甲基硅烷(2-methylsilane，Si(CH3)2H2)、三甲基硅烷(3-methylsilane，Si(CH3)3H)。
13.一种集成电路，其包括有：
至少一金属导线层，镶嵌于一第一介电层表面上；
一双层硅碳化合物阻障层，覆盖于该金属导线层以及该第一介电层上；以及
一第二介电层，覆盖于该双层硅碳化合物阻障层上；
其中该双层硅碳化合物阻障层具有一氮掺杂硅碳化合物底导以及一氧掺杂硅碳化合物上层(oxygen-doped SiC top layer)现场(in-situ)沉积于该氮掺杂硅碳化合物底层上，且该氮掺杂硅碳化合物底层具有一最小厚度，用以避免该金属导线层的金属原子扩散至该第二介电层中，同时避免该氧掺杂硅碳化合物上层中的氧原子扩散至该金属导线层中。
14.如权利要求13所述的集成电路，其中该金属导线层为一铜导线。
15.如权利要求13所述的集成电路，其中该最小厚度约为100埃(angstrom)。
16.如权利要求13所述的集成电路，其中该双层硅碳化合物阻障层利用一等离子体加强化学气相沉积(PFCVD)制作工艺形成。
17.如权利要求13所述的集成电路，其中该第一介电层为一化学气相沉积(chemical vapor deposition，CVD)薄膜。
18.如权利要求17所述的集成电路，其中该第一介电层利用甲基硅烷类气体作为前驱物(precursor)所沉积而成。
19.如权利要求18所述的集成电路，其中该甲基硅烷类气体包括有甲基硅烷(methylsilane，Si(CH3)H3)、二甲基硅烷(2-methylsilane，Si(CH3)2H2)、三甲基硅烷(3-methylsilane，Si(CH3)3H)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011438940A CN100485920C (zh) | 2001-12-18 | 2001-12-18 | 具有双层硅碳化合物阻挡层的集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011438940A CN100485920C (zh) | 2001-12-18 | 2001-12-18 | 具有双层硅碳化合物阻挡层的集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1427476A true CN1427476A (zh) | 2003-07-02 |
| CN100485920C CN100485920C (zh) | 2009-05-06 |
Family
ID=4677273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011438940A Expired - Lifetime CN100485920C (zh) | 2001-12-18 | 2001-12-18 | 具有双层硅碳化合物阻挡层的集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100485920C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265447B2 (en) | 2003-09-04 | 2007-09-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect with composite layers and method for fabricating the same |
| CN102044456B (zh) * | 2009-10-14 | 2012-01-11 | 无锡华润上华半导体有限公司 | 半导体结构及其制造方法 |
| CN102437093A (zh) * | 2011-08-04 | 2012-05-02 | 上海华力微电子有限公司 | 一种避免光阻中毒的碳化硅薄膜制备新方法 |
| CN102110669B (zh) * | 2009-12-25 | 2012-11-21 | 中芯国际集成电路制造(上海)有限公司 | 复合介电层及其制作方法 |
| CN103035564A (zh) * | 2011-09-29 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN104752400A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 互连介质层、其制作方法及包括其的半导体器件 |
| CN109103035A (zh) * | 2018-08-17 | 2018-12-28 | 河南英能新材料科技有限公司 | 一种改性超级电容电极的制备方法 |
-
2001
- 2001-12-18 CN CNB011438940A patent/CN100485920C/zh not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7265447B2 (en) | 2003-09-04 | 2007-09-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect with composite layers and method for fabricating the same |
| CN102044456B (zh) * | 2009-10-14 | 2012-01-11 | 无锡华润上华半导体有限公司 | 半导体结构及其制造方法 |
| CN102110669B (zh) * | 2009-12-25 | 2012-11-21 | 中芯国际集成电路制造(上海)有限公司 | 复合介电层及其制作方法 |
| CN102437093A (zh) * | 2011-08-04 | 2012-05-02 | 上海华力微电子有限公司 | 一种避免光阻中毒的碳化硅薄膜制备新方法 |
| CN103035564A (zh) * | 2011-09-29 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN103035564B (zh) * | 2011-09-29 | 2015-03-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN104752400A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 互连介质层、其制作方法及包括其的半导体器件 |
| CN104752400B (zh) * | 2013-12-31 | 2019-06-04 | 中芯国际集成电路制造(上海)有限公司 | 互连介质层、其制作方法及包括其的半导体器件 |
| CN109103035A (zh) * | 2018-08-17 | 2018-12-28 | 河南英能新材料科技有限公司 | 一种改性超级电容电极的制备方法 |
| CN109103035B (zh) * | 2018-08-17 | 2021-10-01 | 河南英能新材料科技有限公司 | 一种改性超级电容电极的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100485920C (zh) | 2009-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6903445B2 (en) | Semiconductor device having low-K insulating film | |
| JP4338495B2 (ja) | シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法 | |
| US6670715B2 (en) | Bilayer silicon carbide based barrier | |
| JP4819501B2 (ja) | 配線構造およびその製造方法 | |
| US10014213B2 (en) | Selective bottom-up metal feature filling for interconnects | |
| US6635964B2 (en) | Metallization structure on a fluorine-containing dielectric and a method for fabrication thereof | |
| CN1596466A (zh) | 通过在多孔材料上的sic∶h沉积提高金属阻挡性能 | |
| CN101443894A (zh) | 在双镶嵌中集成多孔密封衬垫的方法和器件 | |
| JP4938222B2 (ja) | 半導体装置 | |
| TWI449105B (zh) | 層間絕緣膜、配線構造、電子裝置與前述各項之製造方法 | |
| CN1779946A (zh) | 在层间介质互连中形成低电阻和可靠过孔的方法 | |
| JP2004235548A (ja) | 半導体装置およびその製造方法 | |
| JP2004253791A (ja) | 絶縁膜およびそれを用いた半導体装置 | |
| CN1216407C (zh) | 一种金属层间介电层的制造方法 | |
| CN100485920C (zh) | 具有双层硅碳化合物阻挡层的集成电路 | |
| CN1073281C (zh) | 半导体器件及其制造方法 | |
| CN1420530A (zh) | 一种氧掺杂硅碳化合物蚀刻停止层 | |
| TW544855B (en) | Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer | |
| TW511233B (en) | Oxygen-doped silicon carbide etch stop layer | |
| JP3716218B2 (ja) | 配線構造及びその形成方法 | |
| TW508748B (en) | Bilayer silicon carbide based barrier | |
| JP2009094123A (ja) | 半導体装置の製造方法 | |
| JP4882893B2 (ja) | 半導体装置の製造方法 | |
| KR100546940B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP2008010630A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090506 |