CN1407721A - 用于改变脉冲轮廓的方法和装置 - Google Patents
用于改变脉冲轮廓的方法和装置 Download PDFInfo
- Publication number
- CN1407721A CN1407721A CN 02130300 CN02130300A CN1407721A CN 1407721 A CN1407721 A CN 1407721A CN 02130300 CN02130300 CN 02130300 CN 02130300 A CN02130300 A CN 02130300A CN 1407721 A CN1407721 A CN 1407721A
- Authority
- CN
- China
- Prior art keywords
- waveform
- pulse
- input
- output
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Pulse Circuits (AREA)
Abstract
一种用于改变脉冲轮廓的方法和装置,其修改数字数据信号波形中脉冲(8)的轮廓以符合脉冲模框(9)。该脉冲(8)的轮廓是通过改变脉冲(8)的宽度而修改的,从而使修改的脉冲(8a)符合脉冲模框(9)。
Description
技术领域
本发明涉及用于改变脉冲轮廓的方法和装置,尤其是通过改变脉冲的宽度(或者持续时间)而改变脉冲轮廓的方法和装置。
背景技术
在数字远程通信应用中,可能必须使得数字数据信号中的脉冲符合标准脉冲模框(mask)形状。例如,在用于ISDN通信的欧洲远程通信标准(ETS1)中,在数字信号中通过发射机发射的所有的脉冲必须落在图1所示的模框1之内。这个模框形状在ETSI pr ETS300 012-1中规定的有9.5.3.1脉冲波形和幅度(二进制零)-脉冲波形。
保证一个脉冲符合脉冲模框取决于三个参数:脉冲的上升和下降沿斜度、宽度和幅度。图2A示出一个理想脉冲2,其中上升和下降沿斜度是垂直的。但实际上不可能取得该理想脉冲2,图2B显示由发射机输出的典型的实际脉冲5。作为实际脉冲5,永远不会完全符合理想脉冲2,脉冲模框提供了一个在实际脉冲5中可容许偏差的界定。图3示出一个脉冲8的简略例子,它不在由虚线所划定的模框9范围内。在这种情况下,在范围10中存在模框破坏(mask violation),并且必须调整发射电子设备以改动脉冲8的轮廓,从而确保其处于模框9之内。
对于ISDN通信系统,发射电子设备通常包括一个数字接口和控制单元和一个模拟线路驱动器。已提出的克服模框破坏问题的常规方法是提高线路驱动器转换速率(slew rate),以使脉冲的上升和下降沿斜度更垂直,从而保证该脉冲处于该模框内。
但是,由于需要更高电流以使线路驱动器获得陡峭的上升和下降沿斜度,这个解决脉冲模框符合性问题的常规方法具有增大功率耗散的缺点。此外,也存在陡峭的上升和下降沿斜度可能导致电磁干扰增加的问题。
发明内容
根据本发明的第一方面,提供了一种修改脉冲轮廓去符合脉冲模框的方法,该方法包括修改该脉冲的宽度,从而使修改后的脉冲符合该脉冲模框。
最好是,该脉冲被改变的唯一参数是脉冲宽度。
根据本发明的第二方面,提供了用于修改在数字数据信号的第一输入波形中的脉冲轮廓的装置,该装置包括:第一延迟装置,该第一延迟装置具备适于接收第一输入波形的输入端和发射第一延迟波形的输出端,第一延迟装置给第一输入波形引入时间延迟,从而产生第一延迟波形;第一选择装置,该第一选择装置具有连接到来自第一延迟装置的输出的第一输入端、适于接入第一输入波形的第二输入端以及用于发射第一输出波形的输出端;以及第一控制装置,用以控制第一选择装置,使第一输入端或者第二输入端连接到输出。
一般地,该第一输入和该第一输出波形除脉冲宽度的差别以外,大体上相同。
最好是,该延迟装置是可调节的,从而可以增加或者减少引入到第一输入波形中的延迟。
一般地,该延迟装置接收时钟信号输入,并且所引入的时间延迟是时钟周期的整数倍。一般地,该时钟信号的频率至少大于数字数据信号频率的十倍。
一般地,该输出波形可以耦合到模拟线路驱动器,并且提供一个控制输入去控制模拟线路驱动器的输出。
最好是,该数字数据信号包括第二输入波形,并且该装置包括一个第二延迟装置和一个第二选择装置去输出第二输出波形。
最好是,第一控制装置提供有第二输入波形,而且第二控制装置提供有第一输入波形。
在本发明的一个例子中,该选择装置包括一个多路复用器。
最好是,如果送到选择装置的控制信号代表数字“1”,若第一输入波形或者延迟波形是数字“0”,则从选择装置输出的是数字“0”。
最好是,如果该控制信号代表数字“0”,假若第一输入波形或者延迟数字波形是数字“1”,则从选择装置输出的是数字“1”。
在本发明的一个例子中,该选择装置包括逻辑与门、逻辑或门以及多路复用器,该逻辑与门具有接入第一输入波形的第一输入端、接入延迟波形的第二输入端、以及连接到多路复用器的第一输入端的输出端;该逻辑或门具有接入第一输入波形的第一输入端、接入延迟波形的第二输入端、以及连接到多路复用器的第二输入端的输出端;控制信号控制多路复用器,使该多路复用器的第一输入端或者第二输入端连接到该多路复用器的输出端。
附图说明
现在将参考附图,描述根据本发明的用于修改在波形中脉冲轮廓的方法和装置的例子,其中:
图1示出一个用于欧洲远程通信标准pr ETS300012-1的脉冲模框;
图2A是一个理想脉冲的示意图;
图2B是一个实际脉冲的示意图;
图3是一个脉冲模框的示意图,其中有一个破坏该模框的脉冲;
图4是一个方框图,示出一个数字接口和控制单元以及一个用于在ISDN通信线路上发射数字数据信号的模拟线路驱动器;
图5是一个方框示意图,示出用于增大脉冲持续时间的基本电路;
图6A和6B分别示出图5所示电路的一个输入脉冲和一个输出脉冲的例子;
图7举例说明当一个数字数据信号从数字“01”改变为“10”的时候,在来自模拟线路驱动器输出中的脉冲不均衡的问题;
图8至10示出根据本发明减低脉冲不均衡的可能的方法;
图11是根据本发明的数字接口和控制电路的第一个例子的方框图;和
图12是根据本发明的第二个数字接口和控制电路的方框图。
具体实施方式
图1示出一个符合欧洲远程通信标准pr ETS 300 012-1的脉冲模框1,用于综合业务数字网(ISDN)和基本用户网络接口(UNI)。该脉冲模框1是一个所有的发射设备必须满足的必要条件以便符合该标准。如果电信设备所发射的任一脉冲未处于模框1的范围内,则该设备不符合这一标准。
图2A示出一个理想脉冲2。在该理想脉冲2中,波形在数字“0”和数字“1”之间瞬间改变状态,使得该脉冲的边缘3、4垂直,如图2A所示。
但实际上实现瞬间变换是不可能的,并且在所有的实际应用中,发射设备产生实际脉冲5(参见图2B),其中数字“0”和数字“1”之间的变换不是瞬间的。这导致实际脉冲5具有非垂直的边缘6、7。如果边缘6、7的斜度不够陡峭,该脉冲5将不在该脉冲模框范围内。但是,所有的脉冲模框都允许边缘6、7距垂直的角度有一定的允许偏差。
图3显示破坏脉冲模框9的脉冲8的示例,由图可见,脉冲8在区域10破坏模框9。
一种标准的远程通信发射设备在图4中示出。该发射设备包括一个数字接口和控制单元11,其接收输入数字数据信号12和时钟输入信号13。根据数字数据信号12和时钟输入信号13,该数字接口和控制单元11产生控制模拟线路驱动器15的控制信号14,该模拟线路驱动器15在电信线路16上发射数字数据信号。
先前的克服破坏模框问题的解决方案集中在提高模拟线路驱动器15的输出功率上,从而提高边缘6、7的斜度。这通常被称为提高线路驱动器15的转换速率。但是,这种方法的问题是其增加了要用来驱动模拟线路驱动器15的功率,其具有需要增大模拟线路驱动器15功率耗散的问题。此外,更陡峭的边缘可能还引起电磁干扰问题。
与此形成对比,本发明人已经认识到,假如模拟线路驱动器具有最低的转换速率,可能通过改变脉冲的持续时间(或者宽度),而不是提高脉冲的上升和下降沿斜度,去改变脉冲的形状以符合脉冲模框。例如在图3中,无需增加脉冲8的上升和下降沿斜度,通过增加脉冲8的宽度,脉冲8即可变为改动的脉冲8a(图3中以虚线表示)。该改动的脉冲8a处于脉冲模框9内。
图5示出一个可用以增加脉冲宽度的基本电路。该电路20包括一个延迟装置21和一个逻辑或门22。该延迟装置21接收输入波形23,对该波形产生一个延迟并且输出延迟波形24。或门22接收输入波形23和延迟波形24,并且产生输出波形26。
当一个输入脉冲25(参见图6A)出现在输入波形23上的时候,输入波形23上升到数字“1”,并且其被输入给或门22以及输入给延迟装置21。当输入波形23上升到数字“1”的时候,由于延迟装置21所引入的延迟,该延迟波形24在同样改变到数字“1”之前,在延迟时间间隔中仍将保持为数字“0”。但是,由于该或门22,一旦输出波形23转换为数字“1”,输出波形26将转换为数字“1”。在输入脉冲25的末端,输入波形23降至数字“0”。但是,由于延迟装置21所引入的时间延迟,延迟波形24仍将保持为数字“1”。因此,来自或门的输出波形26将继续为数字“1”,直至延迟波形24转变为数字“0”为止。因此,电路20接收一个输入脉冲25,并在输出波形26上产生一个扩展的输出脉冲27(参见图6B)。
存在于常规的传输设备中的另一个问题是,当发射二个极性相反的连续脉冲时,线路驱动器15的转换速率引起不均衡,使得第一个脉冲30的区域大于第二个脉冲31的区域。这示意地在图7中示出。此外,该线路驱动器15的转换速率越低,第一个和第二个脉冲30、31之间的不均衡越大。因此,试图解决这一问题的通常做法也是借助提高线路驱动器的转换速率。
但是,本发明人也已经认识到,无需提高线路驱动器的转换速率,通过调整脉冲30、31的持续时间(或者宽度),也可能满足ISDN层1脉冲不均衡小于5%的技术要求。例如,这可以如图8所示通过减少第一个脉冲30的宽度以获得修改的第一个脉冲30a,如图9所示增加第二个脉冲31的宽度以获得修改的第二个脉冲31a,或者如图10所示既减少第一个脉冲的宽度以获得修改的第一个脉冲30b又增加第二个脉冲的宽度以获得修改的第二个脉冲31b而做到。
图11和12示出用于实施本发明的二个实用电路40、60。电路40、60合并在数字接口和控制单元11中。在实践中,一个ISDN数字数据信号包括二个波形x0、x1。可能的输入是:x0=0、x1=0;x0=0、x1=1(正极性脉冲);以及x0=1、x1=0(负极性脉冲)。排列x0=1、x1=1是无效排列。
电路40接收包括二个输入波形x0、x1的输入数字数据信号,并且电路40包括二个信道41、42。信道41接收输入波形x0,并且产生输出波形X0out。信道42接收输入波形x1,并且产生输出波形X1out。每个信道41、42分别包括延迟电路43、44,该延迟电路43、44分别接收作为其输入的输入波形x0、x1以及时钟信号45。
输入波形x0、x1还各自馈给相应的逻辑或门46、47以及逻辑与门48、49。此外,输入波形x0馈给在信道42中的多路复用器51的转换输入端,而输入波形x1馈给在信道41中的多路复用器50的转换输入端。
延迟电路43、44分别产生延迟波形52、53,并且在延迟波形52、53中的延迟取决于在延迟电路43、44中设置用于延迟的时钟间隔的数目。通常时钟信号具有在1MHz至20MHz的频率范围,并且对于ISDN通信而言,理想脉冲宽度是5.21μs——这对应于0.192MHz频率。因此,可能使用时钟信号在延迟电路43、44中设置延迟。通常,延迟电路43、44作为延迟而引入输入波形x0、x1中,以分别产生延迟波形52、53的时钟间隔的数目可一般地通过某种编程装置来加以调节。
然后延迟的波形52、53被馈给相应的或门46、47和相应的与门48、49。来自与门48、49的输出54、55被馈给多路复用器50、51的相应的管脚“1”。来自或门46、47的输出56、57被馈给多路复用器50、51的管脚“0”。如果输入波形x0、x1两者都是零,并且在输入波形x1上出现一个输入脉冲,来自或门47的输出57将转换为数字“1”。由于x0=0,多路复用器51将切换到管脚“0”,从而X1out转换为数字“1”。在该脉冲的末端,x1转换为数字“0”,但是x0仍然等于数字“0”,从而多路复用器51仍保持为切换到管脚“0”。虽然直接连接到x1的或门47的输入转换为零,在x1从数字“1”转换到数字“0”之后,在延迟电路44中预置的延迟期间,连接到延迟电路44的或门47的输入保持为数字“1”。因此,在x1转换为数字“0”之后,延迟波形53保持为数字“1”,并且或门47输出数字“1”到多路复用器51的管脚“0”。所以,甚至在x1已经变回为零之后,X1out仍等于数字“1”。因此,电路40修改了输入波形x1中的脉冲,使得与输入脉冲相比,在输出波形X1out上的相应的输出脉冲具有一个增加的宽度。脉冲宽度中的增量等于延迟电路44中设置的延迟时钟间隔的数目。
如果数字输入信号具有二个连续的相反极性的脉冲,这相当于一个脉冲在x1上,其后紧接着一个脉冲在x0上。在此情况下,通过从第一个脉冲省略延迟,而给第二个脉冲增加延迟,电路40起到降低不均衡的作用。例如,如果第一个脉冲是在输入波形x1上,而第二个脉冲是在输入波形x0上,则当x1转换为数字“1”的时候,X1out也将转换为数字“1”,如上所述。但当x1转换为数字“0”,而x0转换为数字“1”(第一个脉冲的末端和第二个脉冲的开始)的时候,多路复用器51的转换输入端即转换到管脚“1”,使得该多路复用器从与门49发送输出信号55。虽然当x1转换为数字“0”的时候,延迟波形53将仍然是数字“1”,随着与门49的另一个输入转换为“0”,来自与门49的输出信号55也转换为“0”,这就是说,当x1转换为“0”的时候,X1out迅即变为“0”。同时,当x1转换为零的时候,由于多路复用器50的转换输入端将切换到多路复用器50的管脚“0”,X0out将转换为“1”,从而x0out变为“1”。当x0转换为“0”并假定x1保持在“0”,从而使多路复用器50继续连接到管脚“0”,则在一定时间间隔中,当x0转换为零之后输出X0out将继续等于“1”,该一定的时间间隔等于由延迟电路43引入到延迟波形52中的预置延迟。
因此,通过从第一个脉冲省略延迟,并给第二个脉冲增加一个延迟,电路40也降低了在二个连续的相反极性脉冲之间的脉冲不均衡。
电路60类似于电路40,并且也包括二个信道61、62。电路60使用相同的延迟电路43、44去分别产生延迟波形52、53。但是,不使用连接到多路复用器的逻辑与和或门而代之以每个信道61、62分别使用与门63、64,与门63、64分别接收输入波形x0、x1和延迟波形52、53。此外,延迟波形52、53分别由反相门(inverting gate)65、66接入,而且来自反相门65、66的输出连接到相应的或非门67、68的输入端。每个或非门67、68也分别从其它信道62、61作为输入而接收输入波形x1、x0。与门63、64及或非门67、68使其输出端连接到相应的或门69、70,该或门69、70输出输出波形X0out、X1out。
通过结合与门63、64,和反相门65、66,以及或非门67、68,还有或门69、70,以此替代或门46、47及与门48、49以及多路复用器50、51,电路60以与电路40相同的方式工作。
本发明具有下列优点,即,通过修改脉冲的宽度,而无需增加线路驱动器的功率去提高线路驱动器的转换速率,即允许输入波形x0、x1上的脉冲被修改为符合脉冲模框。
此外,本发明还有减少连续的相反极性脉冲之间的不均衡的优点。
而且,本发明具有下列优点,即,假如故障或者低频干扰的持续时间小于由延迟电路43、44引入的延迟的持续时间,则由于任何所述低频干扰或者故障均会为延迟电路43、44引入的延迟所掩盖,从而降低了发送的数字数据信号中的逻辑计时故障和低频干扰的可能性。
Claims (15)
1.一种修改在数字数据信号的波形中的脉冲轮廓以符合脉冲模框(pulse mask)的方法,该方法包括修改该脉冲的宽度,从而使该修改的脉冲符合所述脉冲模框。
2.如权利要求1所述的方法,其中该脉冲唯一被修改的参数是该脉冲的宽度。
3.如权利要求1或2所述的方法,其中该脉冲的宽度被修改为增加该脉冲的宽度。
4.如前所述任一项权利要求的方法,其中该脉冲的宽度是通过以下步骤而修改的:将输入波形馈送给延迟装置和选择装置,该延迟装置将时间延迟引入该波形中从而产生延迟波形;将该延迟波形馈送给选择装置;控制该选择装置,在该脉冲开始时输出该输入波形,并在该脉冲的末端输出该延迟波形。
5.如权利要求4所述的方法,其中该选择装置是由在数字数据信号中的另一个波形所控制的。
6.如权利要求4或5所述的方法,其中该时间延迟是由馈给该延迟装置的时钟信号产生的。
7.如权利要求6所述的方法,其中该时间延迟是时钟周期的整数倍。
8.如权利要求4至7中任一项所述的方法,其中来自该选择装置的输出被耦合到模拟线路驱动器,并且提供控制输入以控制该模拟线路驱动器的输出。
9.用于修改在数字数据信号的第一输入波形中的脉冲的轮廓的装置,该装置包括第一延迟装置,该第一延迟装置具有适于接收该第一输入波形的输入端和发出第一延迟波形的输出端,该第一延迟装置将时间延迟引入到该第一输入波形从而产生该第一延迟波形;以及第一选择装置,该第一选择装置具有连接到该第一延迟装置的输出的第一输入端、适于接入该第一输入波形的第二输入端、用于发出第一输出波形的输出端、以及控制信号输入端,该控制信号输入端控制是该选择装置的所述第一输入端,或者是所述第二输入端,连接到该输出端。
10.如权利要求9所述的装置,其中该延迟装置是可调节的,从而允许增加或者减少引入该波形的所述延迟。
11.如权利要求9或10所述的装置,其中该延迟装置接收时钟信号输入,并且引入的该时间延迟是时钟周期的整数倍。
12.如权利要求9至11中任一项所述的装置,其中如果送至该选择装置的该控制信号是数字“1”,则当所述第一输入波形或者所述延迟波形为数字“0”,来自该选择装置的输出即为数字“0”。
13.如权利要求9至12中任一项所述的装置,其中如果送至该选择装置的控制信号是数字“0”,则当所述第一输入波形或者所述延迟波形是数字“1”,来自选择装置的输出即为数字“1”。
14.如权利要求9至13中任一项所述的装置,其中该数字数据信号还包括第二输入波形,并且该装置进一步包括:第二延迟装置,该第二延迟装置具有适于接收第二输入波形的输入端和发出第二延迟波形的输出端,该第二延迟装置将时间延迟引入到该第二输入波形,从而产生该第二延迟波形;以及第二选择装置,该第二选择装置具有连接到该第二延迟装置的输出的第二输入端、适于接入该第二输入波形的第二输入端、用于发出第二输出波形的输出端、以及第二控制信号输入端,该第二控制信号输入端控制是该第二选择装置的所述第一输入端,或者是所述第二输入端,连接到该输出端。
15.如权利要求14所述的装置,其中该第一控制信号输入端适于接入该第二输入波形,并且该第二控制信号输入端适于接入该第一输入波形。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP20010307137 EP1286467B1 (en) | 2001-08-22 | 2001-08-22 | A method of and apparatus for modifying the profile of a pulse |
EPEP01307137.8 | 2001-08-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1407721A true CN1407721A (zh) | 2003-04-02 |
Family
ID=8182211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02130300 Pending CN1407721A (zh) | 2001-08-22 | 2002-08-22 | 用于改变脉冲轮廓的方法和装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP1286467B1 (zh) |
CN (1) | CN1407721A (zh) |
DE (1) | DE60106754T2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102355239A (zh) * | 2011-07-28 | 2012-02-15 | 四川九洲电器集团有限责任公司 | 一种方位增量脉冲信号自适应装置及处理方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60143017A (ja) * | 1983-12-29 | 1985-07-29 | Advantest Corp | クロツク同期式論理装置 |
CA1242770A (en) * | 1985-08-06 | 1988-10-04 | Mosaid Technologies Inc. | Edge programmable timing signal generator |
US4961013A (en) * | 1989-10-18 | 1990-10-02 | Hewlett-Packard Company | Apparatus for generation of scan control signals for initialization and diagnosis of circuitry in a computer |
US5180937A (en) * | 1992-02-28 | 1993-01-19 | Lsi Logic Corporation | Delay compensator and monitor circuit having timing generator and sequencer |
-
2001
- 2001-08-22 EP EP20010307137 patent/EP1286467B1/en not_active Expired - Lifetime
- 2001-08-22 DE DE2001606754 patent/DE60106754T2/de not_active Expired - Lifetime
-
2002
- 2002-08-22 CN CN 02130300 patent/CN1407721A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102355239A (zh) * | 2011-07-28 | 2012-02-15 | 四川九洲电器集团有限责任公司 | 一种方位增量脉冲信号自适应装置及处理方法 |
CN102355239B (zh) * | 2011-07-28 | 2013-10-23 | 四川九洲电器集团有限责任公司 | 一种方位增量脉冲信号自适应装置及处理方法 |
Also Published As
Publication number | Publication date |
---|---|
DE60106754T2 (de) | 2005-12-22 |
DE60106754D1 (de) | 2004-12-02 |
EP1286467A1 (en) | 2003-02-26 |
EP1286467B1 (en) | 2004-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1552011A (zh) | 对数字信号改进定时和使外部影响最小化 | |
CN1767048A (zh) | 锁存时钟生成电路及串并行变换电路 | |
CN1913370A (zh) | 发射机电路中可编程压摆率控制的设备和方法 | |
CN1519811A (zh) | 包括多个级联驱动器集成电路的显示装置 | |
US5892717A (en) | Clamp for differential drivers | |
CN1466816A (zh) | 动态摆动电压调整 | |
US20040062319A1 (en) | Pulse amplitude modulated system with reduced intersymbol interference | |
EP1428364A2 (de) | Verfahren und schaltungsanordnung zur anpassung des spannungspegels für die übertragung von daten | |
CN1407721A (zh) | 用于改变脉冲轮廓的方法和装置 | |
CN1258962A (zh) | 用于产生输出信号的电路装置 | |
US5570371A (en) | Path trace byte collecting circuit for synchronous optical networks | |
CN1975905A (zh) | 相位调整电路 | |
EP0229948B1 (de) | Schaltungsanordnung zur seriellen Datenübertragung | |
CN1213223A (zh) | 输出缓冲电路 | |
CN1088372A (zh) | 调制解调信道处理单元变换器 | |
DE2620491A1 (de) | Vorrichtung zur funktionssteuerung fuer ein funksprechverbindungssystem | |
CN1264293C (zh) | 用于在通信系统中产生时钟脉冲的电路装置 | |
DE2139918A1 (de) | Analog Digital Codierer | |
CN113891537A (zh) | 通过电脑模拟数字调光协议时序逻辑的方法、装置及介质 | |
US7203243B2 (en) | Line driver with reduced power consumption | |
DE102006047142A1 (de) | Schaltung und Verfahren zur Signalisierung an einer SPI-Schnittstelle | |
CN1138195C (zh) | 处理数字信号的方法和电路装置 | |
KR100863369B1 (ko) | 사이클 인코딩된 신호에 관한 수신기 | |
DE19822146A1 (de) | Vorrichtung zur Kommunikation zwischen einer Vielzahl von elektrischen Komponenten | |
DE4439126C1 (de) | Pufferspeichereinrichtung zur Taktanpassung zwischen einem Eingangs- und einem Ausgangsdatensignal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |