CN1402047A - 一种制作多位相衍射光学元件的工艺 - Google Patents

Abstract

一种制作多位相衍射光学元件的工艺，在初始的光学元件基片上首先溅射一层铬膜，当从背面对负性光刻胶曝光时形成掩蔽；各位相台阶的位置由第一块掩模版决定，后面的各制作步骤不再涉及确定台阶的位置，且后续的掩模版使用只要求与第一块掩模版确定的位相台阶位置粗略对准；在负性光刻胶掩蔽下刻蚀透紫外基底材料(如SiO₂)时采用具有选择刻蚀比很大的反应离子刻蚀，使部分基底材料被刻蚀掉，而负性光刻胶被保留。对掩模版的制作精度除了第一块要求较高外，其余均要求较低，可降低掩模版的制作成本；只需考虑纵向刻蚀的误差对衍射效率的影响，而横向对准误差的影响无需考虑，通过反应离子刻蚀工艺的终点监控手段，可以高精度地控制纵向制作误差，因而可以得到比现有制作工艺更高的衍射效率。

Description

一种制作多位相衍射光学元件的工艺

技术领域

本发明属于领域信息科学与技术领域，具体涉及一种制作多位相衍射光学元件的工艺。

背景技术

二元光学，或称二元衍射光学，国外首先是由麻省理工学院(MIT)Veldcamp等人在80年代末提出的。二元光学元件中对位相的控制是通过产生多台阶的方法来逼近理想值。例如位相台阶是2π，可以按L＝2，4，8，……，2^m，(m为正整数)等分的方法来划分的，这种方法在几何上相当于任意形状的曲面可用多台阶平面趋近。在现有制作工艺中，这种二进制位相台阶是很容易由微电子技术完成的：用一简单黑白掩模版曝光和刻蚀能产生两个等级的台阶，如再用另一个掩模版，重复曝光和刻蚀，只要刻蚀深度为上次的一半，就可得到四个等级的台阶，这样重复一次曝光和刻蚀将使位相等级数加倍，继续简单地重复此工艺m次，就可得到位相台阶为二进制式的二元位相元件，其位相等级数为2^m，图1表示4位相衍射光学元件的制作工艺流程(见Nichilas F.Borrelli.MICROOPTICSTECHNOLOGY：fabrication and application of lens arrays and devices.Marcel Dekker，Inc.NewYork.，1999)。在图1中，第m块掩模版与第m-1次光刻所得到的图形是严格对准的，否则，衍射元件的衍射效率将大大降低。例如当对准误差为0.2μm时，8位相的元件衍射效率下降20％，16位相的则下降25％(见Yasuyuki Unno.Point-spreadfunction for binary diffractive lenses fabricated with misaligned masks.Applied Optics，1998，37(16)：3401～3407)。由此可见，现有制作方法是采用大规模集成电路(VLSI)制作工艺中的多次掩模和刻蚀技术，制造2^m级台阶的二元光学元件，需要m-1次对准套刻，对准精度要求很高，套刻误差对衍射效率影响较大。

由二元光学理论，通过位相台阶数的增加，可以获得更高衍射效率的衍射光学元件。例如当位相数为8时，衍射效率为95％；当位相数为32时，衍射效率已经高达99.7％。然而随着位相数的增加，光刻和离子刻蚀的次数相应增加，则光刻中对准的次数也随之增加。常规工艺中，套刻时，第m块掩模版与第m-1次光刻所得到的图形是严格对准的，否则，衍射光学元件的衍射效率大大降低，甚至导致2^m个位相数的衍射光学元件的衍射效率低于2^m-1个位相数的衍射效率。研究表明，影响衍射效率有三种误差：纵向刻蚀深度错误、横向对准误差和线宽制作误差，而对准误差的影响最大。在现有衍射光学元件的制作工艺中，随着台阶数的增加，掩模版的图案结构越来越精细，套刻的精度也越来越难保证，因此，当位相数达到16时，工艺上就很难保证套刻精度了。虽然16位相的光学元件，理论衍射效率可以达到99％，实际制作出来的器件效率难以超过90％。

发明内容

本发明的目的在于提供一种制作多位相衍射光学元件的工艺，该工艺无需严格套刻对准，台阶的位置由起始掩模版决定，其余掩模版只是起到自对准的作用，而不影响台阶的位置，因而可以得到衍射效率更高的衍射光学元件。

为实现上述发明目的，一种制作多位相衍射光学元件的工艺，依次包括下述步骤：

①采用磁控溅射仪在待制作光学元件的基片上溅射一层铬膜，然后甩正性光刻胶，前烘后，用第一块掩模版曝光；

②显影、坚膜后，湿法腐蚀未被胶掩蔽的铬膜，并利用反应离子束刻蚀技术刻蚀基片，深度为d/n，d为总的刻蚀位相深度，n为需要制作的位相台阶数；

③继续甩正性光刻胶，用第二块掩模版曝光；

④显影、坚膜后，反应离子束刻蚀基片，刻蚀深度为2d/n，再甩负性光刻胶，从背面曝光；

⑤显影、坚膜后，并继续甩一层正胶，用第三块掩模版曝光；

⑥显影、坚膜后，腐蚀未被胶层保护的铬膜，反应离子束刻蚀基片，深度为2d/n，然后将正负胶都去掉，再次湿法腐蚀金属膜，得到4位相的台阶分布；当n＞4时，进入步骤⑦，否则，制备过程结束；

⑦保留胶层，用下一块掩模版曝光，重复上述步骤②至⑥，可以得到n(n＞4)位相的台阶分布。

本发明所采用的工艺我们称之为“自对准工艺”。与现有的套刻工艺相比，本工艺具有以下的优点：①无需套刻严格对准，位相台阶的位置由第一块掩模版决定，其余掩模版只是起到自对准的作用，而不影响台阶的位置；②对掩模版的制作精度除了第一块要求较高外，其余均要求较低，从而降低了掩模版的制作成本；③只需考虑纵向刻蚀的误差对衍射效率的影响，而横向对准误差的影响无需考虑，通过反应离子刻蚀工艺的终点监控手段，可以高精度地控制纵向制作误差，因而可以得到比现有制作工艺更高的衍射效率。

利用该项发明，实际制作了8位相的石英衍射微透镜阵列，其衍射效率达90％，而采用现有工艺制作，其衍射效率大大低于上述指标。此工艺适合于在透紫外光的材料如石英等上制作用现有工艺无法达到的高衍射效率多位相光学元件。

附图说明

图1为现有技术中4位相衍射光学元件的制作工艺流程图；

图2为采用本发明制备8位相衍射微透镜阵列的工艺流程图；

图3为实施例中所设计的5块掩模版图；

图4为利用此发明所制作的衍射紫外微透镜阵列扫描电镜(SEM)照片；

图5为利用小光点扫描技术测试所制作的微透镜点扩散函数和衍射效率的示意图。

具体实施方式

图2示出了利用该项发明—自对准工艺制作8位相衍射微透镜阵列的具体工艺实施过程。

①通过磁控溅射仪在待制作微透镜的基片上溅射0.8μm厚的铬膜，然后甩正性光刻胶，前烘后，用第一块掩模版曝光，如图2(a)所示；

②显影、坚膜后，湿法腐蚀未被胶掩蔽的铬膜，并利用反应离子束刻蚀(RIE)技术刻蚀基片，深度为d/8，d为总的刻蚀位相深度，如图2(b)所示。此时，形成了8位相台阶的初始分布，后续的工艺过程不需要掩模版的暗、亮边界与这些台阶边界严格对准。

③继续甩正性光刻胶，用第二块掩模版曝光，如图2(c)所示，图中可以看出，第二块掩模版没有和衬底上已有的位相台阶图形严格对准，这是本发明与常规工艺最大的区别所在。

④显影、坚膜后，反应离子束刻蚀基片，刻蚀深度为d/4。接着，甩负性光刻胶，从背面曝光，如图2(d)所示。图中，金属铬膜相当于掩模版的作用。

⑤由于负性光刻胶的特性是没有被曝光的地方能被去除，曝光的地方保留。显影、坚膜后，负胶图形与正胶图形正好相反，并继续甩一层正胶，用第三块掩模版曝光，如图2(e)所示。

⑥显影、坚膜后，腐蚀未被胶层保护的铬膜，反应离子束刻蚀基片，深度为d/4。然后将正负胶都去掉，再次湿法腐蚀金属膜，则形成了4位相台阶分布。

⑦如果保留胶层，重复上述有关过程，如图2中从(f)-(1)便可得到8位相的台阶分布。

由上述步骤可以看出，与常规工艺对比，自对准工艺多了溅射铬膜、湿法腐蚀铬膜、负性胶光刻和显影、反应离子选择性刻蚀等工艺过程，因而工艺过程相对复杂。然而，从图2中可以看出，各位相台阶的位置由第一块掩模版决定后，后面的各步并不影响到台阶的位置，即避免了严格套刻对准误差。在自对准工艺中，反应离子刻蚀是必不可少的，不能象现有工艺那样，可以用离子束刻蚀，原因在于：如图2中(f)和(k)，在刻蚀基片中的SiO₂时，负性胶不能被刻蚀掉，所以只能用具有选择刻蚀比很大的反应离子刻蚀工艺。

利用上述的自对准工艺制作了8位相的紫外衍射微透镜。由上述流程可以看出，自对准工艺过程比常规工艺较为复杂。常规的制作只需3块掩模版，而自对准工艺需五块掩模版，掩模版的设计不同于常规工艺。对于常规工艺，用于制作8位相紫外衍射微透镜的掩模版的暗、亮环半径由公式 $r_{m,l}=\sqrt{\frac{2\mathrm{\λfl}}{2^m}},l=\mathrm{0,1,2},...---\left(1\right)$ 决定，其中，λ为设计波长，f为微透镜设计焦距。而自对准工艺中，第一次光刻的掩模版暗、亮环半径由 $r_l=\sqrt{2\mathrm{l\λf}/L}---\left(2\right)$ 决定，其中L为量化位相数。以后的各次光刻掩模版则由要刻蚀的台阶决定。如图2(c)所示，要刻蚀的为第三个和第七个台阶，则相应掩模版的位置为亮区。另外，由于需要从背面对负性光刻胶曝光，因此基片材料应该透紫外光。使用的RIE刻蚀机为Unaxis公司生产的Nextral 860L型，实验参数如表1所示。

             表1反应离子刻蚀参数表

Tab.The etching parameters of RIE

反应气体	CHF3，O2
		工作气压	35mtorr
射频功率	150watt
		刻蚀选择比	11
刻蚀速度	50nm/min
		垂直度	大于86度

本发明所实施的实例为：848×640元石英衍射紫外微透镜阵列，单元尺寸为50×50μm²，衬底折射率为1.47，中心波长为0.4μm，刻蚀深度为1.7μm，F/#为3.54。图3为所设计的5块掩模版图，图4为利用此发明所制作的衍射紫外微透镜阵列扫描电镜(SEM)照片。利用小光点扫描技术我们测试了所制作的微透镜点扩散函数(PSF)和衍射效率，如图5所示，衍射效率高达90.2％，而常规工艺制作的8位相衍射微透镜阵列衍射效率通常只能达到83％。实验结果表明，该项发明技术可以获得高衍射效率。

不难看出，采用上述方法还可以制备16位相的衍射光学元件。

概括起来，本发明提出一种新的工艺—自对准工艺。相对于常规工艺，该工艺避免了多次光刻的严格套刻对准要求，因而适合制作衍射效率更高的衍射光学元件。

Claims (1)

1、一种制作多位相衍射光学元件的工艺，依次包括下述步骤：

①采用磁控溅射仪在待制作光学元件的基片上溅射一层铬膜，然后甩正性光刻胶，前烘后，用第一块掩模版曝光；

②显影、坚膜后，湿法腐蚀未被胶掩蔽的铬膜，并利用反应离子束刻蚀技术刻蚀基片，深度为d/n，d为总的刻蚀位相深度，n为需要制作的位相台阶数；

③继续甩正性光刻胶，用第二块掩模版曝光；

④显影、坚膜后，反应离子束刻蚀基片，刻蚀深度为2d/n，再甩负性光刻胶，从背面曝光；

⑤显影、坚膜后，并继续甩一层正胶，用第三块掩模版曝光；

⑥显影、坚膜后，腐蚀未被胶层保护的铬膜，反应离子束刻蚀基片，深度为2d/n，然后将正负胶都去掉，再次湿法腐蚀金属膜，得到4位相的台阶分布；当n＞4时，进入步骤⑦，否则制备过程完毕；

⑦保留胶层，用下一块掩模版曝光，重复上述步骤②至⑥，可以得到n(n＞4)位相的台阶分布。

Images