CN1388737A - 抑制电磁波干扰的电路板及压制方法 - Google Patents
抑制电磁波干扰的电路板及压制方法 Download PDFInfo
- Publication number
- CN1388737A CN1388737A CN 01120804 CN01120804A CN1388737A CN 1388737 A CN1388737 A CN 1388737A CN 01120804 CN01120804 CN 01120804 CN 01120804 A CN01120804 A CN 01120804A CN 1388737 A CN1388737 A CN 1388737A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit board
- insulating barrier
- dielectric constant
- signal lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Telephone Set Structure (AREA)
Abstract
本发明提供一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板,该电路板包含至少两金属层与至少两信号走线层,该至少两金属层中至少一个用作接地层和至少一个用作电源层,且该电路板的两侧的层分别为该信号走线层,而在前述电路板的各层间分别夹置一个用于隔离的绝缘层,其特征在于:该电路板中的那些金属层中的至少一金属层的一侧的绝缘层的介电常数低于另一侧的绝缘层的介电常数,而位于该较低介电常数的绝缘层中不与该至少一金属层相邻接的另一侧为前述信号走线层中的一个。
Description
发明领域
本发明涉及一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法及其产品，特别是涉及一种降低电磁干扰并适用于高速信号的电路板压制方法及其产品。
现有技术
随着现今科技进步，使生活中充满电子用品，然而这些电子用品在使用时，大多会产生电磁波干扰的问题，并可能造成邻近的电子用品无法正常运行，甚至对人体有不良影响，故对当今电子用品例如电路板所能产生电磁干扰的值规定了安全标准。
图1是公知的四层电路板，该电路板的第一和四层为信号走线层S1、S2、第二层为电源层Power，第三层为接地层GND，且该电路板具有一位于该电路板的第二和三层之间的第一绝缘层I1及两分别位于该电路板的第一及二层和第三及四层之间的第二绝缘层12，第一绝缘层11为基材(thin core)且第二绝缘层12为胶片(prepreg)，第一绝缘层11的厚度H1为47mil与第二绝缘层12的厚度H2为5mil，一般厂商采用玻璃纤维强化环氧树脂来制成第一、二绝缘层11、12，故第一、二绝缘层11、12的介电常数是为4.5，信号走线层S1对于电源层POWER的相对阻抗值RS1＝信号走线层S2对于接地层GND的阻抗值RS2＝60欧姆，但由于电路板上的信号频率日渐提高(由33MHZ提升至133MHZ)，且如下列公式1所示，电磁波干扰的磁场强度与频率平方成正比，故使电磁波干扰也随频率的增加而上升。
其中：|E|：电磁波干扰的磁场强度
f：信号的频率
I：信号电流的大小
A：信号流过的面积
d：与辐射源的距离
首先，上列公式1应用在电路板时，信号流过的面积A为：信号流过的走线长度L×信号走线层S2与接地层GND之间的距离(即为第二绝缘层12的厚度H2，故也为信号走线层S1与电源层Power之间的距离H2)，请参照图2所示，是为欧洲地区在与辐射源的距离d为10m(米)下，所能容许电磁波干扰的标准值，而公知的电路板在信号的频率为100MHZ、与辐射源的距离d＝10m、信号流过走线长度L为100mil(1mil＝0.00254cm)和电流值I＝20mA的情况下，利用上列公式1所计算出电磁波干扰的磁场强度为34dBμV高于欧洲规定的标准值30dBμV，故公知的电路板并不符合标准，而根据上列的公式1，若能使信号流过的面积A缩小，将能让电磁波干扰的磁场强度随之缩小，因此，使第二绝缘层12的H2厚度缩小(如将厚度缩小为3mil时)，则能让电磁波干扰的磁场强度下降至符合标准(电磁波干扰的磁场强度为29.56dBμV)，但第二绝缘层I2的厚度H2缩小会引起下列的缺点：
1.电路板总厚度不符合标准：由于业界针对各种不同层数的电路板的厚度都有所规范，以此种四层电路板的工业标准的总厚度应为一定值，但第二绝缘层12的厚度H2缩小时，将使总厚度缩小而不再符合工业标准。
2.相对阻抗不符合高速信号的阻抗标准：由于厚度H2为3mil时，信号走线层S1对于电源层POWER的阻抗值RS1＝信号走线层S2对于接地层GND的阻抗值RS＝37欧姆，而此种电路板在走高速信号时，其传输线路的阻抗值设计，也就是层与层之间的阻抗值，依照Intel设定的规格理论值最好应在55Ω±10％最好，也就是最好在49.5Ω～60.5Ω之间，故并不符合高速信号的阻抗标准。
发明概要
本发明的目的是提供一种能解决上述问题的利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法及其产品。
所以，根据本发明的前述目的，提供一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板包括至少两金属层与至少两信号走线层，该至少两金属层中至少一个用作接地层和至少一个用作电源层，且该电路板的两侧的层分别为该信号走线层，并在前述电路板的各层间分别夹置一个用于隔离的绝缘层，其特征在于：该电路板中的所述这些金属层中的至少一金属层的一侧的绝缘层的介电常数是低于另一侧的绝缘层的介电常数，而位于该较低介电常数的绝缘层中不与该至少一金属层相接触的另一侧为前述信号走线层中的一个。
附图的简单说明
有关本发明为达上述目的、特征所采用的技术手段及其效果，现以优选实施例并结合附图说明如下：
图1是公知四层电路板的示意截面图。
图2是欧洲的电磁波干扰的标准值图表。
图3是本发明的第一优选实施例的示意截面图，此实施例为四层电路板。
图4是本发明的第一优选实施例的局部放大示意图。
图5是本发明的第二优选实施例的示意截面图，此实施例为一种六层电路板。
图6是本发明的第三优先实施例的示意截面图，此实施例为一种六层电路板。
图7是本发明的第四优选实施例的示意截面图，此实施例为一种六层电路板。
图8是本发明的第五优选实施例的示意截面图，此实施例为一种八层电路板。
图9是本发明的第六优选实施例的示意截面图，此实施例为一种八层电路板。
图10是本发明的第七优选实施例的示意截面图，此实施例为一种八层电路板。
图11是本发明的第八优选实施例的示意截面图，此实施例为一种十层电路板。
图12是本发明的第九优选实施例的示意截面图，此实施例为一种十二层电路板。
图13是本发明的第十优选实施例的示意截面图，此实施例为一种十六层电路板。
优选实施例的详细说明
应注意的是，各图示仅为说明各层之间的关系而示出，其尺寸规格并不是实际应用时的标准规格。
首先，图3是本发明的第一优选实施例，在本实施例中，该电路板是四层电路板，该电路板的第一、四层为信号走线层S1、S2，且该等信号走线层S1、S2也供电子零件布设，而该电路板的第二层和第三层皆为一金属层并依其电路设计中所起的作用来作为电源层POWER或接地层GND，在此，第二层作为电源层POWER，第三层作为接地层GND，此外，该电路板由上而下依序具有用来电隔离前述各层的一第一绝缘层11、一第二绝缘层12与一第三绝缘层13，对厂商而言，第二绝缘层12为基材(thin core)且诸第一与第三绝缘层11、13为胶片(prepreg)。
如前所述，电路板的各信号走线层S1、S2的相对阻抗值最好在于Intel规定的高速线路理论阻抗值49.5～60.5欧姆范围内，及第一与第三绝缘层11、13的厚度H2缩小时会使电磁波干扰的辐射强度值下降，但会使信号走线层S1、S2的相对阻抗值随之下降，而本发明人发现可利用让邻近信号走线层S1、S2的第一与第三绝缘层11、13以低于第二绝缘层12的介电常数的材料来制成，来使各信号走线层S1、S2的相对阻抗值落在Intel规定的高速线路理论阻抗值49.5～60.5欧姆范围内，而以往厂商所应用在绝缘层11、12的材料皆是介电常数为4.5的玻璃纤维强化环氧树脂，故本发明人寻找介电常数低于4.5的材料来制造第一与第三绝缘层11、13，此外，一般而言，为了方便对称性压制，厂商设计大都使第一与第三绝缘层11、13的厚度H2相同，不仅制造上较为方便，也较符合现今的制造方式，故本发明人依据上述的考虑来进行对绝缘层的材料及板厚进行改进。
为使本发明更加容易明了，故通过下列的公式来大致说明本发明的研制过程，但应注意的是，下列说明是针对四层电路板的工业标准的板厚为1.6mm来说明，但本发明的实施应不限于板厚1.6mm的四层电路板：
首先，参照图4，来计算第一信号走线层S1相对于电源层POWER的阻抗值R1(也可为第二信号走线层S2相对于接地层GND的阻抗值R2)，可先假设第一和第三绝缘层11、13利用介电常数低于4.5的低介电常数的绝缘材料来制成，在本实施例的运算中，取介电常数为3.2来计算，并假设第一和第三绝缘层11、13的厚度H2为适当厚度，再利用下列公式2求出阻抗值R1(或R2，因在本实施例中，第一与第三绝缘层11、13厚度相同，故R1＝R2)：
其中：ER＝介电常数＝3.2
H2＝第一与第三绝缘层11、13的厚度
W＝线宽＝是可在2～8mil范围内，在本实施例中线宽为5mil
T1＝第一信号走线层S1的厚度
1H1+2H2+2T1+2T2≌1.6mm…公式3
此外，一般说来，电路板的外层即为第一、二信号走线层S1、S2的厚度T1为0.7mil，而内层即电源层Power和接地层GND厚度T2为1.4mil，且电路板的总厚度必须符合工业标准1.6mm(如公式3)，故利用前述的条件及概念，本发明人利用上列的方式经多次实验后，找出本发明的一优选实施例，即当第二绝缘层12的厚度H1在38.25～63.75mil范围内，在此以H1＝51mil为佳，第一和第三绝缘层11、12厚度H2在0.5-5.5mil范围内，以H2＝3mil为佳，而第二绝缘层12可利用现有技术中的介电常数为4.5的玻璃纤维强化环氧树脂，和第一和第三绝缘层11、13利用介电常数为3.2的低介电的绝缘材料来制成，在此情况下，第一信号走线层S1相对于电源层Power的阻抗值R1＝第二信号走线层S2相对于接地层GND的阻抗值R2＝56欧姆，符合2H2+1H1+2T1+2T2＝2×3mil+1×51mil+2×0.7mil+2×1.4mil＝61.2mil＝1.55mm，各阻抗值在Intel规定的高速线路理论阻抗值49.5～60.5欧姆范围内，且电磁波干扰的辐射强度值下降，故确实可利用低介电常数的绝缘材料来降低电磁干扰且适用于高速信号的目的。
另外，第一与第三绝缘层11、13的材料只要是介电常数小于第二绝缘层12的介电常数即可，故第一与第三绝缘层11、13的材料可为玻璃纤维强化聚亚酰胺(polyimide)、玻璃纤维强化聚苯烯醚(Polyphenylene ether，PPE)、玻璃纤维强化聚酰胺(polyamide)、玻璃纤维强化氟化物(如聚四氟乙烯/PTEE等化合物)、双环戊烯亚酰胺三氮苯(bis malaimide triazine，简称BT)、热硬化钛酸钡复合物(如Rogers 4350)、氧化聚苯酚烯(polyphenolene)环氧树脂、聚苯醚(polyphenylene oxide)、聚酯(polyester)、聚乙烯(polyethylene)、热硬化陶瓷(如具有热固性塑料树脂的玻璃/陶瓷织品woven glass/ceramic fabricloaded thermoset plastic resin)、辐照过的聚烯烃(irradiated polyolefine)、氰酸酯(cyanate ester)、芳族聚酰胺(aramid)之类的低介电常数的绝缘材料以和这些绝缘材料的化合物及其衍生物，这些材料的介电常数大多在3.5左右，皆小于第二绝缘层12的介电常数(本实施例第一绝缘层的介电常数为4.5)，如聚四氟乙烯(PTFE)，其介电常数大约为2.8～3.0。
依据前述，本发明有下列的优点：
1.电路板的厚度符合工业标准：由于在本实施例中，可调整电路板的总厚度为1.6mm，故在本发明中可利用邻近信号线层的绝缘层由较低介电常数的绝缘材料，来改变绝缘层的厚度，并可使电路板的总厚度符合工业标准。
2.适用于高速信号：因阻抗值R1、R2在Intel规定的高速线路理论阻抗值49.5～60.5范围内，故适用于高速信号，符合现今制造业往高速信号发展的趋势，可使产品的利用价值和竞争力提高。
3.降低电磁波干扰的磁场强度：由于使第二绝缘层H2的厚度比公知的技术由5mil降至3mil，使本发明的第二绝缘层12、13的厚度为公知技术第二绝缘层厚度的五分之三，故在本实施例电磁波干扰的磁场强度可比公知减少五分之二，大致降为29.56dbμV，低于欧洲地区规定安全值，故本发明确实可达到降低电磁波干扰的磁场强度的功效。
4.合适的经济效益：由于只需改变压制条件如绝缘层的厚度及材料，即可达到高速信号所要求的磁场强度及阻抗值，而不需花费大量人力、物力，来修改电路板上布局，因而可大幅降低修改所花费的人力及物力，达到合适经济效益。
应注意的是，本案使邻近信号走线层的绝缘层使用较低介电常数的概念也可应用于其他种类的电路板中，以利用前述第一实施例所公开的方式，在电路板总厚度符合工业标准下，来达到阻抗值符合Intel规定的高速线路理论值与降低电磁波干扰的优点，并不应受限于四层电路板，下面列举数种不同层数的电路板说明。
首先说明的是，电路板是以对称结构进行压制，所以为了设计的方便，电路板的层数的递增是以偶数递增，如四层电路板、六层电路板、八层电路板..等等，然而，随着电路板层数的增加，信号走线层的层数也随之增加，举例来说，当六层电路板时，则可能有三层或四层的信号走线层，而实际应用上并不需所有的信号走线层都用来传输高速信号，因此电路板的设计上可仅选择改变这些信号走线层中的一层或两层来改变靠近它的绝缘层的介电常数即可。再者，若信号走线层邻近金属层(即指接地层或电源层)，则因金属遮蔽效应等等因素而较适于传送高速信号，所以本发明从邻近金属层的信号走线层中来选择其中之一层或偶数层来改变其电路特性，以使其更适合传送高速信号。在从这些位于金属层的一侧的信号走线层中选择一信号走线层来传送高速信号时，本发明中是选用两侧都为金属层的信号走线层；而在这些位于金属层的一侧的信号走线层中选择偶数个信号走线层作为传送高速信号之层时，则选择相对于电路板的中心为对称层的信号走线层(如前述四层电路板1的第一信号走线层S1与第二信号走线层S2位于第一层与第二层即为对称)或者为两相邻的信号走线层。
图5为本发明的第二优选实施例。此实施例为一种六层电路板结构，其中第一层、第四层和第六层为信号走线层S1、S2、S3，第三层为电源层POWER，第二层和第五层为接地层GND1、GND2，电路板2由上而下还具有夹置于各层之间并用以电隔离支撑前述各层的五个绝缘层14、15、16、17、18。在本实施例中，若欲使位于电路板的两侧(即指外层)的第一和第三信号走线层S1、S3来传送高速信号时，则可使第一绝缘层14和第五绝缘层18使用低于其他绝缘层15、16、17的介电常数的绝缘材料，以便在不变更电路板2的总厚度的条件下，来达到改变两信号走线层S1、S3分别相对于接地层GND1、GND2的阻抗值于Intel规定的高速线路理论阻抗值的范围内以及降低电磁干扰等功效。另外，若欲使用第二信号走线层S2来传递高速信号时，则可使此信号走线层S2的两侧的第三绝缘层16与第四绝缘层17使用较低介电常数的绝缘材料，来使此信号走线层S2的阻抗值符合理论值与降低电磁干扰，因此本实施例也具有前述第一实施例的优点。
图6为本发明的第三实施例。此实施例的电路板2＇也为六层电路板。此电路板2＇的各层应用与前述第二实施例不同，其中第一层、第三层、第四层与第六层都为信号走线层S1、S2、S3、S4，第二层为接地层GND和第五层为电源层POWER，此电路板2＇也具有用于隔离前述各层的五个绝缘层14＇、15＇、16＇、17＇、18＇。在此实施例中，若欲使第二信号走线层S2和第三信号走线层S3传送高速信号时，则可使位于第二与第三信号走线层S2、S3的上下两侧的第二、第三和第四绝缘层15＇、16＇、17＇利用介电常数低于第一绝缘层14＇与第五绝缘层18＇的绝缘材料，来使第二与第三信号走线层S2、S3的阻抗值符合高速线路理论值并降低电磁干扰。或者，可使第一绝缘层14＇与第五绝缘层18＇使用较低介电常数的绝缘材料，来使第一与第四信号走线层S1、S4适于传送高速信号与降低电磁干扰。
另外，图7为本发明的第四实施例。此实施例也为六层电路板2＂，此电路板2＂的第一层、第二层、第五层和第六层依序为第一信号走线层S1、第二信号走线层S2、第三信号走线层S3和第四信号走线层S4，第三层为接地层GND，第四层为电源层POWER。而此电路板2＂也具有用于电隔离前述六层的绝缘层14＂、15＂、16＂、17＂、18＂。在此实施例中，若用第二与第三信号走线层S2、S3来传送高速讯号时，则可使第二绝缘层15＂与第四绝缘层17＂的介电常数相较于其他绝缘层14＂、16＂、18＂的介电常数低，以达到降低电磁干扰的情况下传送高速信号的目的。
图8为本发明的第五实施例。此实施例的电路板3是八层电路板，其的第一层、第三层、第六层和第八层依序为第一、第二、第三和第四信号走线层S1、S2、S3、S4，第二层、第五层和第七层依序为第一、第二与第三接地层GND1、GND2、GND3，第四层为电源层POWER。而在电路板3的各层间依序夹置第一至第七绝缘层31-37。在此实施例中，可使第一与第七绝缘层31、37利用比其他绝缘层32-36的介电常数低的绝缘材料，或者改变第二、第三、第五和第六绝缘层32、33、35、36的材料为介电常数低于其他绝缘层31、34、37的材料，来使第一和第四信号走线层S1、S4或者第二和第三信号走线层S2、S3的相对阻抗值符合Intel的高速线路理论阻抗值和降低电磁干扰，以适合传送高速信号。
图9为本发明的第六实施例，此实施例的电路板3＇也为八层电路板，而其的第一层、第四层、第五层和第八层依序为第一、第二、第三和第四信号走线层S1、S2、S3、S4，第二层和第七层依序为第一和第二接地层GND1、GND2，第三层和第六层依序为第一和第二电源层POWER1、POWER2。在电路板3＇的各层间也依序夹置第一至第七绝缘层31＇-37＇。在本实施例中，使第一与第七绝缘层31＇、37＇的介电常数低于其他绝缘层32＇-36＇的介电系数，或者使第三、第四与第五层绝缘层33＇、34＇、35＇应用介电常数低于其他绝缘层31＇、32＇、36＇、37＇的材料，介以来使第一与第四信号走线层S1、S4或第二与第三信号走线S2、S3适于传送高速信号与降低电磁干扰。
此外，图10为本发明的第七实施例，此实施例为八层电路板3＂的另一种实施方式，其第一层、第三层、第四层和第八层依序为第一、第二、第三和第四信号线层S1、S2、S3、S4，第二层、第五层和第七层依序为第一、第二和第三接地层GND1、GND2、GND3，第三层和第六层依序为第一和第二电源层POWER1、POWER2。同样的，此电路板3＂的各层间也依序夹置第一至第七绝缘层31＂-37＂来彼此电隔离。在本实施例中，可使第一与第七绝缘层31＂、37＂的介电常数低于其他绝缘层32＂-36＂，或者使第二、第三与第四层绝缘层32＂、33＂、34＂的介电常数低于其他绝缘层31＂、35＂、36＂、37＂，以使第一和第四信号走线层S1、S4或第二和第三信号走线层S2、S3在低电磁干扰下传送高速信号。
图11为本发明的第八实施例。此实施例十层电路板4，其第一层、第四层、第六层、第七层和第十层依序为第一、第二、第三、第四和第五信号走线层S1、S2、S3、S4、S5，第二层、第五层和第九层依序为第一、第二和第三接地层GND1、GND2、GND3，第三层和第八层依序为第一和第二电源层POWER1、POWER2。而此电路板4的各层间依序以第一至第九绝缘层41-49来电离隔。在本实施例中，由于有五层信号走线层S1-S5，且各信号走线层S1-S5都有至少一侧紧靠近金属层(电源层或接地层)，在此实施例中，可使第一绝缘层41和第九绝缘层49的介电常数低于其他绝缘层42-48，使第一与第五信号走线层S1、S5行使高速信号；或者，使第三绝缘层43与第四绝缘层44的介电常数低于其他绝缘层41、42、45-49的介电常数，让第二信号走线层S2适于传送高速信号；或者，使第五、第六与第七绝缘层45、46、47使用介电常数低于其他绝缘层41-44、48、49的介电常数的材料，使第二和第三信号走线层S2、S3可在低电磁干扰下传送高速信号。
另外，图12为本发明的第九实施例，此实施例是十二层电路板5，其第一层、第三层、第六层、第七层、第十层和第十二层依序为第一、第二、第三、第四、第五和第六信号走线层S1、S2、S3、S4、S5，第二层、第五层、第九层和第十一层依序为第一、第二、第三和第四接地层GND1、GND2、GND3、GND4，第四层和第八层依序为第一与第二电源层POWER1、POWER2。此电路板5的各层间依序以第一至第十一绝缘层51-61来隔离。在本实施例中，可使第一和第十一绝缘层51、61的介电常数低于其他绝缘层52-61的介电常数，以使第一和第六信号走线层S1、S6适于传送高速信号与低电磁干扰；或者为了使第二与第五信号走线层S2、S5适于传送高速信号，而使第二、第三、第九与第十绝缘层52、53、59、60的材料为介电常数低于其他绝缘层51、54-58、61的介电常数的材料；或者，可使第五、第六与第七绝缘层55、56、57的介电常数低于其他绝缘层51-54、58-61的介电常数，以便第三与第四信号走线层能在低电磁干扰下传送高速信号。
最后，图13是本发明的第十实施例，此实施例是十六层电路板7，其第一层、第三层、第六层、第七层、第十层、第十一层、第十四层和第十六层依序为第一、第二、第三、第四、第五、第六、第七和第八信号走线层S1-S8，第二层、第五层、第九层、第十三层和第十五层依序为第一、第二、第三、第四和第五接地层GND1-GND5，以及第四层、第八层和第十二层依序为第一、第二和第三电源层POWER1、POWER2、POWER3。此电路板7的各层间也依序以第一至第十五绝缘层71-85来彼此隔离。在本实施例中，可使第一绝缘层71和第十五绝缘层85的介电常数低于其他绝缘层72-84，以便第一信号走线层S1和第八信号走线层S8具有适于传送高速信号与低电磁干扰的优点；或者，可使第二、第三、第十三和第十四绝缘层72、73、83、84使用比其他绝缘层71、74-82、85低的介电常数的材料，以使第二与第七信号走线层S1、S7适于传送高速信号；或者，使第五、第六、第七、第九、第十与第十一绝缘层75、76、77、79、80、81的介电常数低于其他绝缘层71-74、78、82-85的介电常数，以使第三、第四、第五和第六信号走线层S3、S4、S5、S6在低电磁干扰下传送高速信号。
应注意的是，由于前述第二至第十实施例都可应用较低介电常数支绝缘层来改变信号走线层的电路特性，所以也可达到前述第一实施例所说明的电路板的厚度符合工业标准、适于高速信号、降低电磁波干扰的磁场强度、具有经济效益等优点。
另外上述所公开的图示及说明，仅为本发明的实施例，并非对本发明的限定；对于本技术领域的普通技术人员而言，在本发明的特征范畴内，所作的其他等效变化或改型，都应在本发明的权利要求书的范围内。
【图号对照表】
1、2、2＇、2＂、3、3＇、3＂、4、5、7电路板
S1、S2、S3、S4、S5、S6、S7、S8信号走线层
POWER1、POWER2、POWER3电源层
GND1、GND2、GND3、GND4、GND5接地层11、21、21＇、21＂、31、31＇、31＂、41、51、71第一绝缘层12、22、22＇、22＂、32、32＇、32＂、42、52、72第二绝缘层13、23、23＇、23＂、33、33＇、33＂、43、53、73第三绝缘层24、24＇、24＂、34、34＇、34＂、44、54、74第四绝缘层25、25＇、25＂、35、35＇、35＂、45、55、75第五绝缘层36、36＇、36＂、46、56、76第六绝缘层37、37＇、37＂、47、57、77第七绝缘层48、58、78第八绝缘层49、59、79第九绝缘层60、80第十绝缘层61、81第十一绝缘层82第十二绝缘层83第十三绝缘层84第十四绝缘层85第十五绝缘层
Claims (53)
1.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板包括：至少两个金属层与至少两个信号走线层，该至少两个金属层中至少一个用作接地层与至少一个用作电源层，且该电路板的两侧的层分别为该信号走线层，并在前述电路板的各层间分别夹置一个用于隔离的绝缘层，其特征在于：
该电路板中的所述那些金属层中的至少一个金属层的一侧的绝缘层的介电常数为一第一介电常数，而另一侧的绝缘层的介电常数为一小于具有该第一介电常数的第二介电常数，而位于具有该第二介电常数的绝缘层不与该至少一金属层相接的另一侧为前述信号走线层中的一个，以降低该信号走线层的电磁干扰。
2.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为四层电路板，该电路板的第一及四层为信号走线层，第二层为电源层，第三层为接地层，且该电路板具有：一位于该电路板的第一与第二层之间的第一绝缘层、一位于该电路板的第二与第三层之间的第二绝缘层和一位于该电路板的第三与第四层之间的第三绝缘层，其特征在于：
该第二绝缘层的介电常数为一第一介电常数，而该第一与该第三绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该等信号走线层的电磁干扰。
3.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为六层电路板，该电路板的第一层、第四层和第六层依序为第一、第二和第三信号走线层，第三层为电源层，第二层和第五层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，其特征在于：
该第二、第三与第四绝缘层的介电常数为一第一介电常数，而该第一与第五绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第一与第三信号走线层的电磁干扰。
4.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为六层电路板，该电路板的第一层、第四层和第六层依序为第一、第二和第三信号走线层，第三层为电源层，第二层和五层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，其特征在于：
该第一、第二和第五绝缘层的介电常数为一第一介电常数，而该第三和第四绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第二信号走线层的电磁干扰。
5.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为六层电路板，该电路板的第一层、第三层、第四层和第六层依序为第一、第二、第三和第四信号走线层，第五层为电源层，第二层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，其特征在于：
该第二、第三和第四绝缘层的介电常数为一第一介电常数，该第一和第五绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第一和第四信号走线层的电磁干扰。
6.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为六层电路板，该电路板的第一层、第三层、第四层和第六层依序为第一、第二、第三和第四信号走线层，第五层为电源层，第二层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，其特征在于：
该第一和第五绝缘层的介电常数为第一介电常数，而该第二、第三和第四绝缘层的介电常数为小于该第一介电常数的第二介电常数，以降低该第二和三信号走线层的电磁干扰。
7.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为六层电路板，该电路板的第一层、第二层、第五层和六层依序为第一、第二、第三和四信号走线层，第四层为电源层，第三层为接地层，且该电路板具有：位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，其特征在于：
该第一、第三和五绝缘层的介电常数为第一介电常数，而该第二和第四绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第二和第三信号走线层的电磁干扰。
8.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为八层电路板，该电路板的第一层、第三层、第六层和第八层依序为第一、第二、第三和第四信号走线层，第四层为电源层，第二层、第五层和第七层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，其特征在于：
该第二、第三、第四、第五和第六绝缘层的介电常数为一第一介电常数，而该第一和第七绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第一和第四信号走线层的电磁干扰。
9.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为八层电路板，该电路板的第一层、第三层、第六层和第八层依序为第一、第二、第三和第四信号走线层，第四层为电源层，第二层、第五层和第七层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，其特征在于：
该第一、第四与第七绝缘层的介电常数为一第一介电常数，而该第二、第三、第五和第六绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第二和第三信号走线层的电磁干扰。
10.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路为是八层电路板，该电路板的第一层、第四层、第五层和第八层依序为第一、第二、第三和第四信号走线层，第三层和第六层为电源层，第二层和第七层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，其特征在于：
该第二、第三、第四、第五和第六绝缘层的介电常数为一第一介电常数，而该第一和第七绝缘层的介电常数为一低于该第一介电常数的第二介电常数，以降低该第一和第四信号走线层的电磁干扰。
11.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为八层电路板，该电路板的第一层、第四层、第五层和第八层依序为第一、第二、第三和第四信号走线层，第三层和第六层为电源层，第二层和第七层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，其特征在于：
该第一、第二、第六与第七绝缘层的介电常数为一第一介电常数，而该第三、第四和第五绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第二和第三信号走线层的电磁干扰。
12.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为八层电路板，该电路板的第一层、第三层、第四层和第八层依序为第一、第二、第三和第四信号走线层，第六层为电源层，第二层、第五层和第七层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，其特征在于：
该第二、第三、第四、第五和第六绝缘层的介电常数为一第一介电常数，而该第一和第七绝缘层的介电常数是一小于该第一介电常数的第二介电常数，以降低该第一和第四信号走线层的电磁干扰。
13.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为八层电路板，该电路板的第一层、第三层、第六层和第八层依序为第一、第二、第三和第四信号走线层，第六层为电源层，第二层、第五层和第七层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，其特征在于：
该第一、第五、第六与第七绝缘层的介电常数为一第一介电常数，该第二、第三与第四绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第二与第三信号走线层的电磁干扰。
14.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板是十层电路板，该电路板的第一层、第四层、第六层、第七层和第十层依序为第一、第二、第三、第四和第五信号走线层，第三层和第八层为电源层，第二层、第五层和第九层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层以及一位于该电路板的第九层与第十层之间的第九绝缘层，其特征在于：
该第二、第三、第四、第五、第六、第七和第八绝缘层的介电常数为一第一介电常数，而该第一和第九绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第一和第五信号走线层的电磁干扰。
15.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为十层电路板，该电路板的第一层、第四层、第六层、第七层和第十层依序为第一、第二、第三、第四和第五信号走线层，第三层和第八层为电源层，第二层、第五层和第九层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层以及一位于该电路板的第九层与第十层之间的第九绝缘层，其特征在于：
该第一、第二、第五、第六、第七、第八与第九绝缘层的介电常数为一第一介电常数，而该第三与第四绝缘层的介电常数是一小于该第一介电常数的第二介电常数，以降低该第二信号走线层的电磁干扰。
16.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为十层电路板，该电路板的第一层、第四层、第六层、第七层和第十层依序为第一、第二、第三、第四和第五信号走线层，第三层和第八层为电源层，第二层、第五层和第九层为接地层，且该电路板具有一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层以及一位于该电路板的第九层与第十层之间的第九绝缘层，其特征在于：
该第一、第二、第三、第四、第八和第九绝缘层的介电常数为一第一介电常数，而该第五、第六和第七绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第三与第四信号走线层的电磁干扰。
17.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路为十二层电路板，该电路板的第一层、第三层、第六层、第七层、第十层和第十二层依序为第一、第二、第三、第四、第五和第六层信号走线层，第四层和第八层为电源层，第二层、第五层、第九层和第十一为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层以及一位于该电路板的第十一层与第十二层之间的第十一绝缘层，其特征在于：
该第二、第三、第四、第五、第六、第七、第八、第九和第十绝缘层的介电常数为一第一介电常数，该第一和第十一绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第一和第六信号走线层的电磁干扰。
18.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为十二层电路板，该电路板的第一层、第三层、第六层、第七层、第十层和第十二层依序为第一、第二、第三、第四、第五和第六层信号走线层，第四层和第八层为电源层，第二层、第五层、第九层和第十一为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层以及一位于该电路板的第十一层与第十二层之间的第十一绝缘层，其特征在：
该第一、第四、第五、第六、第七、第八和第十一绝缘层的介电常数为一第一介电常数，该第二、第三、第九和第十绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第二与第五信号走线层的电磁干扰。
19.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为十二层电路板，该电路板的第一层、第三层、第六层、第七层、第十层和第十二层依序为第一、第二、第三、第四、第五和第六层信号走线层，第四层和第八层为电源层，第二层、第五层、第九层和第十一为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层以及一位于该电路板的第十一层与第十二层之间的第十一绝缘层，其特征在于：
该第一、第二、第三、第四、第八、第九、第十和第十一绝缘层的介电常数为一第一介电常数，而该第五、第六和第七绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第三和第四信号走线层的电磁干扰。
20.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为十六层电路板，该电路板的第一层、第三层、第六层、第七层、第十层、第十一层、第十四层和第十六层依序为第一、第二、第三、第四、第五、第六层、第七和第八信号走线层，第四层、第八层和第十二层为电源层，第二层、第五层、第九层、第十三层和第十五层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层、一位于该电路板的第十一层与第十二层之间的第十一绝缘层，一位于该电路板的第十二层与第十三层之间的第十二绝缘层、一位于该电路板的第十三层与第十四层之间的第十三绝缘层、一位于该电路板的第十四层与第十五层之间的第十四绝缘层以及一位于该电路板的第十五层与第十六层之间的第十五绝缘层，其特征在于：
该第二、第三、第四、第五、第六、第七、第八、第九、第十、第十一、第十二、第十三和第十四绝缘层的介电常数为一第一介电常数，而该第一和第十五绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第一和第八信号走线层的电磁干扰。
21.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为十六层电路板，该电路板的第一层、第三层、第六层、第七层、第十层、第十一层、第十四层和第十六层依序为第一、第二、第三、第四、第五、第六层、第七和第八信号走线层，第四层、第八层和第十二层为电源层，第二层、第五层、第九层、第十三层和第十五层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层、一位于该电路板的第十一层与第十二层之间的第十一绝缘层，一位于该电路板的第十二层与第十三层之间的第十二绝缘层、一位于该电路板的第十三层与第十四层之间的第十三绝缘层、一位于该电路板的第十四层与第十五层之间的第十四绝缘层以及一位于该电路板的第十五层与第十六层之间的第十五绝缘层，其特征在于：
该第一、第四、第五、第六、第七、第八、第九、第十、第十一、第十二和第十五绝缘层的介电常数为一第一介电常数，而该第二、第三、第十三和第十四绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第二和第七信号走线层的电磁干扰。
22.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板，该电路板为十六层电路板，该电路板的第一层、第三层、第六层、第七层、第十层、第十一层、第十四层和第十六层依序为第一、第二、第三、第四、第五、第六层、第七和第八信号走线层，第四层、第八层和第十二层为电源层，第二层、第五层、第九层、第十三层和第十五层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层、一位于该电路板的第十一层与第十二层之间的第十一绝缘层，一位于该电路板的第十二层与第十三层之间的第十二绝缘层、一位于该电路板的第十三层与第十四层之间的第十三绝缘层、一位于该电路板的第十四层与第十五层之间的第十四绝缘层以及一位于该电路板的第十五层与第十六层之间的第十五绝缘层，其特征在于：
该第一、第二、第三、第四、第八、第十二、第十三、第十四和第十五绝缘层的介电常数为一第一介电常数，而该第五、第六、第七、第九、第十和第十一绝缘层的介电常数为一小于该第一介电常数的第二介电常数，以降低该第三、第四、第五和第六信号走线层的电磁干扰。
23.如权利要求1至22中的任一项所述的电路板，其中，该第一介电常数是4.5。
24.如权利要求23所述的电路板，其中，该第二介电常数是小于4.5。
25.如权利要求24所述的电路板，其中，为该第一介电常数的绝缘层的材料是玻璃纤维强化环氧树脂。
26.如权利要求24所述的电路板，其中，为该第二介电常数的绝缘层的材料是由下列组中择一构成，该组是由玻璃纤维强化聚亚酰胺、玻璃纤维强化聚酰胺、玻璃纤维强化氟化物、双环戊烯亚酰胺三氮苯、热硬化钛酸钡复合物、氧化聚苯酚烯环氧树脂、聚苯撑氧、聚酯、聚乙烯、热硬化陶瓷、辐照过的聚烯烃、氰酸酯和芳族聚酰胺等所构成。
27.如权利要求26所述的电路板，其中该玻璃纤维强化氟化物的氟化物为聚四氟乙烯。
28.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为四层电路板，其中该电路板的第一和四层为信号走线层、第二层为电源层，第三层为接地层，且该电路板具有：一位于第一及二层之间的第一绝缘层、一位于该电路板的第二与第三层的第二绝缘层以及一位于该电路板的第三层与第四层之间的第三绝缘层，该方法是包括如下的步骤：
(a)上述电路板的电源层是隔着具有一第一介电常数的该第二绝缘层与上述电路板的接地层压制；及
(b)步骤(a)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的该第一绝缘层和第三绝缘层与上述电路板的两信号走线层压制。
29.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为六层电路板，该电路板的第一层、第四层和第六层依序为第一、第二和第三信号走线层，第三层为电源层，第二层和第五层依序为第一和第二接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，该方法包括如下的步骤：
(a)上述电路板的电源层是隔着具有一第一介电常数的第三绝缘层与第二信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第四绝缘层与第一接地层和第二接地层压制；以及
(c)步骤(b)中已压制的电路板的两表面分别隔着具有一小于第一介电常数的第二介电常数的第一绝缘层和第五绝缘层与第一信号走线层和第三信号走线层压制。
30.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路为是六层电路板，该电路板的第一层、第四层和第六层依序为第一、第二和第三信号走线层，第三层为电源层，第二层和第五层依序为第一和第二接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，该方法包含如下的步骤：
(a)上述电路板的电源层是隔着具有一第二介电常数的第三绝缘层与第二信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有一大于该第二介电常数的第一介电常数的第二绝缘层和具有该第二介电常数的第四绝缘层与第一接地层和第二接地层压制；以及
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第五绝缘层与第一信号走线层和第三信号走线层压制。
31.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为六层电路板，该电路板的第一层、第三层、第四层和第六层依序为第一、第二、第三和第四信号走线层，第五层为电源层，第二层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，该方法包含如下的步骤：
(a)上述电路板的第二信号走线层是隔着具有一第一介电常数的第三绝缘层与该第三信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第四绝缘层与接地层和电源层压制；以及
(c)步骤(b)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第一绝缘层和第五绝缘层与第一信号走线层和第四信号走线层压制。
32.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为六层电路板，该电路板的第一层、第三层、第四层和第六层依序为第一、第二、第三和第四信号走线层，第五层为电源层，第二层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，该方法包含如下的步骤：
(a)上述电路板的第二信号走线层是隔着具有一第二介电常数的该第三绝缘层与第三信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第二介电常数的第二绝缘层和第四绝缘层与接地层和电源层压制；以及
(c)步骤(b)中已压制的电路板的两表面分别隔着具有一大于该第二介电常数的第一介电常数的第一绝缘层和第五绝缘层与第一信号走线层与第四信号走线层压制。
33.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为六层电路板，该电路板的第一层、第二层、第五层和第六层依序为第一、第二、第三和第四信号走线层，第四层为电源层，第三层为接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层以及一位于该电路板的第五层与第六层之间的第五绝缘层，该方法包含如下的步骤：
(a)上述电路板的接地层是隔着具有一第一介电常数的该第三绝缘层与该电源层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第二绝缘层和第四绝缘层与第二和第三信号走线层压制；以及
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第五绝缘层与第一信号走线层和第四信号走线层压制。
34.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路为是八层电路板，该电路板的第一层、第三层、第六层和第八层依序为第一、第二、第三和第四信号走线层，第四层为电源层，第二层、第五层和第七层依序为第一、第二和第三接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，该方法包含如下的步骤：
(a)上述电路板的电源层是隔着具有一第一介电常数的该第四绝缘层与该第二接地层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第三绝缘层和第五绝缘层与第二和第三信号走线层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第六绝缘层与第一接地层和第三接地层压制；以及
(d)步骤(c)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第一绝缘层和第七绝缘层与第一信号走线层和第四信号走线层压制。
35.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为八层电路板，该电路板的第一层、第三层、第六层和第八层依序为第一、第二、第三和第四信号走线层，第四层为电源层，第二层、第五层和第七层依序为第一、第二、第三接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，该方法包含如下的步骤：
(a)上述电路板的电源层是隔着具有一第一介电常数的该第四绝缘层与该第二接地层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第三绝缘层和第五绝缘层与第二和第三信号走线层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第二介电常数的第二绝缘层和第六绝缘层与第一接地层和第三接地层压制；以及
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第七绝缘层与第一信号走线层和第四信号走线层压制。
36.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为八层电路板，该电路板的第一层、第四层、第五层和第八层依序为第一、第二、第三和第四信号走线层，第三层和第六层依序为第一和第二电源层，第二层和第七层依序为第一和第二接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，该方法包含如下的步骤：
(a)上述电路板的第二信号走线层是隔着具有一第一介电常数的该第四绝缘层与该第三信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第三绝缘层和第五绝缘层与第一和第二电源层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第六绝缘层与第一接地层和第二接地层压制；以及
(d)步骤(c)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第一绝缘层和第七绝缘层与第一信号走线层和第四信号走线层压制。
37.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为八层电路板，该电路板的第一层、第四层、第五层和第八层依序为第一、第二、第三和第四信号走线层，第三层与第六层依序为第一和第二电源层，第二层和第七层依序为第一和第二接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，该方法包含如下的步骤：
(a)上述电路板的第二信号走线层是隔着具有一第二介电常数的该第四绝缘层与该第三信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第二介电常数的第三绝缘层和第五绝缘层与第一和第二电源层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该一大于该第二介电常数的第一介电常数的第二绝缘层和第六绝缘层与第一接地层和第二接地层压制；以及
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第七绝缘层与第一信号走线层和第四信号走线层压制。
38.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板和八层电路板，该电路板的第一层、第三层、第四层和第八层依序为第一、第二、第三和第四信号走线层，第六层为电源层，第二层、第五层和第七层依序为第一、第二和第三接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，该方法包含如下的步骤：
(a)上述电路板的第三信号走线层是隔着具有一第一介电常数的该第四绝缘层与该第二接地层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第三绝缘层和第五绝缘层与第二信号走线层和电源层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第六绝缘层与第一接地层和第三接地层压制；以及
(d)步骤(c)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第一绝缘层和第七绝缘层与第一信号走线层和第四信号走线层压制。
39.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板和八层电路板，该电路板的第一层、第三层、第四层和第八层依序为第一、第二、第三和第四信号走线层，第六层为电源层，及第二层、第五层和第七层依序为第一、第二和第三接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层以及一位于该电路板的第七层与第八层之间的第七绝缘层，该方法包含如下的步骤：
(a)上述电路板的第三信号走线层是隔着具有一第二介电常数的该第四绝缘层与该第二接地层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第二介电常数的第三绝缘层和为一大于该第二介电常数的第一介电常数的第五绝缘层与第二信号走线层和电源层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第二介电常数的第二绝缘层和为该第一介电常数的第六绝缘层与第一接地层和第三接地层压制；以及
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第七绝缘层与第一信号走线层和第四信号走线层压制。
40.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为十层电路板，该电路板的第一层、第四层、第六层、第七层和十层依序为第一、第二、第三、第四和第五信号走线层，第三层和第八层依序为第一与第二电源层，第二层、第五层与第九层依序为第一、第二和第三接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层以及一位于该电路板的第九层与第十层之间的第九绝缘层，该方法包含如下的步骤：
(a)上述电路板的第二接地层是隔着具有一第一介电常数的该第五绝缘层与该第三信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第四绝缘层和第六绝缘层与第二信号走线层和第四信号走线层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第三绝缘层和第七绝缘层与第一电源层和第二电源层压制；
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第八绝缘层与第一接地层和第三接地层压制；以及
(e)步骤(d)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第一绝缘层和第九绝缘层与第一信号走线层和第五信号走线层压制。
41.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为十层电路板，该电路板的第一层、第四层、第六层、第七层和第十层依序为第一、第二、第三、第四和第五信号走线层，第三层和第八层依序为第一和第二电源层，第二层、第五层和第九层依序为第一、第二和第三接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层以及一位于该电路板的第九层与第十层之间的第九绝缘层，其特征在于：
(a)上述电路板的第二接地层是隔着具有一第一介电常数的该第五绝缘层与该第三信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有一低于该第一介电常数的第二介电常数的第四绝缘层和为该第一介电常数的第六绝缘层与第二信号走线层和第四信号走线层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第二介电常数的第三绝缘层和为该第一介电常数的第七绝缘层与第一电源层和第二电源层压制；
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第八绝缘层与第一接地层和第三接地层压制；以及
(e)步骤(d)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第九绝缘层与第一信号走线层和第五信号走线层压制。
42.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为十层电路板，该电路板的第一层、第四层、第六层、第七层和第十层依序为第一、第二、第三、第四和第五信号走线层，第三层和第八层依序为第一、第二电源层、第二层、第五层和第九层依序为第一、第二和第三接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层以及一位于该电路板的第九层与第十层之间的第九绝缘层，该方法包含如下的步骤：
(a)上述电路板的第二接地层是隔着具有一第二介电常数的该第五绝缘层与该第三信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有一大于该第二介电常数的第一介电常数的第四绝缘层和为该第二介电常数的第六绝缘层与第二信号走线层和第四信号走线层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第三绝缘层和为该第二介电常数的第七绝缘层与第一电源层和第二电源层压制；
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第八绝缘层与第一接地层和第三接地层压制；以及
(e)步骤(d)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第九绝缘层与第一信号走线层和第五信号走线层压制。
43.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为十二层电路板，该电路板的第一层、第三层、第六层、第七层、第十层和第十二层依序为第一、第二、第三、第四、第五与第六层信号走线层，第四层和第八层依序为第一和第二电源层，第二层、第五层、第九层和第十一依序为第一、第二、第三与第四接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层以及一位于该电路板的第十一层与第十二层之间的第十一绝缘层，该方法包含如下的步骤：
(a)上述电路板的第三信号走线层是隔着具有一第一介电常数的该第六绝缘层与该第四信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第五绝缘层和第七绝缘层与第二接地层和第二电源层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第四绝缘层和第八绝缘层与第一电源层和第三接地层压制；
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第三绝缘层和第九绝缘层与第二信号走线层和第五信号走线层压制；
(e)步骤(d)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第十绝缘层与第一接地层和第四接地层压制；以及
(f)步骤(e)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第一绝缘层和第十一绝缘层与第一信号走线层和第六信号走线层压制。
44.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板和十二层电路板，该电路板的第一层、第三层、第六层、第七层、第十层和第十二层依序为第一、第二、第三、第四、第五和第六层信号走线层，第四层和第八层依序为第一和第二电源层，第二层、第五层、第九层和第十一层依序为第一、第二、第三和第四接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层以及一位于该电路板的第十一层与第十二层之间的第十一绝缘层，该方法包含如下的步骤：
(a)上述电路板的第三信号走线层是隔着具有一第一介电常数的该第六绝缘层与该第四信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第五绝缘层和第七绝缘层与第二接地层和第二电源层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第四绝缘层和第八绝缘层与第一电源层和第三接地层压制；
(d)步骤(c)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第三绝缘层和第九绝缘层与第二信号走线层和第五信号走线层压制；
(e)步骤(d)中已压制的电路板的两表面分别隔着具有该第二介电常数的第二绝缘层和第十绝缘层与第一接地层和第四接地层压制；以及
(f)步骤(e)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第十一绝缘层与第一信号走线层和第六信号走线层压制。
45.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为十二层电路板，该电路板的第一层、第三层、第六层、第七层、第十层和第十二层依序为第一、第二、第三、第四、第五和第六层信号走线层，第四层和第八层依序为第一和第二电源层，第二层、第五层、第九层和第十一依序为第一、第二、第三和第四接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层以及一位于该电路板的第十一层与第十二层之间的第十一绝缘层，该电路板是包含如下的步骤：
(a)上述电路板的第三信号走线层是隔着具有一第二介电常数的该第六绝缘层与该第四信号走线层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第二介电常数的第五绝缘层和第七绝缘层与第二接地层和第二电源层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有一大于该第二介电常数的第一介电常数的第四绝缘层和第八绝缘层与第一电源层和第三接地层压制；
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第三绝缘层和第九绝缘层与第二信号走线层和第五信号走线层压制；
(e)步骤(d)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第十绝缘层与第一接地层和第四接地层压制；以及
(f)步骤(e)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第十一绝缘层与第一信号走线层和第六信号走线层压制。
46一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板是十六层电路板，该电路板的第一层、第三层、第六层、第七层、第十层、第十一层、第十四层和第十六层依序为第一、第二、第三、第四、第五、第六层、第七第八信号走线层，第四层、第八层和第十二层依序为第一、第二与第三电源层，第二层、第五层、第九层、第十三层和第十五层依序为第一、第二、第三、第四、第五接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层、一位于该电路板的第十一层与第十二层之间的第十一绝缘层、一位于该电路板的第十二层与第十三层之间的第十二绝缘层、一位于该电路板的第十三层与第十四层之间的第十三绝缘层、一位于该电路板的第十四层与第十五层之间的第十四绝缘层以及一位于该电路板的第十五层与第十六层之间的第十五绝缘层，该方法包含如下的步骤：
(a)上述电路板的第二电源层是隔着具有一第一介电常数的该第八绝缘层与该第三接地层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第七绝缘层和第九绝缘层与第四信号走线层和第五信号走线层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第六绝缘层和第十绝缘层与第三信号走线层和第六信号走线层压制；
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第五绝缘层和第十一绝缘层与第二接地层和第三电源层压制；
(e)步骤(d)中已压制的电路板的两表面分别隔着具有该第一介电常数的第四绝缘层和第十二绝缘层与第一电源层和第四接地层压制；
(f)步骤(e)中已压制的电路板的两表面分别隔着具有该第一介电常数的第三绝缘层和第十三绝缘层与第二信号走线层和第七信号走线层压制；
(g)步骤(f)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第十四绝缘层与第一接地层和第五接地层压制；以及
(h)步骤(g)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第一绝缘层和第十五绝缘层与第一信号走线层和第八信号走线层压制。
47.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板为十六层电路板，该电路板的第一层、第三层、第六层、第七层、第十层、第十一层、第十四层和第十六层依序为第一、第二、第三、第四、第五、第六层、第七和第八信号走线层，第四层、第八层和第十二层依序为第一、第二和第三电源层，第二层、第五层、第九层、第十三层和第十五层依序为第一、第二、第三和第四接地层，且该电路板具有：一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层、一位于该电路板的第十一层与第十二层之间的第十一绝缘层、一位于该电路板的第十二层与第十三层之间的第十二绝缘层、一位于该电路板的第十三层与第十四层之间的第十三绝缘层、一位于该电路板的第十四层与第十五层之间的第十四绝缘层以及一位于该电路板的第十五层与第十六层之间的第十五绝缘层，该方法包含以下的步骤：
(a)上述电路板的第二电源层是隔着具有一第一介电常数的该第八绝缘层与该第三接地层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有该第一介电常数的第七绝缘层和第九绝缘层与第四信号走线层和第五信号走线层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第一介电常数的第六绝缘层和第十绝缘层与第三信号走线层和第六信号走线层压制；
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第一介电常数的第五绝缘层和第十一绝缘层与第二接地层和第三电源层压制；
(e)步骤(d)中已压制的电路板的两表面分别隔着具有该第一介电常数的第四绝缘层和第十二绝缘层与第一电源层和第四接地层压制；
(f)步骤(e)中已压制的电路板的两表面分别隔着具有一低于该第一介电常数的第二介电常数的第三绝缘层和第十三绝缘层与第二信号走线层和第七信号走线层压制；
(g)步骤(f)中已压制的电路板的两表面分别隔着具有该第二介电常数的第二绝缘层和第十四绝缘层与第一接地层和第五接地层压制；以及
(h)步骤(g)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第十五绝缘层与第一信号走线层和第八信号走线层压制。
48.一种利用低介电常数的绝缘材料来抑制电磁干扰的电路板压制方法，该电路板是为六层电路板，该电路板的第一层、第三层、第六层、第七层、第十层、第十一层、第十四层和第十六层依序为第一、第二、第三、第四、第五、第六层、第七和第八信号走线层，第四层、第八层和第十二层依序为第一、第二与第三电源层，第二层，第五层、第九层、第十三层和第十五层依序为第一、第二、第三、第四和第五接地层，且该电路板具有一位于该电路板的第一层与第二层之间的第一绝缘层、一位于该电路板的第二层与第三层之间的第二绝缘层、一位于该电路板的第三层与第四层之间的第三绝缘层、一位于该电路板的第四层与第五层之间的第四绝缘层、一位于该电路板的第五层与第六层之间的第五绝缘层、一位于该电路板的第六层与第七层之间的第六绝缘层、一位于该电路板的第七层与第八层之间的第七绝缘层、一位于该电路板的第八层与第九层之间的第八绝缘层、一位于该电路板的第九层与第十层之间的第九绝缘层、一位于该电路板的第十层与第十一层之间的第十绝缘层、一位于该电路板的第十一层与第十二层之间的第十一绝缘层、一位于该电路板的第十二层与第十三层之间的第十二绝缘层、一位于该电路板的第十三层与第十四层之间的第十三绝缘层、一位于该电路板的第十四层与第十五层之间的第十四绝缘层以及一位于该电路板的第十五层与第十六层之间的第十五绝缘层，该方法包含如下的步骤：
(a)上述电路板的第二电源层是隔着具有一第一介电常数的该第八绝缘层与该第三接地层压制；
(b)步骤(a)中已压制的电路板的两表面分别隔着具有一小于该第一介电常数的第二介电常数的第七绝缘层和第九绝缘层与第四信号走线层和第五信号走线层压制；
(c)步骤(b)中已压制的电路板的两表面分别隔着具有该第二介电常数的第六绝缘层和第十绝缘层与第三信号走线层和第六信号走线层压制；
(d)步骤(c)中已压制的电路板的两表面分别隔着具有该第二介电常数的第五绝缘层和第十一绝缘层与第二接地层和第三电源层压制；
(e)步骤(d)中已压制的电路板的两表面分别隔着具有该第一介电常数的第四绝缘层和第十二绝缘层与第一电源层和第四接地层压制；
(f)步骤(e)中已压制的电路板的两表面分别隔着具有该第一介电常数的第三绝缘层和第十三绝缘层与第二信号走线层和第七信号走线层压制；
(g)步骤(f)中已压制的电路板的两表面分别隔着具有该第一介电常数的第二绝缘层和第十四绝缘层与第一接地层和第五接地层压制；以及
(h)步骤(g)中已压制的电路板的两表面分别隔着具有该第一介电常数的第一绝缘层和第十五绝缘层与第一信号走线层和第八信号走线层压制。
49.如权利要求28至48中的任一项所述的电路板，其中，该第一介电常数是4.5。
50.如权利要求49所述的电路板压制方法，其中，该第二介电常数是小于4.5。
51.如权利要求49所述的电路板压制方法，其中，为该第一介电常数的绝缘层的材料是玻璃纤维强化环氧树脂。
52.如权利要求50所述的电路板压制方法，其中，为该第二介电常数的绝缘层的材料是由下列组中择一构成，该组是由玻璃纤维强化聚亚酰胺、玻璃纤维强化聚酰胺、玻璃纤维强化氟化物、双环戊烯亚酰胺三氮苯、热硬化钛酸钡复合物、氧化聚苯酚烯环氧树脂、聚苯撑氧、聚酯、聚乙烯、热硬化陶瓷、辐照过的聚烯烃、氰酸盐酯与芳族聚酰胺等所构成。
53.如权利要求52所述的电路板，其中该玻璃纤维强化氟化物的氟化物为聚四氟乙烯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01120804 CN1248551C (zh) | 2001-05-30 | 2001-05-30 | 抑制电磁波干扰的电路板及压制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 01120804 CN1248551C (zh) | 2001-05-30 | 2001-05-30 | 抑制电磁波干扰的电路板及压制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1388737A true CN1388737A (zh) | 2003-01-01 |
| CN1248551C CN1248551C (zh) | 2006-03-29 |
Family
ID=4664320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 01120804 Expired - Fee Related CN1248551C (zh) | 2001-05-30 | 2001-05-30 | 抑制电磁波干扰的电路板及压制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1248551C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100424514C (zh) * | 2005-08-09 | 2008-10-08 | 陈文祺 | 用于防止噪声干扰的半导体测试板结构 |
| CN104247587A (zh) * | 2012-03-01 | 2014-12-24 | 奥托立夫开发公司 | 具有pcb和两个外壳部分的电子单元 |
| CN104676932A (zh) * | 2013-11-26 | 2015-06-03 | 哈尔滨欧麦克科技开发有限公司 | 一种利用工业废水资源分解应用的方法 |
| CN105657962A (zh) * | 2016-03-28 | 2016-06-08 | 莆田市涵江区依吨多层电路有限公司 | 一种多层pcb电路板 |
| CN107623987A (zh) * | 2017-10-17 | 2018-01-23 | 广东欧珀移动通信有限公司 | 印刷电路板及移动终端 |
-
2001
- 2001-05-30 CN CN 01120804 patent/CN1248551C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100424514C (zh) * | 2005-08-09 | 2008-10-08 | 陈文祺 | 用于防止噪声干扰的半导体测试板结构 |
| CN104247587A (zh) * | 2012-03-01 | 2014-12-24 | 奥托立夫开发公司 | 具有pcb和两个外壳部分的电子单元 |
| CN104676932A (zh) * | 2013-11-26 | 2015-06-03 | 哈尔滨欧麦克科技开发有限公司 | 一种利用工业废水资源分解应用的方法 |
| CN105657962A (zh) * | 2016-03-28 | 2016-06-08 | 莆田市涵江区依吨多层电路有限公司 | 一种多层pcb电路板 |
| CN105657962B (zh) * | 2016-03-28 | 2018-05-18 | 莆田市涵江区依吨多层电路有限公司 | 一种多层pcb电路板 |
| CN107623987A (zh) * | 2017-10-17 | 2018-01-23 | 广东欧珀移动通信有限公司 | 印刷电路板及移动终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1248551C (zh) | 2006-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1253965C (zh) | 传输线型组件 | |
| CN1762082A (zh) | 传送器头和用于无接触能量传输的系统 | |
| CN1770335A (zh) | 低噪音平面型变压器 | |
| CN1585248A (zh) | 开关电源装置 | |
| CN1574799A (zh) | 用于数字传输系统的紧凑电磁耦合器 | |
| CN1856846A (zh) | 超薄挠性电感器 | |
| CN1496213A (zh) | 用于减少多层电路板的层数的技术 | |
| CN108738224B (zh) | 包括屏蔽多层电力传输板的电源 | |
| CN1476292A (zh) | 印刷电路板 | |
| CN1388737A (zh) | 抑制电磁波干扰的电路板及压制方法 | |
| US20240274346A1 (en) | Surface-mounted magnetic-component module | |
| CN1933150A (zh) | 半导体ic内设模块 | |
| US20240249874A1 (en) | Surface-mounted magnetic-component module | |
| CN1220993C (zh) | 组合式电感组件 | |
| CN1747620A (zh) | 一种印制电路板叠层结构及多层板叠层结构 | |
| CN1268181C (zh) | 用低介电系数的绝缘材料抑制电磁干扰的电路板压合方法及其产品 | |
| US11716117B2 (en) | Circuit support structure with integrated isolation circuitry | |
| CN1248554C (zh) | 适用高速信号的六层电路板的压合方法及其成品 | |
| CN1182762C (zh) | 利用高介电系数的绝缘材料降低走线阻抗的高速电路板 | |
| CN1295720C (zh) | 变压器结构 | |
| CN2672876Y (zh) | 接地屏蔽结构 | |
| CN2881955Y (zh) | 芯片封装体 | |
| CN1148110C (zh) | 八层电路板的压合方法及其成品 | |
| CN219610180U (zh) | 电子器件 | |
| CN1295429A (zh) | 八层电路板的压合方法及其成品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060329 |