CN1383625A - 接收装置、发送装置以及使用它们的基站装置和通信终端装置 - Google Patents

接收装置、发送装置以及使用它们的基站装置和通信终端装置 Download PDF

Info

Publication number
CN1383625A
CN1383625A CN01801620A CN01801620A CN1383625A CN 1383625 A CN1383625 A CN 1383625A CN 01801620 A CN01801620 A CN 01801620A CN 01801620 A CN01801620 A CN 01801620A CN 1383625 A CN1383625 A CN 1383625A
Authority
CN
China
Prior art keywords
limited length
parts
decision
distortion
veterbi decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01801620A
Other languages
English (en)
Other versions
CN1156091C (zh
Inventor
上杉充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1383625A publication Critical patent/CN1383625A/zh
Application granted granted Critical
Publication of CN1156091C publication Critical patent/CN1156091C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0015—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy
    • H04L1/0017—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy where the mode-switching is based on Quality of Service requirement
    • H04L1/0018—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the adaptation strategy where the mode-switching is based on Quality of Service requirement based on latency requirement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
    • H04L1/0025—Transmission of mode-switching indication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0075—Transmission of coding parameters to receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

信道估计部106估计延迟波的最大延迟时间。编码部101根据信道估计部106估计出的多路径的最大延迟时间以自适应决定的限制长度对发送数据进行卷积编码并发送,并且将表示卷积编码的限制长度的信息通知接收端。接收端按照发送端通知的限制长度用UDMV153同时进行维特比解码和均衡来获得接收数据。由此,UDMV能够改善纠错能力而不扩大装置规模。

Description

接收装置、发送装置以及使用它们的基站装置 和通信终端装置
                          技术领域
本发明涉及进行多路径衰落造成的失真的补偿和纠错的接收装置和对该接收装置发送数据的发送装置。
                          背景技术
在移动通信领域中，克服多路径衰落和改善传输品质是不可缺少的。对于多路径衰落来说，已知均衡器是有效的，而对于改善传输品质而言，用维特比解码器对卷积码进行解码的方法特别有效。
现有的传输装置用MLSE(Maximum Likelihood Sequence Estimator；最大似然序列估计器)或DFE(Decision Feedback Equalizer；判决反馈均衡器)等均衡器来补偿多路径衰落的失真，用维特比解码等的纠错处理来纠正未补偿的差错，从而实现良好品质的数据传输。
但是，在上述现有的传输装置中，独立地进行均衡器的线路失真的补偿和维特比解码器的纠错处理，在用均衡器进行一次码元的判定后再进行纠错解码，所以存在因均衡器的判定错误而使性能恶化的问题。
作为解决这个问题的方法，在特开平10-322253号公报(日本专利)中披露了‘接收装置、发送装置和使用它们的基站装置及通信终端装置’。上述特开平10-322253号公报中披露的发明假设使线路的模型和卷积编码器融合的虚设的编码器(UDMV：United Demodulator of MLSE and Viterbi Decoder)，用该编码器进行维特比解码，从而同时进行MLSE的均衡和对卷积码的维特比解码，由此提高纠错能力。
在上述UDMV中，作为提高纠错能力的手段，考虑通过增加延迟器数目来增长维特比解码的限制长度。但是，在现有的UDMV中，因装置规模的限制而不能将延迟器增加至一定数目以上，所以在纠错能力上有一定的极限。
                         发明内容
本发明的目的在于提供一种UDMV和配置该UDMV的通信装置，可以改善纠错能力而不扩大装置规模。
该目的如下实现：在同时进行补偿多路径衰落造成的失真的均衡和卷积编码过的数据的维特比解码的UDMV中，进行数据的编码和解码，使得能够在对估计的多路径的最大延迟时间的延迟波进行均衡的范围内卷积码和维特比解码的限制长度最大。
                         附图说明
图1表示本发明实施例1的通信装置的示意结构的图；
图2表示本发明实施例1的编码部的功能块结构的图；
图3表示本发明实施例1的卷积编码器结构的方框图；
图4表示本发明实施例1的通信装置配置的UDMV的功能块结构的图；
图5表示本发明实施例1的虚拟卷积编码器结构的图；
图6表示本发明实施例2的通信装置的示意结构的图；
图7表示本发明实施例2的UDMV的功能块结构的图；
图8表示本发明实施例2的编码部的功能块结构的图；
图9表示本发明实施例3的编码部的功能块结构的图；
图10表示本发明实施例3的UDMV的功能块结构的图；
图11表示本发明实施例4的通信装置的示意结构的图；
图12表示本发明实施例4的编码器结构的方框图；以及
图13是本发明实施例5的发送数据和训练序列的帧结构例。
                     具体实施方式
在使卷积编码器和MLSE均衡器融合的UDMV中具有与均衡器相同的滤波器构造的部分将通过延迟器对候补信号进行延迟所得的信号看作延迟波来生成接收信号的复本，将该生成的复本和实际的接收信号进行比较，并将生成与实际的接收信号最近似的复本所得的候补信号判断为被发送的信号。
本发明人着眼于上述UDMV中融合的卷积编码器和均衡器都包括用于生成复本的延迟器，以及对于延迟波的最大延迟时间来说，均衡时使用的一部分延迟器未被使用，通过将这些未被使用的延迟器作为卷积编码时的延迟器来使用，可以增长卷积码的限制长度，发现将装置规模维持不变就能够提高维特比解码的纠错能力，从而完成了本发明。
即，本发明的核心在于，在同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码的UDMV中，通过进行数据的编码和解码，使得在能够对估计的多路径的最大延迟时间的延迟波进行均衡的范围内卷积码和维特比解码的限制长度最大，从而将UDMV的装置规模维持不变就能够提高纠错能力。
以下，参照附图来详细说明本发明的各实施例。
(实施例1)
在本实施例中，发送端估计延迟波的最大延迟时间，根据估计出的最大延迟时间以自适应决定的限制长度对发送数据进行卷积编码并发送，同时将表示卷积码的限制长度的信息通知接收端。接收端根据发送端通知的限制长度，由UDMV(United Decoder with MLSE and Viterbi decoder)对接收信号同时进行维特比解码和均衡，获得接收数据。
图1表示本发明实施例1的通信装置100和包括UDMV的通信装置150的示意结构。本实施例的通信装置100在编码部101中以根据延迟波的最大延迟时间决定的限制长度来对发送数据d1进行卷积编码。此外，通信装置100将编码部101进行的表示卷积码的限制长度的限制长度指示信号与发送数据和已知信号一起构成帧，由调制部102进行调制后，从发送天线103发送。
通信装置150将接收天线151接收的接收信号经解调部152输入到UDMV153，同时进行与多路径衰落对应的失真的补偿和维特比解码的纠错，取得接收数据d2。UDMV153是将MLSE均衡器和维特比解码器融合的解码器，进行根据接收的限制长度指示信号指示的限制长度对应的维特比解码和均衡。
此外，通信装置150在调制部154对发送数据d3和已知信号进行调制后，从发送天线155发送。通信装置100将接收天线104接收的接收信号用解调部105进行解调，获得接收数据d4。信道估计部106根据接收信号中包含的已知信号来估计多路径造成的延迟波的最大延迟时间。最大延迟时间是多路径中存在的延迟波中最长的延迟时间。有关决定限制长度的具体控制将后述。编码部101根据信道估计部106求出的多路径的最大延迟时间来自适应地决定卷积码的限制长度，以决定的限制长度对发送数据d1进行卷积编码。
图2表示编码部101的功能块的结构。
编码器控制部201根据信道估计部106求出的多路径的最大延迟时间来决定卷积编码器202的卷积编码时的限制长度，控制卷积编码器202，使得以决定的限制长度来进行卷积编码。另一方面，编码器控制部201将表示卷积编码器202的卷积编码时的限制长度的限制长度指示信号输出到帧形成部203。帧形成部203将从卷积编码器202输出的卷积编码过的发送数据和从编码器控制部201输出的限制长度指示信号及已知信号形成帧并输出到调制部102。
图3是表示卷积编码器202的结构方框图。如该图所示，卷积编码器202包括301-0～301-(M-1)的M个延迟器、302-0～302-M的(M+1)个复数增益附加器、以及复数“异或(exclusive-or)”电路303。
卷积编码器202在每输入1比特的发送数据时与过去几比特的状态相加来生成多个比特。例如，如果编码率为1/2，则每输入1比特数据就生成2比特。表示这种状况的图为图3。发送数据被延迟器301-0～301-(M-1)延迟，由复数增益附加器302-0～302-M附加复数增益，由复数“异或”电路303取得其复数“异或”，获得卷积编码的信号。在卷积编码器的情况下，仅用于比特运算的复数增益附加器302-0～302-M中设定的复数增益系数(c)取0、1、j的某一个值。在该复数增益附加器302-0～302-M中设定与编码器控制部201决定的限制长度对应的复数增益系数(c)。例如，在限制长度为K的情况下，通过在复数增益附加器302-K～302-M中设定0来实现限制长度K的卷积码。于是，卷积编码器202根据编码器控制部201决定的限制长度来自适应地设定在复数增益附加器302-0～302-M中设定的复数增益系数(c)，可以按多路径的最大延迟时间所对应的限制长度来对发送数据进行卷积编码。这样构成的卷积编码器202能够以最大(M+1)的限制长度对发送数据d1进行卷积编码。各复数增益附加器302-0～302-M中设定的复数增益系数(c)按照限制长度来设定，使得卷积编码时的码间距离最大。
由于UDMV153预知卷积编码器202的结构，卷积码的限制长度也参照由通信装置100通知的限制长度指示信号而知道，所以按与卷积编码时的限制长度相同的限制长度来进行维特比解码。
图4表示通信装置150中配置的UDMV153的功能块的结构。编码器控制部356控制虚拟卷积编码器351，使得以接收信号中包含的限制长度指示信号表示的限制长度来进行维特比解码。虚拟卷积编码器351是具有使卷积编码器202和线路的失真为融合状态所构成的数字滤波器。虚拟卷积编码器351的细节将后述。信道估计部352用插入在接收信号中的已知信号(唯一字)来估计复数增益系数(p)，对虚拟卷积编码器351进行设定。复数增益系数(p)是用于补偿线路的失真的系数。状态估计部353将接收信号的比特数所对应的候补信号输出到调制部354，调制部354对候补信号进行与调制部102相同的调制并输入到虚拟卷积编码器351。另一方面，状态估计部353从加法器355取入表示来自虚拟卷积编码器351的复本和实际的接收信号之间误差的误差信号，选择误差小的候补所关联的路径，将选择路径连结的数据串作为解码数据来输出。
图5表示编码率为1/2时在调制上使用QPSK调制情况下的虚拟卷积编码器351的结构。在该图中，M是虚拟卷积编码器351中配置的延迟器的数目。N是将多路径的最大延迟时间内预先假定的最长延迟时间除以UDMV153中配置的平均一个延迟器的延迟时间所得的值。
该图所示的虚拟卷积编码器351包括将卷积编码器202中配置的延迟器301-0～301-(M-1)和相同的M个延迟器401-0～401-(M-1)串联连接的延迟器序列、与假设的多路径的最大延迟时间对应的数(＝N+1)的复数增益块、与各复数增益块对应设置的复数“异或”电路403-0～403-N、将复数“异或”电路403-0～403-N的输出乘以补偿线路失真的复数增益系数(p)的复数增益电路404-0～404-N、以及将各复数增益电路404-0～404-N的输出相加的复数加法器405。
初级的复数增益块由与卷积编码器202的复数增益附加器302-0～302-M相同数目的(＝M+1)复数增益附加器402-0～402-M构成。各复数增益块具有从初级的块起每下降1级就使复数增益附加器的数目每次减少一个的结构。例如，从初级起下降1级的块由M个复数增益附加器402-1-0～402-1-(M-1)构成，下降了N级的最下级的块由(M-N+1)个复数增益附加器402-N-0～402-N-(M-N)构成。
这些复数增益附加器402-0-0～402-0-M、402-1-0～402-1-(M-1)、……402-N-0～402-N-(M-N)根据编码器控制部356的控制，取得与图3所示的复数增益附加器302-0～302-M中设定的复数增益系数(c)对应的0、1、j的某一个值。对此，如果0～N间的任意整数为X，0～(M-X)间的任意整数为Y，则402-X-Y＝302-Y。这些复数增益附加器402-0-0～402-0-M、402-1-0～402-1-(M-1)、……402-N-0～402-N-(M-N)中设定的复数增益系数(c)根据限制长度来适当变更设定。
在构成初级复数增益块的复数增益附加器402-0-0～402-0-M中，按照各自序号并行地输入在延迟器序列中最初的延迟器401-0中输入的候补信号400和延迟器401-0～401-(M-1)的延迟数据，在这些复数增益附加器402-0-0～402-0-M中乘以复数增益系数(c)。复数“异或”电路403-0计算复数增益附加器402-0-0～402-0-M的输出的复数“异或”。第2级以后的复数增益块也进行同样的处理。
即，虚拟卷积编码器351中的延迟器401-0～401-(M-1)、初级的复数增益附加器402-0-0～402-0-M、及复数“异或”电路403-0成为与图3所示的卷积编码器202相同的滤波器构造。第2级以后的延迟器～复数增益附加器～复数“异或”电路也成为与卷积编码器202同样的滤波器构造。
在虚拟卷积编码器351中，各复数增益块输入的延迟数据组从初级的块起至最下级的块以块为单位每次移位一个延迟。通过将延迟器401-0～401-N产生的各延迟看作与N个延迟波对应的各传输路径的延迟，延迟器401-0～401-N、复数增益电路404-0～404-N、及复数加法器405成为具有与对N个延迟波进行均衡的均衡器相同的滤波器构造。在UDMV153中，信道估计部352根据已知信号来估计补偿与当前的各传输路径的状态对应的失真的滤波器系数，设定虚拟卷积编码器351的复数增益电路404-0～404-N的复数增益(p)。
下面说明以上那样构成的数据传输装置的工作情况。
首先，在通信装置150中发送数据d3由调制部154进行调制，从发送天线155进行发送。在通信装置100中，该信号的直接波和延迟波被接收天线104接收。该接收信号由解调部105进行解调来获得接收数据d4，同时由信道估计部106进行信道估计，估计多路径的最大延迟时间。编码部101根据信道估计部106估计出的多路径的最大延迟时间来决定限制长度，以该限制长度进行发送数据d1的卷积编码。该卷积编码过的发送数据与限制长度指示信号和已知信号一起形成帧结构。该帧结构的信号由调制部102进行调制后，从发送天线103进行发送。
在通信装置150中，接收天线151接收从通信装置100发送的信号上施加了多路径失真所得的信号。该接收信号由解调部152解调后，以限制长度指示信号指示的限制长度进行维特比解码来获得接收数据d2。
下面说明编码部101的工作情况。
在编码器控制部201中，根据信道估计部106估计的多路径的最大延迟时间和预先知道的UDMV153中配置的延迟器数目来决定卷积编码器202的限制长度。在编码器控制部201中，通过将信道估计部106估计的多路径的最大延迟时间除以虚拟卷积编码器351中配置的平均一个延迟器的延迟时间，来求对估计的多路径的延迟波进行均衡所需要的延迟器的数目J(1≤J≤N)。
在对多路径的延迟波进行均衡所需的延迟器的数目为J的情况下，虚拟卷积编码器351使用从初级至第J+1级的复数增益块来生成接收信号的复本。即，需要虚拟卷积编码器351中配置的M个延迟器401-0～401-(M-1)中的J个延迟器向从初级至第(J+1)级的复数增益块输出延迟数据串。因此，可以将剩余的M-J个延迟器用作维特比解码的延迟器。于是，编码器控制部201中求出的对多路径的延迟波进行均衡所需的延迟器的数目为J的情况下，将卷积码的限制长度K决定为K＝M-J+1。即，由于K+J＝M+1(一定)，所以使得卷积码的限制长度K和均衡所需的延迟器的数目J之和为一定来进行控制。于是，通过决定限制长度，编码部101可以按估计出的线路状态中的最长限制长度来进行卷积编码。再有，决定限制长度时的具体控制不限于上述控制。
另一方面，编码器控制部201在复数增益附加器302-(M-J+1)～302-M中设定复数增益系数(c)＝0，使得限制长度为K＝M-J+1，在复数增益附加器302-0～302-(M-J)中设定用于进行卷积编码的适当的复数增益系数(c)。此外，编码器控制部201生成表示决定的限制长度(＝K)的限制长度指示信号并输出到帧形成部203。
在卷积编码器202中，发送数据d1被延迟器301-0～301-(M-1)延迟，输出到复数增益附加器302-0～302-M。输出的延迟数据在复数增益附加器302-0～302-M中乘以编码器控制部201设定的复数增益系数(c)，由复数“异或”电路303获得复数“异或”而得到卷积编码过的信号。这种情况下，由于在复数增益附加器302-K～302-(M+N)中乘以0，复数增益附加器302-K～302-(M+N)的输出对加法结果不产生影响，所以卷积编码器202具有作为限制长度K的卷积编码器功能。卷积编码过的编码信号在帧形成部203中与限制长度指示信号和已知信号形成帧结构后，由调制部102进行调制，被发送到通信装置150。
下面说明UDMV153的工作情况。
UDMV153具有使卷积编码器202和线路的失真融合的状态，同时进行MLSE的均衡和维特比解码的纠错。在UDMV153中，编码器控制部356控制虚拟卷积编码器351的复数增益附加器402-0-0～402-N-(M-N)来使得以接收的限制长度指示信号表示的限制长度(K＝M-J+1)进行维特比解码。即，根据限制长度指示信号表示的限制长度(K＝M-J+1)，在复数增益附加器(402-0-K～402-0-M)……(402-N-K～402-N-M)中全部设定为0，在复数增益附加器(402-0-0～402-0-(K-1))……(402-K-0～402-K-(K-1))中设定与卷积编码器202的复数增益附加器302-0～302-(K-1)对应的复数增益系数(c)。此外，在J+1级以后的复数增益附加器402-(J+1)-0～402-(J+1)-M中全部设定为0。于是，通过设定复数增益系数(c)，虚拟卷积编码器351的延迟器～各级的复数增益附加器～各级的复数“异或”电路分别具有与卷积编码器202相同的滤波器构造，所以可以按限制长度K对卷积编码过的信号进行维特比解码。
于是，在设定了复数增益系数(c)的UDMV153中，从状态估计部353提供的候补信号400经由调制器354输入到延迟器序列的初级延迟器401-0，被延迟器401-0～401-(M-1)依次延迟。对此，首先由复数增益附加器402-0-0～402-N-(M-N)乘以复数增益(c)后，由复数“异或”电路403-0～403-N获得实部、虚部各自的复数“异或”。复数增益附加器402-0-0～402-J-(M-J)与复数增益附加器302-0～302-M对应，仅取0、1、j的某一个值。此外，作为对应，设0～J间的任意整数为Z，0～M-Z间的任意整数为Y，则402-X-Y＝302-Y。复数“异或”电路403-0～403-N对复数增益附加器402-0-0～402-N-(M-N)的输出进行以下的运算。
403-0：402-0-0～402-0-M的复数“异或”
403-1：402-1-0～402-1-M-1的复数“异或”
403-N：402-N-0～402-N-(M-N)的复数“异或”
由于复数“异或”电路403-(J+1)～403-N从复数增益附加器仅输出0，所以不进行运算也可以。
复数“异或”电路403-0～403-N的输出接着由复数增益电路404-0～404-N再乘以增益(p)。
复数增益电路404-0～404-N的输出全部由复数加法器405相加，成为接收信号(复本)406。
于是，根据本实施例，根据编码部101估计的多路径的最大延迟时间来求UDMV153中配置的延迟器中用于均衡的延迟器数目，通过将其剩余的延迟器作为卷积编码时的延迟器，来求卷积码的限制长度。因此，根据估计的多路径的最大延迟时间，在一定的延迟器数目下，将均衡所需的延迟器以外的延迟器都作为卷积编码的延迟器来控制，所以能够以UDMV153可解码的最大限制长度来进行卷积解码。此外，由于将通信装置100求出的限制长度通知通信装置150，所以通信装置150中配置的UDMV153可以同时进行卷积编码时的限制长度下的维特比解码和估计的延迟时间的均衡。
在上述实施例1中，是编码率为1/2时在调制上使用QPSK调制情况的示例，但即使在除此以外的情况下，也可以按同样的考虑来构筑虚拟编码器。
(实施例2)
在实施例1中，根据从配置了UDMV的通信装置向未配置UDMV的通信装置的发送信号来估计多路径的最大延迟时间，求出对从未配置UDMV的通信装置向配置了UDMV的通信装置发送的信号进行卷积编码的限制长度。因此，需要从进行编码的通信装置100向配置了UDMV的通信装置150通知限制长度。
因此，在本实施例中，接收端估计延迟波的最大延迟时间，根据估计出的最大延迟时间来决定维特比解码的限制长度，在UDMV中以该决定的限制长度对接收信号进行维特比解码来获得接收数据。此外，接收端将表示维特比解码的限制长度的信息通知发送端。发送端以接收端通知的维特比解码的限制长度对发送数据进行卷积编码并发送。即，本实施例与实施例1的不同在于，由配置了UDMV一侧的通信装置来决定限制长度。因此，与实施例1的不同在于，不必从进行编码的通信装置向配置了UDMV的通信装置通知限制长度。以下，参照图6～图8来说明本实施例的传输装置。在图6～图8中，对于与图1～图5相同的部分附以相同的标号并省略详细的说明。
图6表示本发明实施例2的通信装置500和配置了UDMV的通信装置550的示意结构。本实施例的通信装置500将接收天线104接收的接收信号用解调部105进行解调，获得接收数据d4。此外，在编码部501中参照表示接收信号所包含的卷积编码时的限制长度的信号来对发送数据d1进行卷积编码。
通信装置550将接收天线151接收的接收信号经解调部152输入到UDMV553，UDMV553根据接收信号中包含的已知信号来估计多路径产生的延迟波的最大延迟时间。然后，通过将估计出的最大延迟时间除以UDMV553中配置的平均一个延迟器的延迟时间，来求UDMV中的均衡所需的延迟器的数目，根据该均衡所需的延迟器的数目来决定维特比解码的限制长度。UDMV553根据决定的限制长度来同时进行对多路径衰落的失真的补偿和维特比解码的纠错，取得接收数据d2。此外，通信装置550将表示编码部501进行的卷积码的限制长度的限制长度指示信号与发送数据和已知信号一起形成帧结构，由调制部154进行调制后，从发送天线155发送。
图7表示通信装置550中配置的UDMV553的功能块的结构。信道估计部652用接收信号中插入的已知信号(唯一字)来估计复数增益系数(p)并向虚拟卷积编码器351进行设定，同时估计多路径的最大延迟时间。编码器控制部656参照信道估计部652求出的多路径的最大延迟时间来决定虚拟卷积编码器351的维特比解码时的限制长度，对虚拟卷积编码器351进行控制，使得以决定的限制长度来进行卷积编码。另一方面，编码器控制部656将表示虚拟卷积编码器351的限制长度的限制长度指示信号输出到发送序列的调制部154。状态估计部353将与接收信号的比特数所对应的候补信号输出到调制部354，调制部354对候补信号施加与调制部102相同的调制并输出到虚拟卷积编码器351。另一方面，状态估计部353从加法器355中取入表示来自虚拟卷积编码器351的复本和实际的接收信号之间的误差的误差信号，选择误差小的候补所关联的路径，将选择路径连结的数据串作为解码数据来输出。于是，UDMV553根据接收信号中包含的已知信号来估计多路径的最大延迟时间，根据该估计出的延迟时间来决定维特比解码的限制长度，并且生成表示决定的限制长度的限制长度指示信号，输出到调制部154。限制长度指示信号由调制部154调制后，通过发送天线155发送到通信装置500。
图8表示编码部501的功能块的结构。
编码器控制部701对卷积编码器202进行控制，使得以解调部105中解调的接收信号中包含的限制长度指示信号所指示的限制长度来进行卷积编码。卷积编码器202与实施例1同样，以编码器控制部701控制的限制长度对发送数据d1进行卷积编码，输出到帧形成部203。帧形成部203将从卷积编码器202输出的卷积编码过的发送数据和已知信号形成帧结构，输出到调制部102。UDMV553对这样卷积编码过的信号同时进行维特比解码和均衡，获得解码数据。
于是，根据本实施例，在配置了UDMV553一侧的通信装置550中估计多路径的最大延迟时间，根据该估计的延迟时间来求维特比解码的限制长度。因此，即使通信装置500未接受限制长度的通知，UDMV也可以对接收信号进行解调。
(实施例3)
本实施例的通信装置与实施例1有大致相同的结构，但与实施例1的不同在于，在编码部中估计延迟波的最大延迟时间，根据估计的最大延迟时间，以自适应决定的限制长度不仅对接收数据进行卷积编码，而且对已知信号进行卷积编码。以下，参照图9和图10来说明本实施例的传输装置。在图9和图10中，对于与图1～图5相同的部分附以相同的标号并省略详细的说明。
图9表示实施例3的编码部101的功能块的结构。
编码器控制部801参照信道估计部106求出的多路径的最大延迟时间来决定卷积编码器803的限制长度，控制卷积编码器803，使得以决定的限制长度进行卷积编码。帧形成部802将发送数据d1和已知信号形成帧结构，输出到卷积编码器803。卷积编码器803以根据编码器控制部801控制的限制长度对从帧形成部802输入的发送数据和已知信号进行卷积编码，将卷积编码过的信号输出到调制部102。
图10表示实施例3的UDMV153的功能块的结构。首先，状态估计部853将发送信号中包含的已知信号的候补信号输出到调制部354，调制部354对候补信号施加与调制部102相同的调制并输入到虚拟卷积编码器351。编码器控制部856在候补信号每次输入到虚拟卷积编码器351时，进行以1～M依次变更限制长度的控制。虚拟卷积编码器351以编码器控制部856的控制所对应的限制长度在每次输入候补信号时依次生成候补信号的复本。状态估计部853从加法器355中取入表示来自虚拟卷积编码器351的已知信号的复本和实际的接收信号中包含的已知信号之间的误差的误差信号，选择与误差小的候补关联的路径，将生成选择路径连结的数据串时的限制长度估计为卷积编码器803中的限制长度。状态估计部853将表示估计的限制长度的信号作为限制长度指示信号输出到编码器控制部856，并且将接收信号的比特数所对应的候补信号经调制部354输出到虚拟卷积编码器351。编码器控制部856根据限制长度指示信号表示的限制长度来控制虚拟卷积编码器351的维特比解码时的限制长度。虚拟卷积编码器351根据编码器控制部856的控制来生成接收信号的候补信号的复本。状态估计部853从加法器355中取入表示来自虚拟卷积编码器351的复本和实际的接收信号之间的误差的误差信号，选择与误差小的候补关联的路径，将选择路径连结的数据串作为解码数据来输出。
于是，根据本实施例，由于在发送端已知信号也进行卷积编码来发送，所以在接收端依次变更限制长度来生成已知信号的复本，比较生成的复本和接收信号中包含的已知信号，将生成最接近复本时的限制长度估计为卷积编码时的限制长度。因此，在本实施例中，即使发送端变更限制长度来进行卷积编码的情况下，不从发送端向接收端通知限制长度的信息也知道卷积编码时的限制长度，可以进行UDMV中的维特比解码和均衡。
(实施例4)
本实施例的通信装置有与实施例1大致相同的结构，与实施例1的不同在于，在卷积编码器202中，不取得延迟数据中的复数“异或”(exclusive-or运算)，而获得通常的“或”(inclusive-or运算)。此外，增益系数也取1、0、j以外的值。通信装置950配有均衡器902来代替实施例1中的UDMV。作为均衡器902，最好是MLSE。
图11表示本发明实施例4的通信装置900和配置均衡器902的通信装置950的示意结构。通信装置900对发送数据d1用编码部101中配置的编码器901进行编码，发送到通信装置950。通信装置950将接收信号用均衡器902进行均衡来获得接收数据d2。
图12是表示编码率为1/2的编码器901的结构方框图。在编码器901中，发送数据由延迟器301-0～301-(M-1)延迟，由复数增益附加器302-0～302-M附加复数增益，由“或”电路903取得其“或”(inclusive-or运算)，获得编码的信号。复数增益系数也包含负的值，取1、0、j以外的值，也可以在复数的实部和虚部两方中具有值，以增大码间距离来进行设定。由于可以将延迟器301-0～301-(M-1)产生延迟看作线路中的延迟，将用复数增益附加器302-0～302-M乘以复数增益系数看成线路中附加在发送信号上的失真，将“或”电路903的“或”运算看成各延迟波的重合，所以编码器901与实际的多路径的延迟模型相同。
由此，均衡器902可以将实际的线路和编码器901看成一个线路来估计传输函数。传输函数通过用已知信号进行线路估计来进行估计。均衡器902可以用这样估计的传输函数补偿多路径的失真，对接收信号进行均衡。
于是，根据本实施例，在编码器901中根据线路的状态，即使变更编码时使用的延迟器的数目，也可以估计包含编码器901的传输函数，对接收信号进行均衡，获得接收数据。即，不变更均衡器902的结构，就可以适当变更编码器中的延迟数，对编码过的接收信号进行均衡。
在将本实施例的编码器901搭载在基站中，将均衡器902搭载在通信终端的情况下，根据基站的设置场所的特性，可以变更延迟数来进行编码过的信号的通信，可以提高通信品质。
(实施例5)
本实施例的通信装置采用与实施例4大致相同的结构，但与实施例4的不同在于，编码部101根据编码的发送数据d1和已知的训练序列来形成帧结构。
图13表示发送数据d1和训练序列的帧结构例。训练序列被插入在各帧的开头。通信装置900将这样的帧结构的发送信号发送到通信装置950。
均衡器902用训练序列所对应的候补信号来生成复本，通过与接收信号中插入的训练序列进行比较来估计线路的传输函数。
于是，在本实施例中，通过将已知的训练序列插入到发送信号中来估计传输函数，从而可以根据没有差错的判定结果来正确地估计传输函数。因此，由于可以根据正确估计的传输函数对接收信号进行均衡，所以可以更正确地补偿线路的失真，进行除去多路径衰落造成的延迟波影响的通信。
在上述实施例4和实施例5中，也可以用UDMV来代替均衡器902。
从以上的说明可知，根据本发明，由于在能够对估计出的多路径的最大延迟时间的延迟波进行均衡的范围内使维特比解码时的限制长度最大，同时进行补偿多路径衰落造成的失真的均衡和卷积编码过的数据的维特比解码，所以可以不扩大UDMV中的装置规模来提高纠错能力。
本说明书基于2000年6月13日申请的特愿2000-177658(日本专利)。其内容全部包含于此。
                   产业上的可利用性
本发明适用于补偿多路径衰落造成的失真和纠错的接收装置，以及对该接收装置进行数据发送的发送装置。

Claims (15)

1.一种发送装置，与配有同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码的解调部件的通信对方进行无线通信，该发送装置包括：限制长度决定部件，决定卷积码的限制长度，使得在所述解调部件能够对最大延迟时间的延迟波造成的失真进行均衡的范围内使维特比解码时的限制长度最大；以及编码部件，用所述限制长度决定部件决定的限制长度来对发送数据进行卷积编码。
2.如权利要求1所述的发送装置，其中，包括估计线路的延迟波的最大延迟时间的线路估计部件，限制长度决定部件决定卷积码的限制长度，使得在通信对方配置的解调部件能够对所述线路估计部件估计的最大延迟时间的延迟波造成的失真进行均衡的范围内维特比解码时的限制长度最大。
3.如权利要求1或2所述的发送装置，其中，包括将限制长度决定部件决定的限制长度传送给通信对方的传送部件。
4.如权利要求1或2所述的发送装置，其中，编码部件以通信对方传送的限制长度对发送数据进行卷积编码。
5.如权利要求1或2所述的发送装置，其特征在于，编码部件根据发送数据和已知信号来进行卷积编码。
6.如权利要求1或2所述的发送装置，其中，编码部件根据线性运算对延迟的发送数据进行编码。
7.一种接收装置，包括：接收部件，接收从权利要求1所述的发送装置发送的信号；以及解调部件，同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码；所述解调部件以所述发送装置使用的限制长度来对所述接收部件接收的从所述发送装置发送的信号进行维特比解码。
8.一种接收装置，包括：解调部件，同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码；线路估计部件，估计线路的延迟波的最大延迟时间；限制长度决定部件，决定卷积码的限制长度，使得在所述解调部件能够对所述线路估计部件估计的最大延迟时间的延迟波造成的失真进行均衡的范围内维特比解码时的限制长度最大；以及传送部件，将所述限制长度决定部件决定的限制长度传送给通信对方。
9.一种接收装置，包括：接收部件，接收从权利要求5所述的发送装置发送的信号；解调部件，同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码；以及限制长度估计部件，参照所述接收部件接收的接收信号中包含的已知信号的卷积图案来估计所述发送装置使用的限制长度；所述解调部件以所述限制长度估计部件估计出的限制长度来进行维特比解码。
10.一种接收装置，包括：接收部件，接收从权利要求6所述的发送装置发送的信号；以及解调部件，补偿从所述发送装置的发送天线至本装置的接收天线的多路径中的失真，同时对编码时的线性运算进行均衡。
11.一种配有发送装置的基站装置，其中，所述发送装置与配有同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码的解调部件的通信对方进行无线通信，该发送装置包括：限制长度决定部件，决定卷积码的限制长度，使得在所述解调部件能够对最大延迟时间的延迟波造成的失真进行均衡的范围内使维特比解码时的限制长度最大；以及编码部件，用所述限制长度决定部件决定的限制长度来对发送数据进行卷积编码。
12.一种配有发送装置的通信终端装置，其中，所述发送装置与配有同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码的解调部件的通信对方进行无线通信，该发送装置包括：限制长度决定部件，决定卷积码的限制长度，使得在所述解调部件能够对最大延迟时间的延迟波造成的失真进行均衡的范围内使维特比解码时的限制长度最大；以及编码部件，用所述限制长度决定部件决定的限制长度来对发送数据进行卷积编码。
13.一种配有接收装置的基站装置，其中，所述接收装置包括：解调部件，同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码；线路估计部件，估计线路的延迟波的最大延迟时间；限制长度决定部件，决定卷积码的限制长度，使得在所述解调部件能够对所述线路估计部件估计的最大延迟时间的延迟波造成的失真进行均衡的范围内维特比解码时的限制长度最大；以及传送部件，将所述限制长度决定部件决定的限制长度传送给通信对方。
14.一种配有接收装置的通信终端装置，其中，所述接收装置包括：解调部件，同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码；线路估计部件，估计线路的延迟波的最大延迟时间；限制长度决定部件，决定卷积码的限制长度，使得在所述解调部件能够对所述线路估计部件估计的最大延迟时间的延迟波造成的失真进行均衡的范围内维特比解码时的限制长度最大；以及传送部件，将所述限制长度决定部件决定的限制长度传送给通信对方。
15.一种发送方法，在同时进行补偿多路径衰落造成的失真的均衡和卷积编码的数据的维特比解码的接收端中决定卷积码的限制长度，使得在能够对最大延迟时间的延迟波造成的失真进行均衡的范围内维特比解码时的限制长度最大。
CNB018016200A 2000-06-13 2001-06-08 接收装置、发送装置以及使用它们的基站装置和通信终端装置 Expired - Fee Related CN1156091C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP177658/2000 2000-06-13
JP177658/00 2000-06-13
JP2000177658A JP3558965B2 (ja) 2000-06-13 2000-06-13 受信装置及び送信装置並びにこれらを用いた基地局装置及び通信端末装置

Publications (2)

Publication Number Publication Date
CN1383625A true CN1383625A (zh) 2002-12-04
CN1156091C CN1156091C (zh) 2004-06-30

Family

ID=18679211

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018016200A Expired - Fee Related CN1156091C (zh) 2000-06-13 2001-06-08 接收装置、发送装置以及使用它们的基站装置和通信终端装置

Country Status (7)

Country Link
US (1) US20020106033A1 (zh)
EP (1) EP1199815A4 (zh)
JP (1) JP3558965B2 (zh)
KR (1) KR20020019125A (zh)
CN (1) CN1156091C (zh)
AU (1) AU6272801A (zh)
WO (1) WO2001097404A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1842987B (zh) * 2004-09-17 2010-10-06 松下电器产业株式会社 无线传输系统和无线传输方法以及用于其中的无线站点
CN1842988B (zh) * 2004-09-17 2011-11-23 松下电器产业株式会社 无线传输系统和无线传输方法以及用于其中的无线站点和发送站
CN102318248A (zh) * 2009-02-11 2012-01-11 高通股份有限公司 使用可变约束长度卷积编码器来降低功耗的系统和方法
CN104967500A (zh) * 2004-07-21 2015-10-07 高通股份有限公司 通信系统的共享信令信道

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260154B1 (en) * 2002-12-30 2007-08-21 Altera Corporation Method and apparatus for implementing a multiple constraint length Viterbi decoder
JP4815228B2 (ja) * 2006-02-09 2011-11-16 富士通株式会社 ビタビ復号回路および無線機
KR100789140B1 (ko) 2006-09-22 2007-12-28 한국과학기술원 여러 입력 여러 출력 시스템에 알맞은 새로운 가장 비슷함복호 방식
US8379851B2 (en) * 2008-05-12 2013-02-19 Microsoft Corporation Optimized client side rate control and indexed file layout for streaming media
US8265020B2 (en) * 2008-11-12 2012-09-11 Microsoft Corporation Cognitive error control coding for channels with memory
JP5622404B2 (ja) * 2010-02-22 2014-11-12 シャープ株式会社 無線通信システム、および通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5432818A (en) * 1993-02-16 1995-07-11 Lou; Yuang Method and apparatus of joint adaptive channel encoding, adaptive system filtering, and maximum likelihood sequence estimation process by means of an unknown data training
JP2669350B2 (ja) * 1994-07-07 1997-10-27 日本電気株式会社 状態数可変最尤系列推定器
JP3271250B2 (ja) * 1995-03-16 2002-04-02 ソニー株式会社 最尤復調方法および受信機
US5825807A (en) * 1995-11-06 1998-10-20 Kumar; Derek D. System and method for multiplexing a spread spectrum communication system
JP2838994B2 (ja) * 1995-12-27 1998-12-16 日本電気株式会社 データ信号受信装置
US5699365A (en) * 1996-03-27 1997-12-16 Motorola, Inc. Apparatus and method for adaptive forward error correction in data communications
JP3437411B2 (ja) * 1997-05-20 2003-08-18 松下電器産業株式会社 受信装置及び送信装置並びにこれらを用いた基地局装置及び移動局装置
US6690750B1 (en) * 1999-12-23 2004-02-10 Texas Instruments Incorporated Flexible Viterbi decoder for wireless applications

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104967500A (zh) * 2004-07-21 2015-10-07 高通股份有限公司 通信系统的共享信令信道
CN104967500B (zh) * 2004-07-21 2019-05-17 高通股份有限公司 多址通信系统中的设备和用于在其中发射与接收信令的方法
US10355825B2 (en) 2004-07-21 2019-07-16 Qualcomm Incorporated Shared signaling channel for a communication system
CN1842987B (zh) * 2004-09-17 2010-10-06 松下电器产业株式会社 无线传输系统和无线传输方法以及用于其中的无线站点
CN1842988B (zh) * 2004-09-17 2011-11-23 松下电器产业株式会社 无线传输系统和无线传输方法以及用于其中的无线站点和发送站
CN102318248A (zh) * 2009-02-11 2012-01-11 高通股份有限公司 使用可变约束长度卷积编码器来降低功耗的系统和方法

Also Published As

Publication number Publication date
AU6272801A (en) 2001-12-24
EP1199815A1 (en) 2002-04-24
EP1199815A4 (en) 2005-07-27
KR20020019125A (ko) 2002-03-09
CN1156091C (zh) 2004-06-30
US20020106033A1 (en) 2002-08-08
JP2001358620A (ja) 2001-12-26
JP3558965B2 (ja) 2004-08-25
WO2001097404A1 (fr) 2001-12-20

Similar Documents

Publication Publication Date Title
CN1203616C (zh) 带有判决反馈均衡的turbo解码器
CN1096163C (zh) 码分多址系统中提供译码器位数据的方法及多速率译码器
CN1153355C (zh) 信道编码/解码设备和方法
CN1223135C (zh) 用于对具有发射机或信道引入的比特间耦合的接收信号进行解码的基带处理器、方法和系统
CN1168217C (zh) 变长编码数据发送装置
CN1272950C (zh) 具有信道均衡器的单载波接收器及其信道均衡方法
CN1154236C (zh) 纠错编码型的数字传输方法
CN1463527A (zh) 高级电视系统委员会标准数字高清晰度电视接收机中利用网格解码器回溯输出生成判决反馈均衡器数据
CN1180589C (zh) 增强切片预测反馈的方法
CN1463525A (zh) 减少判决反馈均衡器中差错传播的判决反馈序列估计装置及方法
CN1156091C (zh) 接收装置、发送装置以及使用它们的基站装置和通信终端装置
CN1129254C (zh) 传输功率控制装置和方法
CN1421085A (zh) 基于干扰消除及解码的组合软决策的方法和装置
JPH11289259A (ja) 衛星チャンネルにわたる８ｐｓｋトレリス変調へのパンクチュアド畳込み符号の中間符号化率応用
CN1217838A (zh) 应用分散误差检测位的数据通信系统和方法
CN1172475C (zh) 无线电通信装置
CN1157906C (zh) 接收装置
CN1331520A (zh) 用于第三代合作项目2系统中的数据速率匹配方法
CN1395780A (zh) 用于使用能够利用自适应信道均衡器中的目标权重矢量的稀疏性的自适应算法的设备和方法
CN1777041A (zh) 用于收缩卷积码的软判决译码的接收机系统和方法
CN1333969A (zh) 用于使用多通解调接收包含编码与未编码比特的调制信号的系统与方法
CN1301010C (zh) 卡尔曼－维特比联合频道均衡器以及使用该均衡器的系统
CN1764098A (zh) 通信系统中收缩编码码元的方法和装置
CN1278637A (zh) 编码信号的方法
CN1777256A (zh) 增强残留边带维特比解码器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee