CN1381953A

CN1381953A - 气泡除错电路

Info

Publication number: CN1381953A
Application number: CN 01110800
Authority: CN
Inventors: 李朝政; 邱宝成
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2001-04-24
Filing date: 2001-04-24
Publication date: 2002-11-27
Anticipated expiration: 2021-04-24
Also published as: CN100350748C

Abstract

一种气泡除错电路,接收复数个温度计码加以气泡除错。包括至少一个气泡除错单元,其中任一气泡除错单元自该复数个温度计码中选取相邻的2m+1个温度计码,其中m为自然数,判断此2m+1个温度计码所出现的状态为多数者,并根据所出现的多数状态输出一判别码。

Description

气泡除错电路

本发明涉及一种模拟/数字转换器中的气泡除错电路，可将模拟/数字转换器的比较器所产生具有气泡的一组温度计码，利用气泡除错电路获得最佳的1-0转态点。

在深次微米(Deep submicron technology)工艺中，随着组件的缩小，信道长度(channel length)也随之下降，因此每个组件可容忍的崩溃电压(breakdown voltage)也下降。因此组件的工作电压必须随之调整下降，才能使电路的可靠度上升，组件的合格率提高。λ＝3.5μm的组件可承受3.3V的工作电压，但工艺推进至λ＝2.5μm时，3.3V的工作电压则会造成电路的可靠度的问题。因此2.5μm工艺的组件必须调降工作电压至2.5V以维持其可靠度。

在工艺持续进步时，表现越先进的工艺其工作电压也越低，工作电压的下降比例约正比于信道长度缩小的比例，这是物理上的自然限制。如λ＝3.5μm缩小至λ＝2.5μm时，工作电压由3.3V降至2.5V。但影响低电压工作范围的另一个因素是临界电压Vt(threshold voltage)并非等比例调降，如λ＝3.5μm缩小至λ＝2.5μm(比例为0.09)时，但Vt的改变由0.7V降至0.56V(比例为0.8)。因此对电路设计而言，等效线性电压范围(linear voltage range)便缩小了，例如等效线性电压由1.5V降至1V。

在一个模拟数字转换器(analog to digital converter)之中，最主要的瓶颈是：(1)信号范围V_fl(signal range或full range)；(2)分辨率N位(Nbits)；(3)组件的随机漂移电压(random offset voltage)。当实作一个信号范围为V_fl，而分辨率为N个位时，其最小解析电压V_LSB(least significantbit voltage)可表示为：

V_{LSB} = \frac{V_{fl}}{2^{N}}

。

而实际电路至少能够解析(或可说分辨)一个V_LSB这么小的电压(严格来说应必须分辨1/2V_LSB)，才能够达到N位模拟数字转换器的要求。由上式得知V_LSB正比于V_fl，而V_fl必须得界于线性电压范围之内，因此当工艺进步时，工作电压下降，则V_fl等效下降，V_LSB也下降。

V_LSB下降最大的瓶颈是MOS的随机漂移电压V_os及热噪声(thermalnoise)V_n，当V_LSB＜V_os或V_LSB＜V_n，任何电路(或可说某种放大器或比较器)均无法正确辨明信号的大小。此时，须借助某些自动除错(autocorrection)或漂移校正(offset calibration)的电路来达到较高的分辨率。举例而言，3.5μm工艺工作于3.3V的工作电压，信号范围V_fl＝1.5V。此时，一个8位模拟数字转换器的

约为5.86mV，而3.5μm工艺的随机漂移电压V_os≌10mV～20mV(3σ＝99％)。显而易见的是V_LSB远小于V_os。因此，对于快闪式(flash)模拟数字转换器而言，气泡的产生机率将大增，且数个气泡同时出现也极为可能。

气泡的产生所造成的影响包括：(1)后级只读存储器(read onlymemory，ROM)解码的错误；(2)信噪比下降；(3)误码率(bit error rate)提高。而此三项影响又以(1)与(3)项最为严重。超过一个气泡以上，且无法加以更正，将导致预先设定(preset)的解码器输入产生超过一个1，致使输出二进制代码错误。而且流经晶体管的电流大增(因为下拉(pull-low)的NMOS导通)，而误码率将使整个数据取样(data sampling)无法符合规格，最终结果将使合格率下降，成本上升。因此，具有较高除错能力的电路对一个模拟数字转换器在日益进步的工艺中是十分迫切需要的。

图1是公习知的快闪模拟/数字转换器的方块图。图1中，快闪模拟/数字转换器10中的比较器12的输出通常为温度计码，比较器的输入电位若比参考电位高，则输出逻辑1(即高准位)；反之，若输入电位比参考电位低，则输出逻辑0(即低电位)。图2是模拟信号转换为数字信号，图2中，在正常(理想)情况时，模拟信号在时间点t由一连串的比较器12输出的信号类似温度计的方式，所有的0在输入电位之上，1在输入电位之下，以形成温度计码的形式，1到0的交界可反映出输入电位的大小。温度计码经1-0转态侦测电路(未绘出)转换为1-OF-N码，再由ROM 14解码为二进制代码。

由于存在以下原因：(1)高扭转率输入(high slew rate input)；(2)时钟脉冲分布的差异；(3)工艺漂移，比较器的随机输入偏移电压(randominput offset voltage)或比较器反应时间的微小差异。都可能造成一个或多个1出现在一连串的0之中，或一个或多个0出现在一连串的1之中(这就是气泡错误(bubble error))。比较器输出若出现这种错误，则会有两个(或以上)的1-0转态点，使其后的解码过程发生错误，造成模拟/数字转换器的误码率上升，信噪比下降。采用三端输入逻辑组件参考三个连续的温度计码，便可解决一个气泡的错误码所产生的问题。

图3A是公知的以001为判别1-0转态点的三端输入逻辑组件图。当输入至三端输入的与门30的温度计码为001时，则与门30输出信号1，表示侦测到1-0转态点；反之，则与门30输出信号0。

图3B是公知的以011为判别1-0转态点的三端输入逻辑组件图。当输入至三端输入的与门32的温度计码为011时，则与门32输出信号1，表示侦测到1-0转态点；反之，则与门32输出信号0。

通过上述的三端输入逻辑组件，温度计码会转换为1-OF-N码，再加以解码为二进制代码。

图4是公知的以三端输入逻辑组件判别气泡发生时的结果。三端输入逻辑组件的缺点是在于判别1-0转态点并非是最佳的判断。举例而言，在图4中，三端输入逻辑组件通常以011或001(参考图3A及图3B)为判别1-0转态点，其判别结果对应于图4的(a)列与(b)列温度计码。当比较器40与比较器42所输出的温度计码产生气泡时，通常三端输入逻辑组件无法明确指出比较器40与比较器42中那一个比较器出错。以图4为例，(a)列与(b)列温度计码所判别的1-0转态点并非是最合适的，而(c)列温度计码才是最佳的推测。

图5B与图5C是公知的三端输入逻辑组件判别数种气泡发生时的结果。图5A为温度计码的六种组合，图5B是以001为测试条件的三端输入逻辑组件所判别的结果，图5C是以011为测试条件的三端输入逻辑组件所判别的结果。当气泡数超过一个时，三端输入逻辑组件便无法正确地除错。此外，当气泡数为1，但气泡深度超过2时，三端输入逻辑组件只能单向除错。以图5B与图5C为例，三端输入逻辑组件以001为测试条件可更正(a)列、(b)列与(d)列温度计码，但无法更正(c)列、(e)列与(f)列温度计码，因为(c)列与(e)列温度计码所产生的气泡深度超过2，(f)列温度计码产生二个气泡。三端输入逻辑组件以011为测试条件可更正(a)列、(c)列与(e)列温度计码，但无法更正(b)列、(d)列与(f)列温度计码，因为(b)列与(d)列温度计码所产生的气泡深度超过2，(f)列温度计码产生二个气泡。所以，三端输入逻辑组件的除错深度只能单向(向上/向下)做深度为2且只产生一个气泡的侦测。

因此，本发明的目的在于提供一种气泡除错电路，可使气泡除错的范围加大，判别出温度计码的1-0转态点的最佳位置，以降低ROM解码所造成错误的误码率。

为达到上述与其它的目的，本发明提出一种气泡除错电路，由数个气泡除错单元组成，这些气泡除错单元接收一个模拟数字转换器中的数个比较器所输出的数个温度计码，这些气泡除错单元将判别这些温度计码的结果输出一组经除错的判别码至转态侦测电路(可由数个公知的互斥-或门(EXCLUSIVE-OR Gate)或由前述的三端输入逻辑组件构成)以获得一组1-OF-N码，再将此1-OF-N码输入至一个解码器，此解码器将此组1-OF-N码解码为一个二进制代码。其中任一气泡除错单元自该数个温度计码中选取相邻的2m+1个温度计码，其中m为自然数，判断此2m+1个温度计码所出现的状态是多数时，并根据所出现的多数状态输出一判别码。。

因此，本发明的目的是提供一种气泡除错电路，利用选举模式将少数的信号0或信号1视为气泡，判别出温度计码的1-0转态点的最佳位置，以降低ROM解码所造成错误的误码率，并可使气泡除错的范围加大，以适应半导体工艺尺寸缩小所造成气泡数目增加。

为使本发明上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，做进一步详细说明：

图面说明：

图1是快闪模拟/数字转换器的方块图；

图2是模拟信号转换为数字信号；

图3A是公知的以001为判别1-0转态点的三端输入逻辑组件图；

图3B是公知的以011为判别1-0转态点的三端输入逻辑组件图；

图4是公知的以三端输入逻辑组件判别气泡发生时的结果；

图5A是温度计码的六种组合；

图5B是以001为测试条件的公知三端输入逻辑组件所判别的结果；

图5C是以011为测试条件的公知三端输入逻辑组件所判别的结果；

图5D是以本发明的气泡除错单元参考三个温度计码所获得的气泡除错结果；

图5E是以本发明的气泡除错单元参考五个温度计码所获得的气泡除错结果；

图6是本发明的气泡除错电路方块图；

图7A是本发明的气泡除错单元的实施例一；

图7B是本发明的气泡除错单元的实施例二；

图8是本发明的气泡除错单元的真值表；

图9是本发明的气泡除错单元的的实施例三。

附图标记说明：

10：模拟/数字转换器(Analog/Digital Converter)

12、40、42：比较器(Comparator)

14：ROM

30、32：与门(OR Gate)

60：气泡除错电路(Average Bubble Correction Circuit)

62、64、66、70、110：气泡除错单元(Bubble Correction Cell)

72～96，112～128：与非门(NAND Gate)

98、130：或非门(NOR Gate)

100、132：非门(NOT Gate)

102、134：第一阶侦测器(1st Detector)

104、136：第二阶侦测器(2nd Detector)

108：转态侦测电路

109：解码器

实施例一：

图6是本发明的气泡除错电路的方块图。在图6中，气泡除错电路60是由数个气泡除错单元所组成的，本实施例是以第n级气泡除错单元62侦测五个温度计码为例。第n级气泡除错单元62接收模拟数字转换器(未绘出)中的比较器(未绘出)所输出的五个温度计码A_n+2～A_n-2(分别为0或1)，并且接收第n+1级气泡除错单元64的d3端与ud4端及第n-1级气泡除错单元66的u3端与ud4端所输出的信号，第n级气泡除错单元62将判别这些温度计码与信号的结果输出一个判别码En。例如，当(A_n+2，A_n+1，A_n，A_n-1，A_n-2)的集合中1为多数时，则第n级气泡除错单元所输出的判别码E_n可为1或0；反之，当(A_n+2，A_n+1，A_n，A_n-1，A_n-2)的集合中0为多数时，则判别码E_n可为0或1。可将此一判别模式以方程式表示如下：其中A_j为第j个温度计码，A_j的值属于{0，1)集合。

其后，将各级气泡除错单元所得到的判别码输入至一转态侦测电路108以获得一组1-OF-N码，再将此1-OF-N码输入一解码器109加以解码，并输出一个二进制代码以供后级电路使用。

在第n级气泡除错单元中，为了判定所选取的五个温度计码究竟是0或1的状态为多数，可将此五个温度计码任取三个为一组，共可分成十组。当其中有任何一组的所有温度计码逻辑值为相同时，则以该逻辑值(或其互补值)为判别码输出。

更广泛地，当第n级气泡除错单元选取2m+1个温度计码时(m为任何自然数)，为了获得判别码，则可任取m+1个为一组，共分成C(2m+1，m+1)组，当其中有任何一组的所有温度计码逻辑值为相同时，则以该逻辑值(或其互补值)为判别码输出。实施例二：

图7A与图7B是本发明的气泡除错单元的第二个实施例。在图7A中，气泡除错单元70包括第一阶侦测器102与第二阶侦测器104。第一阶侦测器102是由与非门72、与非门74、与非门76、与非门78、与非门80、与非门82、与非门84、与非门86、与非门88和与非门90所组成，第二阶侦测器104是由与非门92、与非门94、与非门96、或非门98和非门100所组成。

与非门72的第一输入端接收温度计码A_n，第二输入端接收温度计码A_n-1，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₇₂。与非门74的第一输入端接收温度计码A_n+1，第二输入端接收温度计码A_n-1，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₇₄。与非门76的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n-1，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₇₆。与非门78的第一输入端接收温度计码A_n+1，第二输入端接收温度计码A_n，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₇₈。与非门80的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₈₀。与非门82的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n+1，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₈₂。与非门84的第一输入端接收温度计码A_n+1，第二输入端接收温度计码A_n，第三输入端接收温度计码A_n-1，并输出一个与非门逻辑信号L₈₄。与非门86的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n，第三输入端接收温度计码A_n-1，并输出一个与非门逻辑信号L₈₆。与非门88的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n+1，第三输入端接收温度计码A_n-1，并输出一个与非门逻辑信号L₈₈。与非门90的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n+1，第三输入端接收温度计码A_n，并输出端输出一个与非门逻辑信号L₉₀。

与非门92的第一输入端接收与非门逻辑信号L₇₂，第二输入端接收与非门逻辑信号L₇₄，第三输入端接收与非门逻辑信号L₇₆，并输出一个与非门逻辑信号L₉₂。与非门94的第一输入端接收与非门逻辑信号L₇₈，第二输入端接收与非门逻辑信号L₈₀，第三输入端接收与非门逻辑信号L₈₂，第四输入端接收与非门逻辑信号L₈₄，并输出一个与非门逻辑信号L₉₄。与非门96的第一输入端接收与非门逻辑信号L₈₆，第二输入端接收与非门逻辑信号L₈₈，第三输入端接收与非门逻辑信号L₉₀，并输出一个与非门逻辑信号L₉₆。或非门98的第一输入端接收与非门逻辑信号L₉₂，第二输入端接收与非门逻辑信号L₉₄，第三输入端接收与非门逻辑信号L₉₆，并输出一个或非门逻辑信号L₉₈。非门100的输入端接收或非门逻辑信号L₉₈，并输出一个判别码E_n。

在图7A中，其中第一阶侦测器102若以逻辑“1”为判断条件时，在第一阶侦测器102中所有的与非门亦可使用与门(AND Gate)取代。第一阶侦测器102若以逻辑”0”为判断条件时，在第一阶侦测器102中所有的与非门可以使用或门(OR Gate)和或非门的二者之一取代，如图7B所示。

图8是本发明的气泡除错单元的真值表。本实施例的气泡除错单元以五个比较器所输出的温度计码来做双向、深度为2且具有两个气泡的除错(对一个或两个气泡而言，可除错的深度没有限制，如图5的(d)列与(f)的温度计码)，进而判别1-0转态点为最佳的落点。所利用的气泡除错电路是利用选举模式(vote mode)来判别温度计码的1-0转态点的，如图8的真值表所示，在第n个气泡除错单元中，当所输入的信号1的数目多于信号0的数目，则第n个气泡除错单元输出的判别码E_n为1，反之，则第n个气泡除错单元输出的判别码E_n为0。其选举模式的决策方式可说明如下：若E_n为第n个经除错的判别码，A_j为第j个比较器输出(即第j个温度计码)，A_j的值属于{0，1)集合，

这种决策方式可解决图5A的(a)列、(b)列、(c)列、(d)列、(e)列及(f)列中的气泡错误，其结果如图5E所示。其意义即为任何五个温度计码中间的气泡若不超过两个，不论气泡的深度或方向为何，皆可正确地除错，并做最好的1-0转态点判别。实施例三：

图9是本发明的气泡除错单元的第三个实施例。图7A的电路可进一步简化为图9，在气泡除错单元中的上下两个参考输出的部分逻辑可以共享。第n级气泡除错单元110的简化电路包括第一阶侦测器134与第二阶侦测器136。第一阶侦测器134是由与非门112、与非门114、与非门116、与非门118、与非门120与与非门122所组成，第二阶侦测器136是由与非门124、与非门126、与非门128、或非门130和非门132所组成。

与非门112的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n，第三输入端接收温度计码A_n-1，并输出一个与非门逻辑信号L₁₁₂。与非门114的第一输入端接收温度计码A_n+1，第二输入端接收温度计码A_n，第三输入端接收温度计码A_n-1，并输出一个与非门逻辑信号L₁₁₄。与非门116的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n+1，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₁₁₆。与非门118的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₁₁₈。与非门120的第一输入端接收温度计码A_n+1，第二输入端接收温度计码A_n，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₁₂₀。与非门122的第一输入端接收温度计码A_n+2，第二输入端接收温度计码A_n-1，第三输入端接收温度计码A_n-2，并输出一个与非门逻辑信号L₁₂₂。

与非门124的第一输入端接收第n+1级气泡除错单元(未绘出)输入至与非门124的u1端的信号，第二输入端接收第n+1级气泡除错单元(未绘出)输入至与非门124的u2端的信号，第三输入端接收与非门逻辑信号L₁₁₂，并输出一个与非门逻辑信号L₁₂₄。与非门126的第一输入端接收与非门逻辑信号L₁₁₄，第二输入端接收与非门逻辑信号L₁₁₆，第三输入端接收与非门逻辑信号L₁₁₈，第四输入端接收与非门逻辑信号L₁₂₀，并输出一个与非门逻辑信号L₁₂₆。与非门128的第一输入端接收与非门逻辑信号L₁₂₂，第二输入端接收第n-1级气泡除错单元(未绘出)输入至与非门128的d2端的信号，第三输入端接收第n-1级气泡除错单元(未绘出)输入至与非门128的d1端的信号，并输出一个与非门逻辑信号L₁₂₈。或非门130的第一输入端接收与非门逻辑信号L₁₂₄，第二输入端接收与非门逻辑信号L₁₂₆，第三输入端接收与非门逻辑信号L₁₂₈，并输出一个或非门逻辑信号L₁₃₀。非门132的输入端接收或非门逻辑信号L₁₃₂，并输出一个判别码E_n。

本发明的除错范围可继续扩大(即气泡除错单元参考的温度计码的数目增加)，而其基本精神不变，其描述如下：p＝(2k+1)表示参考p个温度计码，而k为最多可被更正的气泡数(在此须注意：一连串的位中，少数的0或1才被称为气泡，因此

b_i表示未经除错的温度计码，b_i∈{0，1)。E_n为第n个气泡单元所输出的判别码，则

因此，本发明的特征是提供一种气泡除错电路，利用选举模式将少数的信号0或信号1视为气泡，判别出温度计码的1-0转态点的最佳位置，以降低ROM解码所造成错误的误码率，并可使气泡除错的范围加大，以适应半导体工艺尺寸缩小所造成气泡数目增加。

如前所述，此一多数选举模式，当气泡除错单元所参考的温度计码为五个时，可更正的气泡数为二，且对不超过两个的气泡可除错的双向深度并没有限制；当气泡除错单元所参考的温度计码为七个时，可更正的气泡数为三，且对不超过三个的气泡可除错的双向深度并没有限制；余皆可依此类推。即使是在气泡除错单元所参考的温度计码为三个时，可更正的气泡数虽仅为一，但对一个气泡可除错的双向深度没有限制，也比公知的三端输入逻辑组件为好，此点可由图5D得知。

综上所述，虽然本发明已以较佳实施例说明如上，但其并非用以限定本发明，任何熟悉该技术的人员，在不脱离本发明的精神和范围内，当可作各种的更动与修饰，但本发明的保护范围应当以书所界定的为准。

Claims

1.一种气泡除错电路，接收复数个温度计码加以气泡除错，其特征在于：包括至少一个气泡除错单元，其中任一气泡除错单元自该复数个温度计码中选取相邻的2m+1个温度计码，其中m为自然数，判断此2m+1个温度计码所出现的状态为多数的，并根据所出现的多数状态输出一判别码。

2.根据权利要求1所述的气泡除错电路，其特征在于：该判别码为该2m+1个温度计码所出现的状态为多数的。

3.根据权利要求1所述的气泡除错电路，其特征在于：该气泡除错单元将所选取的2m+1个温度计码中分别取m+1个为一组，共分为C(2m+1，m+1)组，当其中有任何一组的所有温度计码逻辑值为相同时，则该逻辑值是出现状态为多数。

4.一种气泡除错电路，接收复数个温度计码加以气泡除错，其特征在于：包括至少一个气泡除错单元，其中任一气泡除错单元自该复数个温度计码中选取相邻的五个温度计码，判断此五个温度计码所出现的状态为多数的，并根据所出现的多数状态输出一判别码。

5.根据权利要求4所述的气泡除错电路，其特征在于：该第n级气泡除错单元包括：

一第一逻辑组件，包括三个输入端，该第一逻辑组件的第一输入端接收该些温度计码的第n个温度计码，该第一逻辑组件的第二输入端接收该些温度计码的第n-1个温度计码，该第一逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第一逻辑信号；

一第二逻辑组件，包括三个输入端，该第二逻辑组件的第一输入端接收该些温度计码的第n+1个温度计码，该第二逻辑组件的第二输入端接收该些温度计码的第n-1个温度计码，该第二逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第二逻辑信号；

一第三逻辑组件，包括三个输入端，该第三逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第三逻辑组件的第二输入端接收该些温度计码的第n-1个温度计码，该第三逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第三逻辑信号；

一第四逻辑组件，包括三个输入端，该第四逻辑组件的第一输入端接收该些温度计码的第n+1个温度计码，该第四逻辑组件的第二输入端接收该些温度计码的第n个温度计码，该第四逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第四逻辑信号；

一第五逻辑组件，包括三个输入端，该第五逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第五逻辑组件的第二输入端接收该些温度计码的第n个温度计码，该第五逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第五逻辑信号；

一第六逻辑组件，包括三个输入端，该第六逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第六逻辑组件的第二输入端接收该些温度计码的第n+1个温度计码，该第六逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第六逻辑信号；

一第七逻辑组件，包括三个输入端，该第七逻辑组件的第一输入端接收该些温度计码的第n+1个温度计码，该第七逻辑组件的第二输入端接收该些温度计码的第n个温度计码，该第七逻辑组件的第三输入端接收该些温度计码的第n-1个温度计码，并输出一第七逻辑信号；

一第八逻辑组件，包括三个输入端，该第八逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第八逻辑组件的第二输入端接收该些温度计码的第n个温度计码，该第八逻辑组件的第三输入端接收该些温度计码的第n-1个温度计码，并输出一第八逻辑信号；

一第九逻辑组件，包括三个输入端，该第九逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第九逻辑组件的第二输入端接收该些温度计码的第n+1个温度计码，该第九逻辑组件的第三输入端接收该些温度计码的第n-1个温度计码，并输出一第九逻辑信号；

一第十逻辑组件，包括三个输入端，该第十逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第十逻辑组件的第二输入端接收该些温度计码的第n+1个温度计码，该第十逻辑组件的第三输入端接收该些温度计码的第n个温度计码，并输出一第十逻辑信号；

一判别器，该判别器包括：

一第十一逻辑组件，包括三个输入端，该第十一逻辑组件的第一输入端接收该第一逻辑组件所输出的该第一逻辑信号，该第十一逻辑组件的第二输入端接收该第二逻辑组件所输出的该第二逻辑信号，该第十一逻辑组件的第三输入端接收该第三逻辑组件所输出的该第三逻辑信号，并输出一第十一逻辑信号；

一第十二逻辑组件，包括四个输入端，该第十二逻辑组件的第一输入端接收该第四逻辑组件所输出的该第四逻辑信号，该第十二逻辑组件的第二输入端接收该第五逻辑组件所输出的该第五逻辑信号，该第十二逻辑组件的第三输入端接收该第六逻辑组件所输出的该第六逻辑信号，该第十二逻辑组件的第四输入端接收该第七逻辑组件所输出的该第七逻辑信号，并输出一第十二逻辑信号；

一第十三逻辑组件，包括三个输入端，该第十三逻辑组件的第一输入端接收该第八逻辑组件所输出的该第八逻辑信号，该第十三逻辑组件的第二输入端接收该第九逻辑组件所输出的该第九逻辑信号，该第十三逻辑组件的第三输入端接收该第十逻辑组件所输出的该第十逻辑信号，并输出一第十三逻辑信号；

一第十四逻辑组件，包括三个输入端，该第十四逻辑组件的第一输入端接收该第十一逻辑组件所输出的该第十一逻辑信号，该第十四逻辑组件的第二输入端接收该第十二逻辑组件所输出的该第十二逻辑信号，该第十四逻辑组件的第三输入端接收该第十三逻辑组件所输出的该第十三逻辑信号，并输出一第十四逻辑信号；

一第十五逻辑组件，该第十五逻辑组件的输入端接收该第十四逻辑组件所输出的该第十四逻辑信号，并输出该判别码；

当该第一至第十逻辑组件若有任一逻辑组件的三个输入端所接收的温度计码均为相同时，即以该温度计码的逻辑值为判别码输出。

6.根据权利要求5所述的气泡除错电路，其特征在于：该第一逻辑组件、该第二逻辑组件、该第三逻辑组件、该第四逻辑组件、该第五逻辑组件、该第六逻辑组件、该第七逻辑组件、该第八逻辑组件、该第九逻辑组件与该第十逻辑组件均为与非门，该第十一逻辑组件、该第十二逻辑组件与该第十三逻辑组件均为与非门，该第十四逻辑组件为一或非门，该第十五逻辑组件为一非门。

7.根据权利要求5所述的气泡除错电路，其特征在于：该第一逻辑组件、该第二逻辑组件、该第三逻辑组件、该第四逻辑组件、该第五逻辑组件、该第六逻辑组件、该第七逻辑组件、该第八逻辑组件、该第九逻辑组件与该第十逻辑组件均为或非门，该第十一逻辑组件、该第十二逻辑组件与该第十三逻辑组件均为或非门，该第十四逻辑组件为一与非门，该第十五逻辑组件为一非门。

8.根据权利要求4所述的气泡除错电路，其特征在于：该第n级气泡除错单元包括：

一第一逻辑组件，包括三个输入端，该第一逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第一逻辑组件的第二输入端接收该些温度计码的第n个温度计码，该第一逻辑组件的第三输入端接收该些温度计码的第n-1个温度计码，并输出一第一逻辑信号；

一第二逻辑组件，包括三个输入端，该第二逻辑组件的第一输入端接收该些温度计码的第n+1个温度计码，该第二逻辑组件的第二输入端接收该些温度计码的第n个温度计码，该第二逻辑组件的第三输入端接收该些温度计码的第n-1个温度计码，并输出一第二逻辑信号；

一第三逻辑组件，包括三个输入端，该第三逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第三逻辑组件的第二输入端接收该些温度计码的第n+1个温度计码，该第三逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第三逻辑信号；

一第四逻辑组件，包括三个输入端，该第四逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第四逻辑组件的第二输入端接收该些温度计码的第n个温度计码，该第四逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第四逻辑信号；

一第五逻辑组件，包括三个输入端，该第五逻辑组件的第一输入端接收该些温度计码的第n+1个温度计码，该第五逻辑组件的第二输入端接收该些温度计码的第n个温度计码，该第五逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第五逻辑信号；

一第六逻辑组件，包括三个输入端，该第六逻辑组件的第一输入端接收该些温度计码的第n+2个温度计码，该第六逻辑组件的第二输入端接收该些温度计码的第n-1个温度计码，该第六逻辑组件的第三输入端接收该些温度计码的第n-2个温度计码，并输出一第六逻辑信号；

一判别器，该判别器包括：

一第七逻辑组件，包括三个输入端，该第七逻辑组件的第一输入端接收第n+1级气泡除错单元的一第一输入信号，该第七逻辑组件的第二输入端接收第n+1级气泡除错单元的一第二输入信号，该第七逻辑组件的第三输入端接收该第一逻辑组件所输出的该第一逻辑信号，并输出一第七逻辑信号；

一第八逻辑组件，包括四个输入端，该第八逻辑组件的第一输入端接收该第二逻辑组件所输出的该第二逻辑信号，该第八逻辑组件的第二输入端接收该第三逻辑组件所输出的该第三逻辑信号，该第八逻辑组件的第三输入端接收该第四逻辑组件所输出的该第四逻辑信号，该第八逻辑组件的第四输入端接收该第五逻辑组件所输出的该第五逻辑信号，并输出一第八逻辑信号；

一第九逻辑组件，包括三个输入端，该第九逻辑组件的第一输入端接收该第六逻辑组件所输出的该第六逻辑信号，该第九逻辑组件的第二输入端接收第n-1级气泡除错单元的该第一输入信号，该第九逻辑组件的第三输入端接收第n-1级气泡除错单元的该第二输入信号，并输出一第九逻辑信号；

一第十逻辑组件，包括三个输入端，该第十逻辑组件的第一输入端接收该第七逻辑组件所输出的该第七逻辑信号，该第十逻辑组件的第二输入端接收该第八逻辑组件所输出的该第八逻辑信号，该第十逻辑组件的第三输入端接收该第九逻辑组件所输出的该第九逻辑信号，并输出一第十逻辑信号；

一第十一逻辑组件，该第十一逻辑组件的输入端接收该第十逻辑组件所输出的该第十逻辑信号，并输出该判别码；

当该第一至第六逻辑组件若有任一逻辑组件的三个输入端所接收的温度计码均为相同时，即以该温度计码的逻辑值为判别码输出。

9.根据权利要求8所述的气泡除错电路，其特征在于：该第一逻辑组件、该第二逻辑组件、该第三逻辑组件、该第四逻辑组件、该第五逻辑组件与该第六逻辑组件均为与非门，该第七逻辑组件、该第八逻辑组件与该第九逻辑组件均为与非门，该第十逻辑组件为一或非门，该第十一逻辑组件为一非门。

10.一种气泡除错电路，接收复数个温度计码加以气泡除错，其特征在于：包括：

至少一个气泡除错单元，其中任一气泡除错单元自该复数个温度计码中选取相邻的2m+1个温度计码，其中m为自然数，判断此2m+1个温度计码所出现的状态为多数的，并根据所出现的多数状态输出一判别码；

一转态侦测电路，接收各气泡除错单元所输出的判别码，将其转换为一组1-OF-N码；

一译码器，接收该转态侦测电路所输出的1-OF-N码，将其转换为一个二进制代码输出。

11.一种气泡除错方法，其步骤包括

接收复数个温度计码；

自该复数个温度计码中选取相邻的2m+1个温度计码，其中m为自然数；

判断前述2m+1个温度计码所出现的状态为多数的；

根据所出现的多数状态输出一判别码，该判别码为该2m+1个温度计码所出现的状态为多数的。