CN111649832B

CN111649832B - 一种用于电压比较型高速模数转换器的温度计码解码电路

Info

Publication number: CN111649832B
Application number: CN202010466221.3A
Authority: CN
Inventors: 王春娥; 周磊; 白雪飞
Original assignee: Yancheng Institute of Technology
Current assignee: Changzhou Jintan Environmental Protection Equipment Co ltd
Priority date: 2020-05-28
Filing date: 2020-05-28
Publication date: 2021-08-10
Anticipated expiration: 2040-05-28
Also published as: CN111649832A

Abstract

本发明公开了一种用于电压比较型高速模数转换器的温度计码解码电路，主要包括气泡消除电路和基于只读存储器ROM结构的位置码解码电路。电压比较网络的寄存器组输出n位温度计码Q[n‑1…0]；温度计码解码电路的气泡消除电路的输入为n位温度计码Q[n‑1…0]，输出为n位的T[n‑1…0]；温度计解码电路的位置码解码电路的输入为n位的T[n‑1…0]，输出为k位采样值S[k‑1…0]。

Description

一种用于电压比较型高速模数转换器的温度计码解码电路

技术领域

本发明涉及一种用于电压比较型高速模数转换器的温度计码解码电路，属于温度计码解码器电路领域。

背景技术

电压比较型高速模数转换器由电压比较网络和温度计码解码电路构成，其中，温度计码解码电路包含气泡消除电路和位置码解码电路。在只有一级输出寄存器组的电压比较型高速模数转换器中，理论上，待转换信号V_in输入电压比较网络后输出形如“11110000”或“00001111”的温度计码Q[n-1..0]；温度计码Q经气泡消除电路后输出形如“00010000”或“00001000”的One-Shot码T[n-1..0]；One-Shot码T经位置码解码器处理后可以输出如“100”或“011”的二进制位置码D[k-1..0]。实际上，随着采样频率的提高，V_in距离电压比较型模数转换器的输出寄存器组工作时钟clk的有效时钟边沿之间的间隔会越来越小。当时间间隔小到违反电压比较型模数转换器输出触发器组的建立时间和保持时间时序约束后，电压比较型模数转换器的输出触发器组中有部分触发器会因为处于亚稳态而输出错误的采样数据。例如，理论输出“011”，实际输出了“101”；理论输出“100”，实际输出“110”。

在流水线式电压比较型高速模数转换器中存在两级寄存器组，除了输出寄存器组外，在电压比较网络输出增加了一级寄存器组。此时的亚稳态现象会出现在电压比较器网络的输出寄存器组的输出Q[n-1..0]中。例如，Q[n-1..0]理论应输出“11110000”，实际输出了“11101000”或“11001000”，甚至“11010100”等；理论输出“00001111”，实际输出“00010111”等。其中影响连续“1”或连续“0”组合的“1001”、“10101”和“101”称为寄存器亚稳态造成的输出气泡现象。另外，处于电压比较器网络输出寄存器组和模数转换器输出寄存器组之间的温度计码解码电路的最大延时t_tm决定了电压比较型模数转换器的最大工作频率f_{clk_max}：

所以，寻找结构分布均匀、延时路径短的气泡消除电路和位置码解码电路实现方法是降低温度计码解码电路最大延时的关键，亦是提升电压比较型模数转换器最大工作频率的关键。

发明内容

本发明所要解决的技术问题是提供一种用于电压比较型高速模数转换器的温度计码解码电路。

本发明为解决上述技术问题采用以下技术方案：

一种用于电压比较型高速模数转换器的温度计码解码电路，所述电压比较型高速模数转换器包括电压比较网络。该温度计码解码电路包括气泡消除电路和位置码解码电路，其中，电压比较网络的寄存器组输出n位温度计码Q[n-1..0]；气泡消除电路的输入为n位温度计码Q[n-1..0]，输出为n位的T[n-1..0]；位置码解码电路的输入为n位的T[n-1..0]，输出为k位采样值S[k-1..0]，2^k-1≤n≤2^k；

气泡消除电路的输入和输出之间关系满足：

位置码解码电路的输入和输出之间关系满足：

S[k-1..0]＝Bin[x]，x＝max{i|_T[i]＝1}，0≤i＜n；

其中，Bin[x]表示十进制数x对应的k位二进制数；max{i|_T[i]＝1}表示求T[n-1..0]中从最高位到最低位第一次为1的位置值。

进一步，电压比较网络由n个电阻R0至Rn-1、n个运放O0至On-1以及n个D触发器Q0至Qn-1构成，参考电压Vref+和负参考电压Vref-分别加载于由电阻R0至Rn-1按编号顺序串联构成的电路的两端，运放O0至On-1的正相输入端分别接待转换信号Vin，运放On-1的反相输入端接负参考电压Vref-，运放Ot的反相输入端接电阻Rt和电阻Rt+1的公共端，t∈{0，1，...，n-2}，运放O0至On-1的输出端分别接D触发器Q0至Qn-1的D输入端。

进一步，气泡消除电路由n个异或器X0至Xn-1构成，异或器Xn-1的两个输入端分别接地、接D触发器Qn-1的输出端，异或器Xj的两个输入端分别连D触发器Qj的输出端、D触发器Qj+1的输出端，j∈{0，1，...，n-2}。

进一步，位置码解码电路包括n个存储单元以及n个常闭开关，第i个开关SW_i位于第i个存储单元和第i-1个存储单元总线之间；T[i]控制第i个存储单元的使能端和第i个开关SW_i，当T[i]＝0时，第i个开关SW_i闭合，第i个存储单元输出高阻状态；当T[i]＝1时，第i个开关SW_i断开，在T[n-1..i+1]中不存在高电平，即第i+1个开关SW_i+1到第n-1个开关SW_n-1都闭合的情况下，第i个存储单元的存储内容Bin[i]经第i个存储单元总线输出至S[k-1..0]。

本发明采用以上技术方案与现有技术相比，具有以下技术效果：

1、可以处理任何类型的温度计码中的气泡问题；

2、温度计码解码电路中的气泡消除电路Q[m]到T[m]的路径延时均是一致的，为一个异或门延时，有利于抑制气泡消除电路输出中的毛刺；

3、温度计码解码电路可以实现高位全‘厂低位全‘0’或高位全‘0’低位全‘1’两类温度计码的解码；

4、温度计解码电路中的位置码解码电路中所有三态门和标示存储‘0’的管子的通断的控制均是同时实现，这导致了采样值S[k-1..0]的获取不因采样值不同而变化，亦不会因为采样位数k的变化而变化。即温度计解码电路的最大路径延时t₂和采样值大小，采样精度(k)无关，均为：t₂＝一个反相器延时+一个异或门延时+一个三态门延时，有利于实现高精度(大k值)电压比较型高速模数转换器；

5、理论上，此温度计码解码电路的最大运行频率为：

其中，max{}表示求最大值，t₂为温度计码解码电路的最大路径延时；t_co为温度计码解码器的输出寄存器输出延时；t_op为电压比较网络运放的输入到输出的延时时间；

6、温度计码解码电路中的气泡消除电路的输出T[m]仅由Q[m-1]、Q[m]决定，电路结构简单，有利于使用设计软件进行布局布线；

7、温度计码解码电路的位置解码电路结构简单，有利于使用设计软件进行布局布线。

附图说明

图1是带有2级寄存器组的流水线式模数转换器的电路结构，其中，1.1是采样点的电压信号V_in；1.2是电压比较网络，一般由线性电阻网络和比较器组构成；1.3为电压比较网络的n位温度计码输出Q[n-1..0]；1.4为气泡消除电路，1.5是n位气泡消除电路的输出T[n-1..0]；1.6为位置码解码电路；1.7为位置码解码电路的k位输出采样值D[k-1..0]；1.8是高速模数转换器的工作时钟clk；1.9是高速模数转换器的输出使能信号

低电平有效；

图2是取n＝8，k＝3时本发明的电路原理图；

图3是基于ROM结构的位置码解码电路原理图，其中，1.6.1为第i+2个常闭开关；1.6.2为总线；1.6.3为挂接在总线上的第i个存储单元；1.6.4为存储单元使能端EN。

具体实施方式

下面详细描述本发明的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

本技术领域技术人员可以理解的是，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。

下面结合附图对本发明的技术方案做进一步的详细说明：

本发明针对两级流水线式电压比较型高速模数转换器提出一种温度计码解码电路，主要包括气泡消除电路和基于只读存储器ROM结构的位置码解码电路。如图1所示，电压比较网络的寄存器组输出n位温度计码Q[n-1..0]；温度计码解码电路的气泡消除电路的输入为n位温度计码Q[n-1..0]，输出为n位的T[n-1..0]；温度计解码电路的位置码解码电路的输入为n位的T[n-1..0]，输出为k位采样值S[k-1..0]。k与n的关系需满足：

2^k-1≤n≤2^k。

对于气泡消除电路，其输入和输出之间关系满足：

对于基于ROM结构的位置码解码电路，其输入和输出之间关系满足：

S[k-1..0]＝Bin[x]，x＝max{i|_T[i]＝1}，0≤i＜n

其中，Bin(x)表示十进制数x对应的k位二进制数；max{i|_T[i]＝1}表示求T[n-1..0]中从最高位到最低位第一次为1的位置值。

电压比较网络由n个电阻R0至Rn-1、n个运放O0至On-1以及n个D触发器Q0至Qn-1构成，参考电压Vref+和负参考电压Vref-分别加载于由电阻R0至Rn-1按编号顺序串联构成的电路的两端，运放O0至On-1的正相输入端分别接待转换信号Vin，运放On-1的反相输入端接负参考电压Vref-，运放Ot的反相输入端接电阻Rt和电阻Rt+1的公共端，t∈{0，1，...，n-2}，运放On-1的反相输入端接负参考电压Vref-，运放O0至On-1的输出端分别接D触发器Q0至Qn-1的D输入端。

气泡消除电路由n个异或器X0至Xn-1构成，异或器Xn-1的两个输入端分别接地、接D触发器Qn-1的输出端，异或器Xj的两个输入端分别连D触发器Qj的输出端、D触发器Qj+1的输出端，j∈{0，1，...，n-2}。

基于ROM结构的位置码解码电路原理图如图3所示，图中：常闭开关高电平开启，第i个存储单元的存储内容为Bin[i](i对应的k位二进制数)，使能端EN为高电平时输出有效，否则输出高阻状态。第i个开关SW_i位于第i个存储单元和第i-1个存储单元总线之间，T[i]控制第i个存储单元的EN使能端和第i个开关SW_i。当T[i]＝0时，SW_i闭合，第i个存储单元输出高阻状态；当T[i]＝1时，SW_i断开，在T[n-1..i+1]中不存在高电平，即SW_i+1到SW_n-1都闭合的情况下，第i个存储单元的内容Bin[i]经总线到达S[k-1..0]。可见，只有T中的最高位1对应的存储单元内容才会送至S[k-1..0]。

取n＝8，k＝3，高速模数转换器的电压比较网络输出为Q、温度计码解码电路中气泡消除电路的输出为T，温度计码解码电路的位置码解码电路的输出为S，给出不同气泡情况下，气泡消除电路的输入和输出。电路原理图如图2所示，该温度计码解码电路包括电阻R0至R7、比较器O0至O7、D触发器Q0至Q10、异或器X0至X7、反相器N0至N6、三态门T00至T06、T10至T16以及T20至T26、MOS管S00、S01、S02、S03、S10、S11、S14、S15、S20、S22、S24、S26、SV0、SV1和SV2。

待转换信号分别由比较器O0至O7的正相输入端输入，正参考电压Vref+和负参考电压Vref-分别加载于由电阻R0至R7按编号顺序串联构成的电路的两端，电阻R0和电阻R1的公共端与比较器O0的反相输入端相连，电阻R1和电阻R2的公共端与比较器O1的反相输入端相连，电阻R2和电阻R3的公共端与比较器O2的反相输入端相连，电阻R3和电阻R4的公共端与比较器O3的反相输入端相连，电阻R4和电阻R5的公共端与比较器O4的反相输入端相连，电阻R5和电阻R6的公共端与比较器O5的反相输入端相连，电阻R6和电阻R7的公共端与比较器O6的反相输入端相连，比较器O6的反相输入端接负参考电压Vref-，比较器O0至O7的输出端分别连接D触发器Q0至Q7的输入端。

D触发器Q0的输出端与异或器X0的一个输入端相连，D触发器Q1的输出端分别与异或器X0的另一个输入端和异或器X1的一个输入端相连，D触发器Q2的输出端分别与异或器X1的另一个输入端和异或器X2的一个输入端相连，D触发器Q3的输出端分别与异或器X2的另一个输入端和异或器X3的一个输入端相连，D触发器Q4的输出端分别与异或器X3的另一个输入端和异或器X4的一个输入端相连，D触发器Q5的输出端分别与异或器X4的另一个输入端和异或器X5的一个输入端相连，D触发器Q6的输出端分别与异或器X5的另一个输入端和异或器X6的一个输入端相连，D触发器Q7的输出端分别与异或器X6的另一个输入端和异或器X7的一个输入端相连，异或器X7的另一个输入端接地。

异或器X0的输出端与反相器N0的输入端相连，异或器X1的输出端分别与反相器N1的输入端、MOS管S26的栅极相连，异或器X2的输出端分别与反相器N2的输入端、MOS管S15的栅极相连，异或器X3的输出端分别与反相器N3的输入端、MOS管S14的栅极、MOS管S24的栅极相连，异或器X4的输出端分别与反相器N4的输入端、MOS管S03的栅极相连，异或器X5的输出端分别与反相器N5的输入端、MOS管S02的栅极、MOS管S22的栅极相连，异或器X6的输出端分别与反相器N6的输入端、MOS管S01的栅极、MOS管S11的栅极相连，异或器X7的输出端分别与MOS管S00的栅极、MOS管S10的栅极、MOS管S20的栅极相连。

反相器N0的输出端分别与三态门T00、T10和T20的控制使能端相连，反相器N1的输出端分别与三态门T01、T11、T21的控制使能端相连，反相器N2的输出端分别与三态门T02、T12、T22的控制使能端相连，反相器N3的输出端分别与三态门T03、T13、T23的控制使能端相连，反相器N4的输出端分别与三态门T04、T14、T24的控制使能端相连，反相器N5的输出端分别与三态门T05、T15、T25的控制使能端相连，反相器N6的输出端分别与三态门T06、T16、T26的控制使能端相连。

MOS管S00、S01、S02、S03、S10、S11、S14、S15、S20、S22、S24、S26的源极分别接地，MOS管S00、S10、S20的漏极分别与三态门T06、T16、T26的输入端相连，MOS管S01的漏极分别与三态门T06的输出端、三态门T05的输入端相连，MOS管S11的漏极分别与三态门T16的输出端、三态门T15的输入端相连，三态门T26的输出端与三态门T25的输入端相连，MOS管S02的漏极分别与三态门T05的输出端、三态门T04的输入端相连，三态门T15的输出端与三态门T14的输入端相连，MOS管S22的漏极分别与三态门T25的输出端、三态门T24的输入端相连，MOS管S03的漏极分别与三态门T04的输出端、三态门T03的输入端相连，三态门T14的输出端与三态门T13的输入端相连，三态门T24的输出端与三态门T23的输入端相连，三态门T03的输出端与三态门T02的输入端相连，MOS管S14的漏极分别与三态门T13的输出端、三态门T12的输入端相连，MOS管S24的漏极分别与三态门T23的输出端、三态门T22的输入端相连，三态门T02的输出端与三态门T01的输入端相连，MOS管S15的漏极分别与三态门T12的输出端、三态门T11的输入端相连，三态门T22的输出端与三态门T21的输入端相连，三态门T01的输出端与三态门T00的输入端相连，三态门T11的输出端与三态门T10的输入端相连，MOS管S26的漏极分别与三态门T21的输出端、三态门T20的输入端相连，三态门T00的输出端分别与MOS管SV0的漏极、D触发器Q8的输入端相连，三态门T10的输出端分别与MOS管SV1的漏极、D触发器Q9的输入端相连，三态门T20的输出端分别与MOS管SV2的漏极、D触发器Q10的输入端相连。

MOS管SV0、SV1和SV2的源极分别接电压源VCC，MOS管SV0、SV1和SV2的栅极分别模数转换器使能端。

对于形如高位全‘1’低位全‘0’类的温度计码，如表1所示。

表1温度计码

对于形如高位全‘0’低位全‘1’类的温度计码，如表2所示。

表2温度计码

取Q[7..0]＝“11101100”来解释电路原理图的工作原理。Q[7..0]经过异或器组X0～X7的异或操作后得到T[7..0]＝“00110100”。T[5]＝’1’，经反相器N2取反后控制三态门T02、T12和T22处于截止状态，切断了T[4..0]的输出对D[2..0]输出的影响；而T[7]＝0经反相器N0反相后使得三态门T01、T11和T21处于导通状态；T[6]＝0经反相器N1反相后使得三态门T02、T12和T22处于导通状态。在模数转换器使能端

时，管子SV0、SV1和SV2导通，输出寄存器组Q10、Q9和Q8的输入D处于上拉状态。T[6]＝’0’，管子S26处于截止状态；T[5]＝1,管子S15处于导通状态，此时的寄存器Q9的输入D被拉低到低电平，寄存器Q10和Q8的输入D被拉高到高电平，最终输出S[2..0]＝“101”。

电路原理图中的只读存储器的每一行代表一个存储单元，其内容由管子Sx控制，有管子的地方表示存储‘0’，没有管子的地方表示存储‘1’。相邻的存储单位位与位之间串接一个三态门Tx。T[n-1..0]中最高m位的1代表了Q[n-1..0]中最高位首次出现“01”或“10”变化的位置在m位上。即使Q[m-1..0]中由任何气泡存在，其对S[2..0]的影响都会因为T[m]＝1，经后继的反相器取反后控制三态门组后被消除。

上述温度计码解码电路的最大运行频率为：

其中，max{}表示求最大值，t₂为该温度计码解码电路的最大路径延时，t₂＝一个反相器延时+一个异或门延时+一个三态门延时；t_co为该温度计码解码器的输出寄存器输出延时；t_op为电压比较网络运放的输入到输出的延时时间。

以上所述，仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内，因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims

1.一种用于电压比较型高速模数转换器的温度计码解码电路，所述电压比较型高速模数转换器包括电压比较网络，其特征在于，电压比较网络由n个电阻R0至Rn-1、n个运放O0至On-1以及n个D触发器Q0至Qn-1构成，参考电压Vref+和负参考电压Vref-分别加载于由电阻R0至Rn-1按编号顺序串联构成的电路的两端，运放O0至On-1的正相输入端分别接待转换信号Vin，运放On-1的反相输入端接负参考电压Vref-，运放Ot的反相输入端接电阻Rt和电阻Rt+1的公共端，t∈{0，1，...，n-2}，运放O0至On-1的输出端分别接D触发器Q0至Qn-1的D输入端；

该温度计码解码电路包括气泡消除电路和位置码解码电路，其中，电压比较网络的寄存器组输出n位温度计码Q[n-1..0]；气泡消除电路的输入为n位温度计码Q[n-1..0]，输出为n位的T[n-1..0]；位置码解码电路的输入为n位的T[n-1..0]，输出为k位采样值S[k-1..0]，2^k-1≤n≤2^k；

气泡消除电路的输入和输出之间关系满足：

位置码解码电路的输入和输出之间关系满足：

S[k-1..0]＝Bin[x]，x＝max{i|_T[i]＝1}，0≤i＜n；

2.如权利要求1所述的一种用于电压比较型高速模数转换器的温度计码解码电路，其特征在于，气泡消除电路由n个异或器X0至Xn-1构成，异或器Xn-1的两个输入端分别接地、接D触发器Qn-1的输出端，异或器Xj的两个输入端分别连D触发器Qj的输出端、D触发器Qj+1的输出端，j∈{0，1，...，n-2}。

3.如权利要求1所述的一种用于电压比较型高速模数转换器的温度计码解码电路，其特征在于，位置码解码电路包括n个存储单元以及n个常闭开关，第i个开关SW_i位于第i个存储单元和第i-1个存储单元总线之间；T[i]控制第i个存储单元的使能端和第i个开关SW_i，当T[i]＝0时，第i个开关SW_i闭合，第i个存储单元输出高阻状态；当T[i]＝1时，第i个开关SW_i断开，在T[n-1..i+1]中不存在高电平，即第i+1个开关SW_i+1到第n-1个开关SW_n-1都闭合的情况下，第i个存储单元的存储内容Bin[i]经第i个存储单元总线输出至S[k-1..0]。