CN1376333A - 含有核心滤波器、抽取器和插值器的滤波器装置 - Google Patents

Abstract

本发明涉及一种滤波器单元,含有抽取器(2)、核心滤波器(1)及插值器(3)。根据本发明,在核心滤波过程之前以分数采样速率变化因子L/M降低采样速率。这允许构成一种能普遍适用的简单的滤波器结构。并行化实现了一种结构,它的时钟速率能被自由地修改。

Description

含有核心滤波器、抽取器和 插值器的滤波器装置

本发明起源于一种滤波器装置，它含有核心滤波器，还在其输入一侧含有有抽取器和在输出一侧含有插值器。

对于其频率限显著低于二分之一采样频率的低通滤波器，由N.Fliege的“多速率信号处理”一文(Teubner-Verlag，Stuttgart，1993，14-146页)[1]可知，首先要降低输入采样率，然后在所谓核心滤波器进行实际的滤波，接下来通过内插恢复原始输入采样频率。

由US 4,725,972[2]可知，在不同采样率的系统的匹配方法中使用并行滤波器路径。源信号被周期性地分配到并行的各滤波器路径并被滤波。由换向器(commutator)和求和装置完成信号组合。

利用权利要求1的措施，有可能使进行滤波时所涉及的计算量(effort)—每单位时间进行的滤波器操作—保持在低水平而不管选择怎样的核心滤波器时钟速率。在文献[1]中，由于因采用基于整数的采样率转换造成对最佳抽取因子的不良近似，使得不能理想地减小总体计算量，与此相反，根据本发明，对于有理数(rational)抽取因子得到了最小的计算量。再有，在低通滤波器的情况中，当例如把f_s＞f_a/4应用于截止频率限f_s时，不能使用文献[1]中的基于整数的降低采样率手段。在这种情况中，抽取因子必须是M＜2，它不是一个整数。对于这种情况，根据文献[1]显然不能实现降低计算量，对于高通和带通滤波器也是如此。与此相反，根据本发明的解决方案放开了这些限制。本发明进一步的优点在于自由选择系统操作时钟速率，不管采样率如何。这是由结构变换使其成为可能的。这样，即使由于直接滤波以及在文献[1]中建议的系统中造成的技术限制，使用本发明也不会失败。

在各独立权利要求中显示了有利的实施例。

如果由于技术的原因不能实现核心滤波器的采样率f_a ^*L/M，则能借助换位和多相分解(transposition and poly-phase break down)使核心滤波器或者与L/M抽取器或者与L/M插值器组合，它们的计算操作最好是以统一的采样率f_a/M＝f_k/L＜f_k进行。对采样率变化因子R＝L/M的选择可以最优化到一个极小计算量。一旦这一优化被固定，则可通过在同样意义上改变自然数L和M，能够按希望的那样选择抽取器、插值器和核心滤波器多相位组分的并行滤波器路径采样率，而不会改变总的计算量。

将参考附图更详细地描述本发明。它们是：

图1是根据现有技术的多速率FIR滤波器结构；

图2是依赖于采样率变化因子的计算量；

图3是根据本发明的一个多速率FIR滤波器结构；

图4a是一个含有在计算上有效的抽取器和插值器的滤波器的结构；

图4b是用于分数采样率转换的在计算上有效的抽取器或插值器；

图5是图4的一部分：抽取器的输出换向器、核心滤波器以及插值器的输入换向器；

图6是一种滤波器结构，其中核心滤波器被放在换向器的分支中并与那里的延时器组合；

图7a和图7b是带有扩展(expansion)换向和核心滤波的滤波器结构；

图8是带有可调节采样速率的最优化滤波器结构；以及

图9是根据本发明的一种多级滤波器装置。

为了更好地理解，在考虑根据本发明的实际实现之前，先将解释根据文献[1]的现有技术解决方案。

根据图1，由整数形式的因子M进行采样率变换的FIR滤波器实现由输入一侧的抽取器2、核心滤波器1以及在输出一侧的插值器3构成。字母H代表抽取器2的传递函数，字母G代表插值器3的传递函数，而字母D’代表核心滤波器1的传递函数。在这方面，每单位时间乘法次数决定该滤波器结构的计算量C。如图2所示，这个计算量C是采样速率变化因子R＝1/M的函数。根据文献[1]，能确定最佳采样速率变化因子。在基于整数的采样速率变换情况中，根据R_opt＝1/M，R_opt只能被粗略地近似。在某些应用中，也参见图2，由这一近似不能足够准确地描述该最佳采样速率。应该指出，根据图1的多速率FIR滤波器结构受限于滤波器截止频率f_s＜f_a/4，这里f_a＝根据R≤1/2的滤波器结构的输入采样率。

利用图3所示根据本发明的FIR滤波器结构，抽取器2按分数采样速度变化因子R＝L/M＜1来减小输入采样速率f_a。这样，对于核心滤波器1，其采样速率为f_k＝f_a ^*L/M。在抽取器2中，在级21中利用传递函数D’＝D’(z)使核心滤波器1的输入信号按因子L扩展，然后必须进行带宽限制(在级22，以传递函数H进行)以抑制图像频率效应和混叠效应，然后必须在级23按因子M压缩。对核心滤波器1输出信号的后处理，特别是重新得到原始的输入采样频率f_a，是由输入一侧扩展和压缩的换位(插值器3的级31和33)操作进行的。根据图3的滤波器结构能用于滤波器截止频率f_sε(0，f_a/2)的整个范围。

图4a所示结构适于降低计算量。特别是那里提供了用于并行化部分系统的ML并行滤波器路径。(这样的并行化FSRC示于图4b)。滤波器函数H和G在多相位结构中形成。抽取器2和插值器3二者都设为以统一的采样速率f_k＝f_a/M与各自的ML多相位部分部件一起操作。把整个滤波器系统设计成让所有子系统，即抽取器部分系统和插值器部分系统以及核心滤波器1，以统一的亚奈奎斯特采样速率f_k＝f_a/M进行操作是有好处的。

从根据图4的实现开始，核心滤波器1的输入经由L到1换向器4与传递函数D’(z)关联，以实现L倍采样速率扩展，也请参见根据图5的例子。换向器4根据按照US 4,725,972的实现，周期性地对抽取器3的L个滤波器路径采样，并把这些采样信号引向核心滤波器的输入端。核心滤波器1的输出与1到L换向器(分配多路转换器)5相连，即连到一个相对于L到1换向器4的对偶结构，以使采样速率缩小L倍和并行化。

为了使核心滤波器达到较低的采样频率，必须使扩展组分和核心滤波器组分(component)换位，或者减慢采样器和核心滤波器组分。为此目的，将核心滤波器1的传递函数D’(z)包括在抽取器2的并行滤波器路径中，或包括在插值器的并行滤波器路径中的一个变体(未画出)中。为此，定义D’(z)的延时形式，它对应于时间移位的脉冲响应D’(v)： ${D^{\′}}_z\left(z\right)=z^{-v}{D}^{\′}{\left(z\right)}_{\⇔}^{\mathrm{zT}}{d^{\′}}_v\left(n\right)=d^{\′}(n-v).$

利用称作“贵恒等式(noble identities)”的等价关系，有可能实现扩展器与核心滤波器1的延时形式D’_v(z)的换位。为此目的，滤波器D’_v(z)按下式分解为各L多相位部件D’_vλ(Z^L)， ${D^{\′}}_v\left(z\right)=\underset{\mathrm{\λ}=0}{\overset{L-1}{\mathrm{\Σ}}}{z}^{-\mathrm{\λ}}{D^{\′}}_{\mathrm{v\λ}}\left(z^L\right)=\underset{\mathrm{\λ}=0}{\overset{L-1}{\mathrm{\Σ}}}{z}^{-\mathrm{\λ}}{D^{\′}}_{\mathrm{v\λ}}\left(z^{\′}\right)$ 这里λ＝0，…，L-1。接下来，利用“贵恒等式”使扩展器移位是可能的。其结果是具有相同换向器的多相位插值器(或多相位抽取器)，它们能通过初等变换组合成单一的一个。在这一变换之后，产生图7所示结构，它显示两个换向器开关4和5用于根据具有L个并行路径的抽取器结构2进行周期性采样，它们直接级联并具有相同个数的并行路径。

在图7a中，每个传递函数D’_p(l)(Z^L)，其中l＝0，…，L-1，代表每个v＝0，…，L-1的延时滤波器D’_v(z)的指数(index)为L的全部L个多相位组分。在图7b中更详细地显示不同的传递函数。利用相应并行路径的适当技术电路链接(重新安排)可以略去换向器4和5。在以这种方式导出的最终结构中，核心滤波器1和/或L个相位组分以及抽取滤波器路径2和插值器滤波器路径3以统一的采样频率f_k＝f_a/M进行操作。必须遵从条件

2f_max≤L/M^*f_a以使例如低通信号满足采样定理。由于所有部分滤波器以采样频率f_a/M操作，整个信号处理以亚奈奎斯特采样速率进行。

最好是使选择的采样速率变化因子R＝L/M尽可能地为图2中所示最佳采样速率变化因子R_opt，它能预先通过分析确定。

一旦设定了最佳采样速变化因子R_opt，便能通过在同样意义上改变M和L，按希望设置并行化滤波器路径的采样速率，不会改变总的计算量。

在这种情况中，采用L＝int(R_opt ^*M)，这里int(R_opt ^*M)指定最接近R_opt ^*M的整数值。先决条件是L和M不能整除(没有公约数)。这导致根据图8的滤波器结构。

对于一个实例，选择输入采样频率f_a为800MHg。确定值16/25作为最佳采样速率变化因子R_opt＝L/M，其预先设定的容差方案为(δ_D，δ_S)，预先设定的传输范围和截止范围的频率限为Ω_D和Ω_s。这样得到的滤波器路径的统一亚奈奎斯特采样速率是f_k＝32MHg。

到目前为止本发明中的分数采样速率转换是作为单级过程展现的。由文献[1](147-149页)已知，多级的基于整数的采样速率转换在计算量方面比单级的基于整数的转换更为有利。用多级分数采样速率转换代替文献[1]中使用的多级的基于整数的采样速率转换，在计算量方面更为有利，因为使I＝级数则能更好地近似最佳采样速率变化因子Ri。

通过在计算上有效的结构中构成多个FSRC的级联，在每级之间输出换向器7和输入换向器8交换位置。如果想要去掉一个开关，则只有当这两个开关有相同的分支数，即L_i＝M_i+1时才有可能。这样，总共给出附加的I-1个条件，这里I＝级数，而在其中寻找最小计算量的新的搜索区只是原始区域的一部分。如果在没有附加条件的情况下得到的解不再是这个新的解域的一部分，则造成的新解的计算量高于最小计算量。

这里通过把核心滤波器包括到相邻的抽取器或插值器中使得再次有可能实现并行化，并造成取消内换向器。

Claims (11)

1.一种滤波器装置，含有核心滤波器(1)，还在其输入一侧含有抽取器和在输出一侧含有插值器，具有如下特点：

·抽取器(2)被设计成利用分数采样变化因子L/M＜1来实现减小滤波器装置的输入采样速率f_a，这里L和M是自然数；

·核心滤波器(1)被设计成以这种方式减小的采样速率进行滤波；

·插值器(3)被设计成把核心滤波器(1)的采样速率再提高到原来的输入采样速率f_a。

2.根据权利要求1的滤波器装置，其特征在于为抽取器(2)和/或插值器(3)提供了各自的多个并行滤波器路径，它们能被周期性采样。

3.根据权利要求1或权利要求2的滤波器装置，其特征在于核心滤波器(1)被转换成L个不同延时的滤波器，它们被分解成多相位组分，从而使该核心滤波器能与抽取器(2)或插值器(3)组合。

4.根据权利要求1至3中任何一个的滤波器装置，其特征在于与核心滤波器(1)等价的系统能以时钟速率f_a/M操作。

5.根据权利要求2至4中任何一个的滤波器装置，其特征在于抽取器(2)或插值器(3)针对核心滤波器(1)的多相位组分相对于并行路径进行重新安排，从而能略去通常将采样值转送到核心滤波器(1)所必须的换向器(4，5)。

6.根据权利要求1至5中任何一个的滤波器装置，其特征在于抽取器(2)和插值器(3)二者以及核心滤波器(1)(可选)被设置成以统一的采样速率操作。

7.根据权利要求1至6中任何一个的滤波器装置，其特征在于为采样速率变化因子R＝L/M选择最佳值，在这一最佳值具有数字滤波最小计算量，特别是这一计算量被表征为每单位时间的滤波器操作。

8.根据权利要求7的滤波器装置，其特征在于：以其最佳采样速率变化因子R＝L/M，通过在同样意义上改变数值L和M，能对抽取器(2)的、插值器(3)的、以及核心滤波器相位组分(1)的并行化路径设置任何所希望的采样速率。

9.根据权利要求1至8中任何一个的滤波器装置，其特征在于FIR滤波器结构，特别是非递归型滤波器结构，被用于核心滤波器(1)以及抽取器(2)和插值器(3)。

10.一种滤波器装置，含有多个级联级，其特征在于每一级是根据权利要求1至3中任何一个构成的滤波器装置。

11.根据权利要求10的滤波器装置，其特征在于该滤波器装置有一个中央级，它是根据权利要求4至9中的任何一个构成的。

Images