CN1375143A - 在基于主机处理器的调制解调器中用于发送时序调节的方法 - Google Patents
在基于主机处理器的调制解调器中用于发送时序调节的方法 Download PDFInfo
- Publication number
- CN1375143A CN1375143A CN00813060A CN00813060A CN1375143A CN 1375143 A CN1375143 A CN 1375143A CN 00813060 A CN00813060 A CN 00813060A CN 00813060 A CN00813060 A CN 00813060A CN 1375143 A CN1375143 A CN 1375143A
- Authority
- CN
- China
- Prior art keywords
- sample
- data
- data sample
- block
- data block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000005070 sampling Methods 0.000 claims abstract description 29
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 238000012217 deletion Methods 0.000 claims description 13
- 230000037430 deletion Effects 0.000 claims description 13
- 230000001105 regulatory effect Effects 0.000 claims description 12
- 238000013459 approach Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000012986 modification Methods 0.000 claims description 7
- 230000004048 modification Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 abstract description 3
- 239000000523 sample Substances 0.000 description 165
- 238000012952 Resampling Methods 0.000 description 17
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000012723 sample buffer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/005—Correction by an elastic buffer
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Communication Control (AREA)
Abstract
在工作过程中,中心位置终端单元(TU-C)(101)的发送器和接收器由来自网络时钟资源(103)的采样时钟所驱动。远程终端单元(TU-R)(102)以自由运行的采样时钟而工作,并且从下行信号(104)获得并跟踪网络时钟(103)。重新产生的网络时钟然后被用于驱动TU-R(102)的接收器(107)和发送器(108)。特别地,利用快速算法一块接一块地产生发送样本。为了避免在数据发送过程中由于块处理所造成的短时脉冲干扰,在数据块边界处的数据样本被插入值所代替。特别地,形成对边界样本的正确数值的第一阶近似值,并且把该第一阶近似值取代数据块的边界数据样本。
Description
发明领域
本发明一般涉及基于主机处理器的调制解调器,特别涉及在这种调制解调器中的时序调节。
发明背景
在采用回送时序(loop-back timing)的调制解调器中(例如,G.992.xADSL),远程接收器与来自下行信号的网络时钟时序相同步,并且调节其发射器,使得所发射的上行信号按照与网络时钟相同的速率到达中心位置接收器。在基于主机处理器的调制解调器中,其中信号处理功能(包括时钟恢复)是在运行于主机处理器上的软件中实现的,需要保持本地模拟-数字(A/D)和数字-模拟(D/A)采样时钟自由运转,这是因为对硬件采样时钟的任何调节受到操作系统响应延迟,在主机处理器不专用于调制解调器功能的主机处理环境中,这种延迟一般较大。在这种系统中,由于A/D转换器采样时钟不与网络时钟相同步,因此需要在数据域重新采样。
当调制格式为离散多音频(DMT)时,在样本块形成一个DMT符号时处理一块样本。一般通过与频域旋转相结合的时域样本填充/删除而完全调节。尽管有效计算,但是按照这种方式调节发送信号时序通常导致不正确的采样,特别对于在两个DMT符号边界处的采样来说尤其如此,造成在远端调制解调器的所接收信号中出现短时脉冲干扰。例如,考虑小的(相对于采样时钟)时序调节,这导致从当前符号中删除一个样本。然后把当前符号缩短一个样本。缩短的符号将造成在远端调制解调器的所接收信号中的短时脉冲干扰。因此,现在需要一种用于在基于主机处理器的调制解调器中进行时序调节的方法和装置,而不会造成在远端调制解调器的所接收信号中的短时脉冲干扰。
附图简述
图1为示出根据本发明的优选实施例的中心位置和采用回送时序的远程调制解调器的方框图。
图2为根据本发明的优选实施例包含时序调节方法的远程调制解调器的方框图。
图3示出在两个块的边界处的样本纠正的需求。
图4为根据本发明的优选实施例用于纠正边界数据样本的样本插入器的方框图。
图5为根据本发明的优选实施例的样本插入器的操作的流程图。
优选实施例的详细描述
为了满足在基于主机处理器的调制解调器中的时序调节的需要,在此公开一种在基于主机的调制解调器中用于执行时序调节的方法和装置。在工作过程中,中心位置终端单元(TU-C)的发送器和接收器由来自网络时钟源(103)的相同采样时钟所驱动。远程终端单元(TU-R)通过使用锁相环从下行信号获得并跟踪时钟。所产生的网络时钟然后用于驱动TU-R的发送器和接收器。TU-R的发送器和接收器采用自由运行的采样时钟并根据重新产生的网络时钟在数字域执行重新采样。通过与频域旋转相结合的样本填充/删除一块接一块地完成重新采样。另外,为了避免在由于块处理所造成的数据传输过程中的短时脉冲干扰,在两个数据块中边界处的数据样本被插入值所代替。特别地,产生边界样本的纠正值的第一阶近似值(first orderapproximation),并且所插入数值取代边界数据样本。通过用所插入数值取代边界样本,数据块之间的跃变被平滑,大大地减少在发送过程中的短时脉冲干扰的发生机率,从而提高调制解调器的位误码率的性能。
本发明包括一种用于在按块发送数据的基于主机处理器的调制解调器中进行发送时序调节的装置。该装置包括插入器,其具有作为输入的样本,并且如果在数据块的边界存在样本,则输出修改后的样本。本装置进一步包括由自由运转时钟所驱动的数-模(D/A)转换器,其具有作为输入的修改样本,并且输出D/A转换的修改样本。
本发明另外包括一个插入器,其中包括边界值计算器,其以在第一数据块中具有最后数据样本作为一个输入、以第二数据块中的第一数据样本作为输入、以及以网络时钟和本地采样时钟之间的时钟相位差作为输入,并且根据最后的数据样本、第一数据样本和时钟相位差输出修改的第一数据样本。
最后,本发明包括一种用于在基于主机处理器的调制解调器中进行发送时序调节的方法,其中数据按块发送。该方法包括接收来自一个填充和删除(S/D)模块的数据样本的步骤,其中该数据样本是由本地采样时钟所取的所需发送波形的样本,确定该数据样本是否来自两个数据块之间的边界,并且确定该数据样本的新数值。最后对数据样本的新数值执行数-模(D/A)转换。
现在转到附图,其中相同的标号表示相同的部件,图1为中心位置调制解调器101的方框图,通常称为中心位置终端单元(TU-C)101;以及远程调制解调器102,通常称为远程终端单元102(TU-R)102。调制解调器101和102工作在全双工模式,并且从TU-C 101到TU-R102的数据流被称为下行通信,并且反向数据流被称为上行通信。另外,尽管对下行和上行示出独立的信道(104和110),但是它们可以由相同的物理介质所提供。例如,调制解调器101和102可以是双线类型,每个包含通过单条双绞铜线回路进行通信的四线到二线的转换器(称为混合电路)。可以用已知方式用处理器、存储器、指令集等等构造在调制解调器101和102中的元件,用任何适当的方式而工作以完成在此所述的功能。
在工作过程中,TU-R 102负责保持回送时序。换句话说,TU-C 101的发送器和接收器由来自网络时钟源103的相同采样时钟所驱动。TU-R 102通过使用锁相环(PLL)105从下行信号104获得并跟踪时钟103。重新产生的网络时钟然后用于驱动TU-R 102的接收器107和发送器108。按照这种方式,由于它们的采样都与相同的网络时钟源103同步,因此保证用于下行104和上行110的发送器/接收器对106-107和108-109之间的同步。
在优选实施例中TU-R 102利用自由运行的采样时钟而工作。TU-R 102利用重新产生的网络时钟在数字域中重新采样。在该方案中,TU-R 102根据网络时钟执行发送器处理,并且利用自由运行的采样时钟产生作为所需波形的样本的重新采样发送样本。另外,一块接一块地产生该发送样本,以允许执行高效率的重新采样算法,例如基于本领域内所公知的算法的傅利叶变换。通过这些算法,在数据块的边界处的采样通常被错误计算,导致在发送过程中的短时脉冲干扰。为了避免短时脉冲干扰,该边界数据样本被插入值所代替。特别地,形成对边界样本的纠正值的第一阶近似值。通过一块接一块地用插入样本代替边界样本,可以使用重新采样算法,而不会造成由于数据块边界的短时脉冲干扰所造成的性能下降。这在具有DMT调制的系统中特别有用,因为在发送器和接收器中容易采用基于数据块的傅利叶变换,因此可以用小的计算成本而实现基于傅利叶变换的重新采样。
图2为根据本发明的优选实施例用于主机处理器上的TU-R 102的方框图。所接收信号104在施加到时域均衡器202之前被A/D转换器201进行时间采样。A/D转换器201把数字数据样本输出到均衡器202。均衡器202一般是部分恢复信道的离散的FIR滤波器。如图所示,在本发明的优选实施例中,自由运行的本地时钟209驱动A/D转换器201和D/A转换器219的采样率。这与非基于主机处理器的TU-R调制解调器的一般应用相反,在一般应用中A/D和D/A转换器由来自PLL的所产生网络时钟来驱动。
在本发明的优选实施例中,利用主机处理器环境,在运行于主机处理器的软件中实现PLL 105,类似于其它数字处理(DSP)功能。为了使PLL 105控制显然用硬件实现的A/D转换器201和D/A转换器209的采样时钟,将需要额外的接口。这种接口增加了系统的复杂度,而系统的低成本是在主机处理器上实现调制解调器的主要目的。更加重要的是,由于主机处理器可能与调制解调器DSP功能的同时运行许多其它应用程序,因此通常存在与主机操作系统相关的较大响应时间。大的响应时间意味着在由A/D转换器201取样的时间和由主机处理器执行PLL 105来处理该样本的时间之间具有大的延迟,并且决定了它的时序偏移。另外,在由PLL 105所确定的时钟调节被硬件A/D转换器201和D/A转换器219所接收的时间中具有大的延迟。换句话说,如果A/D转换器201和D/A转换器219采样时钟219被PLL 105所驱动,则存在大的固有环路延迟。众所周知,大的环路延迟导致锁相环的较差性能(大的抖动)。为了克服该问题,在本发明的优选实施例中由自由运行的本地时钟209而不是由来自PLL 105的网络时钟103驱动A/D转换器201和D/A转换器219,并且在数字域对接收和发送信号进行重新采样(即,在A/D转换之后并且在D/A转换之前)。
在进入从N个实时域样本产生N/2个复杂频域样本的离散傅利叶变换(DFT)205之前,由样本填充/删除模块(S/D模块)203完成接收信号104的重新采样。另外,在DFT205之后由旋转模块207完成频域相位旋转。在传输路径中,通过样本填充/删除模块215和频域旋转模块211实现重新采样。请注意,在典型的DMT模块系统中,每个数据块的样本数(L)一般大于由IDFT块所产生的样本数N。额外的样本是通过在数据块的结束时复制L-N样本并且把它们预先加入到数据块的开头而获得的。这通常被称为循环前缀。循环前缀还由样本填充/删除模块215所执行,并且样本填充/删除模块203负责在接收路径中相应的循环前缀去除操作。
下面描述样本填充/删除和频域旋转的详细操作。对于超过-T/2至T/2范围(其中T为样本周期)的采样相位调节,根据调节的极性采取样本填充或删除方式。换句话说,如果本地时钟相位比网络时钟相位落后,则删除在前一个块结束时的一个或多个样本,以及如果本地时钟提前,则一般通过周期性地(按照周期N)扩展前一个数据块而插入一个或多个额外的样本。这实现在±T/2范围内的时序调节精度。在本发明的优选实施例中由频域旋转模块完成精确的调节,该频域旋转模块把每个频率接收器旋转e-j2πkd/(NT)形式的复相位矢量,其中k=0,1,...N-1为频率接收器(frequency bin)的指数,并且-T/2<d<T/2是需要对样本进行时序调节的量。按照相同的方式完成发送信号的重新采样。接收信号104和发送信号110的样本相位调节按照这样的方式由PLL 105所控制,使得无论在任何时候施加对接收信号104的延迟,发送信号110都会提前相同的量。由于在相同的DMT调制系统中,该发送样本周期可能与接收样本周期不同,发送器时序调节可能需要样本填充/删除和频域旋转操作的不同组合。特别地,在所接收路径中的填充/删除样本的数量可能与发送路径中的不相同,并且频域旋转的旋转角(d)可能对于接收和发送路径是不同的,但是由样本填充/删除和频域旋转共同获得的时序调节量对接收和发送路径来说是相同的。可以看出,与上述系统近似相等,数字域中心采样被PLL控制的A/D转换器和D/A转换器所代替。由于样本是由DFT205和逆DFT(IDFT)模块213一块接一块地处理的,因此接近于两个数据块边界处的发送样本可能由上述时域重新采样方法不正确地计算。这在图3中示出。
图3示出两个样本序列301和303。样本序列301由TU-R 102在数字域重新采样处理之前产生(即,如果不采用频率旋转和样本填充/删除)。样本序列303是D/A转换器219所接收以产生所需发送信号的样本(即,应当在数字域重新采样处理之后的样本)。显然,样本序列301和303是在不同采样相位的相同发送波形的样本。特别地,样本301利用网络时钟103,并且样本303利用驱动D/A转换器219的自由运行的本地时钟209。为了便于描述,图3示出一种简化情况,其中在第一序列中的每个样本块305具有相同的幅度。由此断定上述数字域重新采样处理将不会改变样本序列的阶跃函数的波形(它可能改变数据块中的样本数,即,在出现阶跃的位置)。但是,为了在D/A转换之后产生相同的波形,需要如样本303所示的本地时钟样本序列。换句话说,第n个样本(其采样相位在网络时钟样本序列301中的前一个数据块的最后样本和当前数据块的第一样本之间)应当具有在前一个数据块的幅度(M1)与当前数据块的幅度(M2)之间的幅度。在这种情况下的重新采样处理不对样本n产生正确的样本值,因为它仅仅产生具有M1或M2的幅度的样本。这将导致在发送波形中的短时脉冲干扰。另外,第n个样本不仅是具有错误数值的样本。可以设想,该波形从第一数据块到第二数据块缓慢向下倾斜,从而样本303的第n-1个样本将具有略大小M1的幅度,并且样本303的n+1个样本将具有略大于M2的幅度,如此等等。不论如何,样本303的样本具有最大的误差,因此它是造成短时脉冲干扰的主要因素。在本发明的优选实施例中,应当认识到仅仅较少量(一个或两个)的边界样本被错算。为了减少帧边界之间的短时脉冲干扰,由插入器217使用简单的线性插值重新计算和改变边界样本(n)的数值。
图4为根据本发明的优选实施例的插入器217的方框图。如图4中所示,插入器217包括边界数值计算器403和缓冲器401。在本发明的优选实施例中,边界数值计算器403从样本填充/删除模块选择一个发送样本。如果该样本不是两个数据块之间的边界样本,则计算机403把该样本直接传送到D/A转换器219。如果该样本是一个边界样本,则从该样本和缓冲器401中的存储样本根据来自PLL的时序偏移信息计算插入样本。两个边界样本中的一个由该插入样本所代替,并且该插入样本被传送到D/A转换器219。特别地,计算器403确定两个边界样本中的哪一个在时间上更加接近于两个数据块之间的边界。最接近该边界的样本被所插入样本代替。
缓冲器401把前一个数据块(第一数据块)中的最后样本输出到边界数值计算器403。确定最接近于该边界的边界样本。在两个数据块之间的边界在图3中由垂直的虚线所表示,并且被网络时钟确定为两个数据块之间的确切中点。边界数值计算器403根据时序偏移τ计算机边界样本,其中-T/2<τ≤T/2表示网络时钟与本地采样时钟之间的时钟相位差,并且它可以从PLL 105获得。如果假设负的τ对应于在网络时钟之前的本地采样时钟,图3中所示的情况,则无论何时τ≥0时前一数据块的最后样本是边界样本,并且无论何时τ<0时当前数据块的第一样本是边界样本。
一旦选择最接近于两个数据块之间的边界的一个边界样本,则确定不包含最接近边界值的数据块的周期扩展。特别地,分析不包含最接近边界样本的数据块的趋势。该趋势延伸到包含最接近边界的数据点的数据块中。周期扩展仅仅是在数据点位置处的趋势数据(trendingdata)的数值。这在图5中示出。
在图5中,边界值501最接近于两个数据块之间的边界。计算器403确定数据从存在于不包含要被改变的边界值的数据块中的多个数据点(即,数据点503-506)确定数据的趋势,并且把该趋热延伸到边界数值点501,以确定在数据点501的数值。特别地,样本503-506假设具有N个样本的周期。已知在频域中的相位旋转对应于由周期性重复N个时域样本所形成的无限样本序列的时间偏移。因此,在由数据点503-506所确定的数据点501处的样本值的趋势等于与数据点501相隔N个样本周期的样本值505,即在数据点501的样本值的趋势被确定为数据样本503-506的周期扩展。
一旦确定在数据点501的周期扩展,则根据下列方程计算插入的边界样本X’(n):
对于τ≥0,
X′(n)=(1-τ/T)*X(n)+(τ/T)*X(n+N),
对于τ≤0,
X′(n)=(1+τ/T)*X(n)+(-τ/T)*X(n-N),
其中,{X(n)}是由样本填充/删除操作所产生的样本,并且第n个样本是边界样本,以及X(n+N)和X(n-N)是不包含接近于该边界的边界数值点的数据块的周期扩展。请注意,仅仅要求样本缓冲器401必须能够提供当前数据块的样本X(n+N)以及前一数据块的样本X(n-N)。换句话说,缓冲器401不需要存储整个数据块。这种缓冲器是现有的并且可以由本领域内的专业人员来设计。
插入器217的操作提供最接近两个相邻数据块的边界的D/A转换样本的纠正值的第一阶近似值。如上文所述,这是如果该样本不正确所可能导致的最大错误。考虑到当τ=0的情况。该情况对应于当网络时钟与本地时钟相等并且不需要纠正的情况。容易看出该算法产生非插入数值。现在,考虑τ=1/2的情况。在这种情况中,D/A样本正好在两个相邻数据块的边界处。如果采样率增加,则在该关键样本之前的样本将来自第一数据块或者它的周期扩展。类似地,在该关键样本之后的样本将来自第二数据块或者它的周期扩展。当采样率进一步增加到接近极限,则略微在该关键样本之前的样本值将为X(n),并且略微在该关键样本之后的样本值将等于X(n+N),因为DMT符号以周期N为周期。考虑两个样本,一个为关键样本之前的Δ,并且另一个为关键样本之后的Δ。显然,当Δ接近于0时,该公式把关键样本值设置为在Δ之前和之后的样本值的平均值。可以设想这是对于样本值的最佳选择。对于τ的一般数值,该算法提供上述考虑的两个极端情况的线性(第一阶)近似值。
作为本发明的另一个实施例,该边界数值计算器对于前一个数据块的最后样本和当前数据块的第一样本这两个样本进行插值。如果存在错误的话,这是具有最大误差的两个样本。如果第n-1个样本是前一个数据块的最后样本并且第n个样本是当前数据块的第一样本,则用于这两个样本的插值公式如下:
对于X(n-1),
X′(n-1)=(1-|τ|/T)*X(n-1)+(|τ|/T)*X(n+N-1),
对于X(n),
X′(n)=(1-|τ|/T)*X(n)+(|τ|/T)*X(n-N),
可以对更多的样本进行纠正,但是由于这些样本离它们的正确数值不远,因此性能提高不大,并且不合理地增加了复杂度。
图6为示出根据本发明的优选实施例的边界数值计算器403的操作的流程图。该逻辑流程在步骤601开始,在此从S/D模块215接收一个样本。如上文所述,来自S/D模块215的样本是由本地采样时钟所取的所需发送波形的样本。在步骤603,插入器217确定该样本是否来自两个数据块之间的编辑。特别地,该数据以数据块为单位发送,DFT 205和IDFT 213对该数据块执行DFT和IDFT运算。如果在步骤603确定该样本来自两个数据块之间的边界,则该逻辑流程继续进行到步骤604,否则该逻辑流程进行到步骤607,在此把样本传送到D/A转换器219。在步骤604,确定该边界样本是否为最接近于两个边界样本的样本,如果不是,则该逻辑流程进行到步骤607。如果确定该边界样本是最接近于边界的样本,则该逻辑流程进行到步骤605。
在步骤605,插入器217根据在不包含要改变的边界值(如上文所述)的数据块中的多个数据样本确定一个新的(改变)数值,并且把该新的数值传送给D/A转换器。特别地,根据上述其中一个公式进行边界样本与根据由PLL 105获得的时序偏移τ来自缓冲器401的样本之间的插值。在步骤609,把插值的样本传送到D/A转换器219。D/A转换器219把该数值样本转换回模拟形式用于传输。
本发明的描述、具体细节和上述附图不是对本发明范围的限制,本发明人的目的是可以对本发明作出各种改变而不脱离本发明的精神和范围。例如,尽管上文描述本发明的优选实施例通过利用数据块的周期扩展而改变边界数值,但是本发明人考虑到还可以用其它改变边界数值的形式而不脱离本发明的范围。例如,可以通过执行边界值与来自前一数据块的第二边界值之间的简单插值而改变边界值。所有这些改变都在所附权利要求和等价表述的范围内。
Claims (11)
1.一种用于在基于主机处理器的调制解调器中进行发送时序调节的装置,其中数据是以块为单位发送的,该装置包括:
插入器,其以一个样本作为输入,并且如果该样本存在于一个数据块的边界处,则输出修改后的样本;以及
数-模(D/A)转换器,其由自由运行的时钟所驱动,以修改的样本作为输入,并且输出D/A转换修改的样本。
2.根据权利要求1所述的装置,其中进一步包括:
样本填充和删除模块,其以一个样本块作为输入,并且把具有从数据块中添加或删除的附加样本的修改样本块输出到该插入器。
3.一种插入器,其中包括:
边界数值计算器,其以在第一数据块中的最后数据样本作为输入,以第二数据块中的第一数据样本作为输入,以及以网络时钟和本地采样时钟时间的时钟相位差作为输入,并且输出根据来自第一数据块的多个数据、第一数据样本和时钟相位差而修改的第一数据样本。
4.根据权利要求3所述的插入器,其特征在于,在第二数据块中的第一数据样本最初从一个填充和删除模块输出。
5.根据权利要求3所述的插入器,其特征在于,修改的第一数据样本包括在第一数据块中的多个数据的周期扩展和第二数据块中的第一数据样本之间的插值。
6.一种在基于主机处理器和调制解调器中用于发送时序调节的方法,其中数据是以块为单位发送的,该方法包括如下步骤:
从一个填充/删除(S/D)模块接收数据样本,其中该数据样本是由本地采样时钟所取的所需发送波形的一个样本;
确定该数据样本是否来自两个数据块之间的边界;
确定该数据样本的新数值;以及
对该数据样本的新数值执行数-模(D/A)转换。
7.根据权利要求6所述的方法,其特征在于:接收数据样本的步骤包括从S/D模块接收以前受到频域相位旋转的数据样本。
8.根据权利要求6所述的方法,其特征在于:确定该数据样本是否来自边界的步骤包括确定该数据样本是否为一个数据块中的最后的数据样本或者第一数据样本的步骤。
9.根据权利要求6所述的方法,其特征在于:确定数据样本的新数值的步骤包括执行插值以获得数据样本的新数值的步骤。
10.根据权利要求9所述的方法,其特征在于:执行插值的步骤包括执行在一个数据块的周期扩展和一个数据块中的第一数值之间的插值的步骤。
11.根据权利要求6所述的方法,其特征在于:确定数据样本的新数值和步骤包括确定作为最接近于两个数据块之间的边界的数据点的数据样本的新数值的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/399,406 US6272192B1 (en) | 1999-09-20 | 1999-09-20 | Method and apparatus for transmit timing adjustment in a host-processor-based modem |
US09/399,406 | 1999-09-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1375143A true CN1375143A (zh) | 2002-10-16 |
Family
ID=23579387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN00813060A Pending CN1375143A (zh) | 1999-09-20 | 2000-08-17 | 在基于主机处理器的调制解调器中用于发送时序调节的方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6272192B1 (zh) |
EP (1) | EP1219061A4 (zh) |
JP (1) | JP2003510894A (zh) |
KR (1) | KR20020036855A (zh) |
CN (1) | CN1375143A (zh) |
AU (1) | AU6782900A (zh) |
WO (1) | WO2001022648A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10307427B4 (de) * | 2003-02-21 | 2007-07-26 | Infineon Technologies Ag | Anordnung und Verfahren zur direkten Demodulation |
US8031586B2 (en) * | 2007-08-15 | 2011-10-04 | Nokia Corporation | Method and apparatus for transmitter timing adjustment |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5317596A (en) * | 1992-12-01 | 1994-05-31 | The Board Of Trustees Of The Leland Stanford, Junior University | Method and apparatus for echo cancellation with discrete multitone modulation |
US5561424A (en) * | 1993-04-30 | 1996-10-01 | Lucent Technologies Inc. | Data converter with minimum phase fir filter and method for calculating filter coefficients |
US5519731A (en) * | 1994-04-14 | 1996-05-21 | Amati Communications Corporation | ADSL compatible discrete multi-tone apparatus for mitigation of T1 noise |
US6035000A (en) * | 1996-04-19 | 2000-03-07 | Amati Communications Corporation | Mitigating radio frequency interference in multi-carrier transmission systems |
ATE368997T1 (de) * | 1996-07-15 | 2007-08-15 | Alcatel Lucent | Sender oder empfänger mit phasendreher für mehrträgersignale |
US5875229A (en) * | 1996-10-15 | 1999-02-23 | Motorola Inc. | System and device for, and method of, detecting, characterizing, and mitigating deterministic distortion in a communications network |
US5909463A (en) * | 1996-11-04 | 1999-06-01 | Motorola, Inc. | Single-chip software configurable transceiver for asymmetric communication system |
US5963588A (en) * | 1997-03-21 | 1999-10-05 | Motorola, Inc. | Apparatus for modulating/demodulating signals |
ATE208110T1 (de) * | 1997-09-22 | 2001-11-15 | Cit Alcatel | Verfahren und vorrichtung zur bestimmung eines taktfehlers in einem mehrträgerübertragungssystem |
-
1999
- 1999-09-20 US US09/399,406 patent/US6272192B1/en not_active Expired - Lifetime
-
2000
- 2000-08-17 AU AU67829/00A patent/AU6782900A/en not_active Abandoned
- 2000-08-17 CN CN00813060A patent/CN1375143A/zh active Pending
- 2000-08-17 JP JP2001525889A patent/JP2003510894A/ja active Pending
- 2000-08-17 WO PCT/US2000/022635 patent/WO2001022648A1/en not_active Application Discontinuation
- 2000-08-17 KR KR1020027003664A patent/KR20020036855A/ko not_active Application Discontinuation
- 2000-08-17 EP EP00955667A patent/EP1219061A4/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JP2003510894A (ja) | 2003-03-18 |
EP1219061A1 (en) | 2002-07-03 |
AU6782900A (en) | 2001-04-24 |
EP1219061A4 (en) | 2004-10-06 |
WO2001022648A1 (en) | 2001-03-29 |
US6272192B1 (en) | 2001-08-07 |
KR20020036855A (ko) | 2002-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4841551A (en) | High speed data-clock synchronization processor | |
US4984249A (en) | Method and apparatus for synchronizing digital data symbols | |
US6456654B1 (en) | Frame alignment and time domain equalization for communications systems using multicarrier modulation | |
US8149904B2 (en) | Asymmetric digital subscriber line modem apparatus and methods therefor | |
JP2993463B2 (ja) | 同期回路制御装置 | |
CN107491407B (zh) | 基于fpga内serdes的自适应高速传输系统 | |
US4856030A (en) | Apparatus and methods of locking a receiving modem to a transmitting modem employing a burst signal | |
JPH08507668A (ja) | 直列データ・バス用スキュー除去装置 | |
KR20040062637A (ko) | 데이터 전송속도에 비동기적인 샘플링속도에서 동작하는적응형 등화기 | |
JP2000504514A (ja) | Nrz/nrziデータを再生するためのデジタルアーキテクチャ | |
JPH0142172B2 (zh) | ||
CN1168027A (zh) | 数字信号处理器的定时恢复系统 | |
US20110314357A1 (en) | Phase synchronization apparatus, phase synchronization method and phase synchronization program | |
US11108536B1 (en) | Method and apparatus for performing clock and data recovery (CDR) | |
CN101540158A (zh) | 用于发送和接收数据位的装置和方法 | |
CN101233706A (zh) | 数据流同步 | |
EP0205552A1 (en) | Clock recovery circuit | |
CA1282124C (en) | High speed data-clock synchronization processor | |
CN1194429A (zh) | 数据解码装置 | |
CN1375143A (zh) | 在基于主机处理器的调制解调器中用于发送时序调节的方法 | |
CN1825760A (zh) | 数据传输控制和采样频率转换器 | |
CN1227824C (zh) | 使用双相位探测信号调整采样相位的方法 | |
WO2004045078A2 (en) | High-speed analog-to-digital conversion with improved robustness to timing uncertainty | |
US20010018719A1 (en) | Method and apparatus for DMA data transfer | |
CN108932208A (zh) | 一种数据处理的方法和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |