KR20020036855A

KR20020036855A - 호스트 프로세서를 기초로 한 모뎀에서 타이밍 조정을전송하기 위한 방법 및 장치

Info

Publication number: KR20020036855A
Application number: KR1020027003664A
Authority: KR
Inventors: 양지안
Original assignee: 비센트 비.인그라시아, 알크 엠 아헨; 모토로라 인코포레이티드
Priority date: 1999-09-20
Filing date: 2000-08-17
Publication date: 2002-05-16
Also published as: JP2003510894A; EP1219061A4; EP1219061A1; WO2001022648A1; AU6782900A; CN1375143A; US6272192B1

Abstract

동작 중, 중앙 사이트 종결 유닛(TU-C)(101)의 송신기 및 수신기가 네트워크 클록 소스(103)으로부터 얻어지는 샘플 클록에 의해서 구동된다. 리모트 종결 유닛(TU-R)(102)은 프리 런닝 샘플링 클록(free running sampling clock)으로 동작하고, 다운스트림 신호(104)로부터 네트워크 클록(103)을 획득하고 트래킹한다. 특히, 전송 샘플들은 패스트 알고리즘들을 사용하여 한 블록씩 발생된다. 블록을 처리함으로써 야기되는 데이터 전송동안 잔고장(glitch)들을 피하기 위해서, 데이터 블록들의 경계에서의 데이터 샘플들은 삽입된 값으로 대체된다. 특히, 그 경계 샘플의 정확한 값에 대한 제 1 오더 근사화가 이루어지고, 그 제 1 오더 근사화는 그 블록의 경계 데이터 샘플의 대신에 쓰인다.

Description

호스트 프로세서를 기초로 한 모뎀에서 타이밍 조정을 전송하기 위한 방법 및 장치 {Method and apparatus for transmit timing adjustment in a host-processor-based modem}

룩백 타이밍(look-back timing)을 구현하는 모뎀들(예를 들어, G.992.x ADSL 모뎀들)에서, 리모트 수신기는 다운스트림 신호로부터 네트워크 클록 타이밍에 동조되고, 그 전송된 업스트림 신호가 네트워크 클록과 동일한 비율로 중앙 사이트 수신기에 도달하도록 그 송신기를 조정한다. (클록 리커버리를 포함하는) 신호 처리 기능들이 호스트 프로세서 상에서 운전하는 소프트웨어로 행해지는, 호스트 프로세서를 기초로한 모뎀들에서, 로컬 아날로그-디지털(A/D) 및 디지털-아날로그 (D/A) 샘플 클록 프리-런닝(sample clock free running)을 유지하는 것이 바람직하다. 이것은 하드웨어 샘플링 클록으로 제조된 임의의 조정이 시스템 응답 지연을 동작시키기 용이하기 때문이며, 호스트 프로세서가 모뎀 기능 전용이 아니지만, 통상적으로 호스트 처리 환경에 광범위하다. 그러한 시스템들에서, A/D 변환기 및 D/A 변환기 샘플링 클록이 네트워크 클록에 동조되지 않기 때문에, 디지털 영역에리샘플(re-sample)될 필요가 있다.

본 발명은 일반적으로 호스트 프로세서를 기초로 한 모뎀들에 관한 것이며, 그러한 모뎀들에서의 타이밍 조정(timing adjustment)에 관한 것이다.

도 1은 본 발명의 바람직한 실시예에 따른 루프백 타이밍을 이용한 중앙 사이트 및 리모트 모뎀을 도시한 블록도.

도 2는 본 발명의 바람직한 실시예에 따른 타이밍 조정 방법을 구체화하는 리모트 모뎀의 블록도.

도 3은 두 블록들의 경계에서의 샘플의 정확성에 대한 필요성을 도시한 도면.

도 4는 본 발명의 바람직한 실시예에 따른 경계 데이터 샘플들을 정정하는데 사용되는 샘플 보간기(sample interpolator)를 도시한 블록도.

도 5는 본 발명의 바람직한 실시예에 따른 샘플 보간기의 동작을 도시한 플로우차트.

변조 포맷이 DMT(Discrete Multi-Tone)일 경우, 샘플들은 샘플들의 블록이 DMT 심볼을 형성하는 시간에 블록에서 처리된다. 타이밍 조정들은 통상적으로 주파수 영역 회전에 관련하여 타이밍 영역 샘플 스터핑(stuffing)/삭제를 통해 통상적으로 행해진다. 비록 계산적으로 효율적일지라도, 그러한 방법으로 전송 신호 타이밍을 조정하는 것은, 특히 파엔드 모뎀(far end modem)의 수신된 신호에 잔고장을 야기하는 두개의 DMT 심볼들의 경계에서의 샘플들에 대해, 종종 부정확한 샘플들을 초래한다. 예를 들어, 현재 심볼로부터 샘플의 삭제를 초래하는 작은(샘플링 기간에 관해) 타이밍 조정을 고려한다. 이어서, 현재 심볼은 하나의 샘플에 의해 짧아질 것이다. 그 짧아진 심볼은 파엔드 모뎀의 수신된 신호에서 잔고장을 야기할 것이다. 그러므로, 파엔드 모뎀의 수신된 신호에서 잔고장을 야기하지 않는 호스트 프로세서를 기초로한 모뎀에서 타이밍 조정을 위한 방법 및 장치가 필요하다.

바람직한 실시예의 상세한 설명

호스트 프로세서를 기초로한 모뎀에서의 타이밍 조정에 대한 필요성을 다루기 위해, 호스트 프로세서를 기초로한 모뎀에서의 타이밍 조정을 수행하기 위한 방법 및 장치가 본 명세서에 기재된다. 동작 중, 중앙 사이트 종결 유닛(TU-C)의 송신기 및 수신기는 네트워크 클록 소스(103)로부터 얻어진 동일한 샘플 클록에 의해 구동된다. 리모트 종결 유닛(TU-R)은 위상 동기 루프(phase locked loop)의 사용을 통해 다운스트림 신호로부터 클록을 획득하고 트래킹한다. 이어서 재발생된(regenerated) 네트워크 클록은 TU-R의 수신기 및 송신기 모두를 구동시키는데 사용된다. TU-R의 그 수신기 및 송신기는 프리 런닝 샘플링 클록을 사용하고, 재발생된 네트워크 클록에 따라 디지털 영역에서 리샘플링(re-sampling)을 수행한다. 그 리샘플링은 주파수 영역 회전에 관련하여 샘플 스터핑/삭제를 통해 한 블록씩 기초로 수행된다. 또한 블록 처리에 의해 야기되는 데이터 전송 동안, 잔고장들을 피하기 위해 데이터의 두개의 블록들의 경계에서의 데이터 샘플들은 삽입된 값으로 대체된다. 특히, 경계 샘플의 정확한 값에 대한 제 1 오더 근사화(first order approximation)가 이루어지고, 삽입된 값은 경계 데이터 샘플의 대신에 쓰인다. 삽입된 값으로 경계 샘플들 대체함으로써, 블록들 간의 천이가 용이하게 되고, 전송 동안, 잔고장의 변화들을 굉장히 감소시키며, 그리하여, 모뎀의 비트 에러율 성능을 개선시킨다.

본 발명은 데이터가 블록들에 전송되는 호스트 프로세서를 기초로한 모뎀에서 타이밍 조정을 전송하기 위한 장치를 포함한다. 그 장치는 입력으로서 샘플을 갖고, 샘플이 데이터의 블록의 경계에 존재하는 경우, 변경된 샘플을 출력하는 보간기를 포함한다. 그 장치는 부가적으로 입력으로서 변경된 샘플을 갖고, D/A 변환된 변경된 샘플을 출력하여 프리-런닝 클록에 의해 구동되는 디지털-아날로그(D/A) 변환기를 포함한다.

본 발명은 부가적으로 입력으로서 제 1 데이터 블록 내의 마지막 데이터 샘플, 입력으로서 제 2 데이터 블록 내의 첫번째 데이터 샘플 및 입력으로서 네트워크 클록과 로컬 샘플링 클록 간의 클록 위상 차를 갖고, 상기 제 1 데이터 블록, 상기 제 1 데이터 샘플, 및 상기 클록 위상 차로부터 복수의 데이터에 기초한 변경된 제 1 데이터 샘플을 출력하는, 경계 값 계산기를 포함하는, 보간기를 포함한다.

마지막으로, 본 발명은 데이터가 블록들에 전송되는 호스트 프로세서를 기초로한 모뎀에 타이밍 조정을 전송하기 위한 방법을 포함한다. 그 방법은 스터핑 및 삭제(S/D) 모듈로부터 데이터 샘플을 수신하는 단계로서, 상기 데이터 샘플은 로컬 샘플링 클록에 의해 취해진 바람직한 전송 파형의 샘플인, 상기 단계와, 상기 데이터 샘플이 두개의 데이터 블록들 간의 경계로부터 온 것인지를 결정하는 단계, 및 상기 데이터 샘플의 새로운 값을 결정하는 단계를 포함한다. 마지막으로, 디지털-아날로그(D/A) 변환기는 상기 데이터 샘플의 새로운 값에 수행된다.

이후 도면으로 돌아가서, 동일한 숫자들은 동일한 요소를 나타내며, 도 1은 중앙 사이트 종결 유닛(TU-C)(101)으로서 통상 언급되는 중앙 사이트 모뎀(101) 및 리모트 종결 유닛(TU-R)(102)으로서 통상 언급되는 리모트 모뎀(102)의 블록도이다. 모뎀들(101, 102)은 다운스트림으로서 언급되는 TU-C(101)에서 TU-R(102)로의 데이터 흐름 및 업스트림 통신으로서 언급되는 역방향 데이터 흐름을 갖는 완전 이중 모드(full-duplex mode)로 동작한다. 부가적으로, 비록, 독립 채널들(104, 110)이 다운스트림 및 업스트림으로 도시되었을지라도, 그들은 동일한 물리적 매체에 의해 제공될 수 있다. 예를 들어, 모뎀들(101, 102)은 단일의 꼬인 쌍 구리 루프(single twisted pair copper loop)를 통해 통신하는 4 와이어 내지 2 와이어 변환기(하이브리드로 공지되어 있음)를 각각 구체화하는 2-와이어 다양성이 될 수 있다. 모뎀들(101, 102) 내의 소자들이 프로세서들, 메모리들, 명령 세트들, 등을 갖는 잘 공지된 방식으로 구성되고, 본 명세서에서 설명된 기능을 수행하기 위해 임의의 적절한 방식으로 기능하는 것으로 예상된다.

동작 중, TU-R(102)는 루프-백 시간을 유지할 책임이 있다. 다시 말해, TU-C(101)의 송신기 및 수신기는 네트워크 클록 소스(103)로부터 얻어진 동일한 샘플 클록에 의해 구동된다. TU-R(102)은 위상 동기 루프(PLL)(105)의 사용을 통해 다운스트림 신호(104)로부터 클록(103)을 획득하여 트래킹한다. 이어서, 재발생된 네트워크 클록은 TU-R(102)의 수신기(107) 및 송신기(108) 둘 모두를 구동하는데 사용된다. 그들의 샘플링이 동일한 네트워크 클록 소스(103)에 모두 동기화되기 때문에, 다운스트림(104) 및 업스트림(110) 둘 모두에 대한 송신기/수신기 쌍들(106-107, 108-109) 사이의 동기화 방식이 보증된다.

바람직한 실시예에서, TU-R(102)는 프리 런닝 샘플링 클록을 이용하여 동작한다. TU-R(102)은 재발생된 네트워크 클록을 갖는 디지털 영역에서 리샘플링한다. 이러한 장치에서, TU-R(102)은 네트워크 클록에 따라 송신기 처리를 수행하고, 프리 런닝 샘플링 클록으로 취해진 바람직한 파형의 샘플들로서 리샘플링된 전송 샘플들을 생성한다. 또한, 그 전송 샘플들은 종래 기술에 공지되어 있는 바와 같은, 퓨리어 변환(Fourier transform)을 기초로한 알고리즘들과 같은 리샘플링 알고리즘들을 계산적으로 효과있게 하기 위해서 한 블록씩 기초하여 발생된다. 3개의 알고리즘들로서, 데이터 블록들의 경계에서의 샘플들은 전송 동안 잔고장들을 유도하여 통상 잘못 계산된다. 이러한 잔고장들을 피하기 위해, 경계 데이터 샘플은 삽입 값으로 대체된다. 특히, 경계 샘플의 정확한 값에 대한 제 1 오더 근사화가 이루어진다. 경계 샘플을 삽입된 샘플로 대체함으로써, 한 블록씩을 기초로한 패스트 리샘플링 알고리즘들은 블록 경계들에서 잔고장들에 기인한 성능 감화 없이 사용될 수 있다. 이것은 특히, 퓨리어 변환에 기초한 한 블록씩이 이미 송신기 및 수신기에 사용된 바와 같이, DMT 변조로 시스템들 내에서 유용하며, 그러므로, 리샘플링에 기초한 퓨리어 변환은 계산적 비용이 거의 없이 달성될 수 있다.

도 2는 본 발명의 바람직한 실시예에 따른 호스트 프로세서로 구현되는 TU_R(102)의 블록도이다. 수신된 신호(104)는 타이밍 영역 등화기(202)에 인가되기 전에, A/D 변환기(201)에 의해 시간 샘플링된다. A/D 변환기(201)는 디지털 데이터샘플들을 등화기(202)에 출력한다. 등화기(202)는 통상적으로 채널의 분산( dispersion)을 부분적으로 하지 않는 FIR 필터이다. 도시된 바와 같이, 본 발명의 바람직한 실시예에서, 프리 런닝 로컬 클록(209)은 A/D 변환기(201) 및 D/A 변환기(219) 둘 모두의 샘플링 비율로 구동한다. 이것은 넌-호스트 프로세서를 기초로한 TU-R 모뎀(non-host processor based TU-R modem)의 통상적 실행과 대조적이며, 그 A/D 및 D/A 변환기들은 PLL로부터 재발생된 네트워크 클록에 의해 구동된다.

본 발명의 바람직한 실시예에서, 호스트 프로세서 환경을 사용하여, 다른 DSP(Digital Signal Processing)와 같은 PLL(105)은 호스트 프로세서에서 운전하는 소프트 웨어로 구현된다. 하드웨어적으로 명확하게 구현되는 A/D 변환기(201) 및 D/A 변환기(219)의 샘플링 클록을 제어하기 위한 PLL(105)은 여분의 인터페이스들을 요구할 것이다. 그러한 인터페이스들은 낮은 비용이 호스트 프로세서 상의 모뎀을 수행하기 위한 1차적 동기부여(primary motivation)인 시스템에 복잡성을 추가한다. 보다 중요하게는, 통상적으로 호스트 프로세서가 모뎀 DSP 기능들을 수반하는 많은 다른 응용들을 운전할 수 있다. 호스트 동작 시스템과 연관된 큰 레이턴시(latency)가 존재한다. 그 큰 레이턴시는 샘플이 A/D 변환기(201)에 의해 취해진 시간과 PLL(105)가 그 샘플을 처리하기 위한 호스트 프로세서에 의해 실행되는 시간 사이에 큰 지연이 존재함을 내포하고, 그 시간 오프셋을 결정한다. 부가적으로, PLL(105)에 의해 결정된 클록 조정이 하드웨어 A/D 변환기(201) 및 D/A 변환기(219)에 의해 수신된 시간에 큰 지연이 있다. 다시 말해, A/D 변환기(201) 및D/A 변환기(219) 샘플링 클록(209)이 PLL(105)에 의해 구동되는 경우, 큰 고유의 루프 지연이 있다. 잘 공지되어 있는 바와 같이, 큰 루프 지연은 위상 동기 루프의 열악한 성능(large jitter)을 유도한다. 이러한 문제를 극복하기 위해서, 본 발명의 바람직한 실시예에서, A/D 변환기(201) 및 D/A 변환기(219)는 PLL(105)로부터 네트워크 클록(103) 대신에 프리 런닝 로컬 클록(209)에 의해 구동되고, 수신 및 송신 신호들은 디지털 영역(즉, A/D 변환 후, D/A 변환 전)에서 리샘플링된다.

그 수신 신호(104)의 리샘플링은 N개의 실시간 영역 샘플들로부터 N/2의 복잡한 주파수 영역 샘플들을 생성하는 이산 퓨리어 변환기(DFT)(205)에 입력하기 이전에, 샘플 서터핑/삭제 모듈(S/D 모듈)(203)에 의해 행해진다. 부가적으로, 주파수 영역 위상 회전이 DFT(205)에 후속하는 회전 모듈(207)에 의해 수행된다. 전송 경로에서, 리샘플링은 샘플 스터핑/삭제 모듈(215) 및 주파수 영역 회전 모듈(211)을 통해 수행된다. 그것은 통상적인 DMT 모듈화 시스템에서, 블럭당 샘플들의 수(L)는 통상적으로 IDFT 블록에 의해 생성된 샘플들의 수(N)보다 크다. 여분의 샘플들은 블록의 끝에서 L-N 샘플들을 카피(copy)하고, 블록의 시작에서 그들을 프리펜딩(pre-pending)함으로써 획득된다. 이것은 사이클릭 프리픽스(cyclic prefix)로 통상 언급된다. 사이클릭 프리픽싱은 또한 샘플 스터핑/삭제 모듈(215)에 의해 수행되고, 샘플 서터핑/삭제 모듈(203)은 그 수신 경로에서 대응하는 사이클릭 프리픽스 제거 동작에 책임이 있다.

샘플 스터핑/삭제 및 주파수 영역 회전의 상세한 동작은 다음과 같다. -T/2에서 T/2까지(여기서, T는 샘플 기간)의 범위를 넘는 샘플 위상 조정에 대해, 샘플스터핑 또는 삭제가 그 조정의 극성에 기초하여 취해진다. 다시 말해, 로컬 클록 위상이 네트워크 클록 위상에 뒤지는 경우, 이전 블록의 끝에서 하나 이상의 샘플들이 삭제되고, 로컬 클록이 앞서는 경우, 이전 블록을 기간적(기간 N)으로 확장함으로써, 하나 이상의 여분의 샘플들이 삽입된다. 이것은 ±T/2 내의 타이밍 조정 정확성을 달성한다. 본 발명의 바람직한 실시예에서, 나머지 미세 조정은 e^-j2±kd/(NT)의 형태의 복소 위상에 의해 각각의 주파수 빈(bin)을 회전시키는 주파수 영역 회전 모듈에 의해 행해지며, 여기서, k=0, 1, ... N-1은 주파수 빈의 지수이며, -T/2<d<T/2샘플로 구성될 필요가 있는 타이밍 조정의 양이다. 전송 신호의 리샘플링은 동일한 방법으로 행해진다. 수신 신호(104) 및 전송 신호(110)의 샘플 위상 조정은 수신 신호(104)의 지연이 적용될 때마다, 전송 신호(110)이 정확하게 동일한 양만큼 전진하는 방식으로, PLL(105)에 의해 제어된다. 몇몇 DMT 모듈화된 시스템들에서, 그 전송 샘플 기간가 수신 샘플 기간와 동일하지 않을 수 있기 때문에, 송신기 타이밍 조정이 샘플 스터핑/삭제와 주파수 영역 회전 동작의 다른 조합을 요구할 수 있다. 특히, 수신 경로에서 스터핑되고/삭제된 샘플들의 수는 전송 경로에서 수신 및 전송 경로 내의 스터핑된/삭제된 샘플들의 수는 전송 경로 내의 그것과 동일하지 않을 수 있고, 주파수 영역 회전의 회전 각도(d)는 수신 및 전송 경로에 대한 샘플이 아닐 수 있지만, 샘플 스터핑/삭제 및 주파수 영역 회전에 의해 총괄적으로 영향을 미치게 되는 타이밍 조정의 양은 수신 및 전송 경로에 대해 동일하다. 디지털 영역 리샘플링이 PLL 제어된 A/D 변환기 및 D/A 변환기로 대체되는 앞서 기재된 시스템과 대략적으로 등가임이 보여질 수 있다. 샘플들이 DFT(205) 및역 DFT(IDFT) 모듈(213)에 의해 한 블록씩 처리되기 때문에, 두 블록들의 경계의 근처에 전송 샘플들이 앞서 기재된 디지털 영역 리샘플링 방법으로 계산될 수 있다. 이것은 도 3에 설명된다.

도 3은 두 개의 샘플 시퀀스들(301, 303)을 도시한다. 샘플 시퀀스(301)는 디지털 영역 리샘플링 처리(즉, 주파수 영역 회전 및 샘플 스터핑/삭제가 적용되지 않는 경우) 이전의 TU-R(102)에 의해 발생된다. 샘플 시퀀스(303)는 바람직한 전송 신호를 발생시키기 위해 D/A 변환기가 수신하는 것(즉, 샘플들은 디지털 영역 리샘플링 처리 후에 되어야 하는 것)이다. 명확하게, 샘플 시퀀스들(301, 303)은 다른 샘플링 위상들에서 동일하게 전송된 파형의 샘플들이다. 특히, 샘플들(301)은 D/A 변환기(219)를 구동하는 프리 런닝 로컬 클록(209)을 이용하여 취해진다. 설명을 목적으로, 도 3은 제 1 시퀀스 내의 샘플들의 각각의 블록(305)이 동일한 크기가 되는 샘플링화된 경우를 도시한다. 앞서 기재된 디지털 영역 리샘플링 처리가 샘플 시퀀스의 스텝 함수 모양을 변화시키지 않을 것임을(즉, 그것은 그 스텝이 발생하는 블록 내 샘플들의 수를 변화시킬 것임을) 추구한다. 그러나, D/A 변환 후 동일한 파형을 발생시키기 위해, 로컬 클록 샘플 시퀀스는 샘플들(303)으로서 도시되는 바와 같이, 될 필요가 있다. 다시 말해서, n번째 샘플(샘플 위상이 이전 클록의 최종 샘플과 네트워크 클록 샘플 시퀀스 내의 현재 블록의 제 1 샘플 사이에 있는)이 이전 블록의 크기(M1)와 현재 블록의 크기(M2) 사이인 크기를 가져야 한다. 이러한 경우에서, 리샘플링 처리는 그것이 단지 M1 또는 M2 중 하나의 크기가 되는 샘플 n을 발생시킬 수 있는 바와 같이, 샘플 n에 대한 정확한 샘플 값을 발생시키지 않는다. 이것은 전송 파형에서 잔고장을 야기한다. 부가적으로, n번째 샘플은 잘못된 값을 갖는 유일한 샘플이 아니다. 그 파형이 제 1 블록에서 제 2 블록으로 평평하게 아래로 경사져 있으므로, 샘플들(303)의 n-1번째 샘플은 M1보다 약간 작은 크기를 가져야 하고, 샘플들(303)의 n+1번째 샘플은 M2보다 약간 큰 크기를 가져야 하는 등을 생각할 수 있다. 그럼에도 불구하고, 샘플들(303)의 샘플 n은 가장 큰 에러를 가지고, 그러므로, 잔고장의 지배적인 기여를 한다. 본 발명의 바람직한 실시예에서, 단지 경계 샘플들의 보다 작은 수만이 틀린 계산으로부터 나빠지는 것으로 인식된다. 프레임 경계들 간의 잔고장을 감소시키기 위해, 경계 샘플의 (n) 값은 단순한 선형 삽입법(linear interpolation)을 사용하여, 보간기(217)에 의해 재계산되고 수정된다.

도 4는 본 발명의 바람직한 실시예에 따른 보간기(217)의 블록도이다. 도 4에 도시된 바와 같이, 보간기(217)는 경계 값 계산기(403) 및 버퍼(401)를 포함한다. 본 발명의 바람직한 실시에에서, 경계 값 계산기(403)는 샘플 스터핑/삭제 모듈로부터 전송 샘플을 선택한다. 샘플이 두 블록들 간의 경계 샘플이 아닐 경우, 계산기(403)는 D/A 변환기(219)에 직접적으로 그 샘플을 통과한다. 그 샘플이 경계 샘플이라면, 삽입된 샘플이 PLL로부터의 시간 오프셋 정보에 기초하여 버퍼(401) 내의 이러한 샘플 및 저장된 샘플로부터 계산된다. 두 경계 샘플들 중 하나가 삽입된 샘플로 대체되고, 그 삽입된 샘플은 D/A 변환기(219)로 통과한다. 특히, 계산기(403)는 두 경계 샘플들 중 어느 것이 두 블록들 간의 경계에 대한 시간에 더 가까운지를 결정한다. 경계에 가장 가까운 샘플은 삽입된 샘플로 대체된 샘플이다.

버퍼(401)는 경계 값 계산기(403)에 데이터의 이전 블록(제 1 블록)에 마지막 샘플을 출력한다. 경계에 가장 가까운 경계 샘플이 결정된다. 데이터의 두 개의 블록들 간의 경계가 수직의 점선에 의해 도 3에서 표현되고, 네트워크 클록에 의한 두 개의 블록들 간의 정확한 중간점으로 정의된다. 경계 값 계산기(403)은 어느 샘플이 시간 오프셋 □에 기초하는 경계 샘플인지를 결정하며, 여기서, -T/2<□≤□□□는 네트워크 클록과 로컬 샘플링 클록 간의 클록 위상차로 표현되고, PLL(105)로부터 사용가능하다. 네가티브 □□이 도 3에 도시된 상황의 네트워크 클록에 앞서는 로컬 샘플링 클록에 대응하는 것으로 가정하면, 앞선 블록의 마지막 샘플은 □≥0일 때마다 경계 샘플이 되고, 현재 블록의 제 1 샘플은 □<0일 때마다 경계 샘플이 된다.

일단 두 블록들 간의 경계에 가장 가까운 경계 샘플이 선택되기만 하면, 가장 가까운 경계 값을 포함하지 않는 데이터 블록의 기간적 연장이 결정된다. 특히, 가장 가까운 경계 샘플을 포함하지 않는 데이터 블록의 기울기가 분석된다. 그 기울기는 경계에 가장 가까운 데이터 포인트를 포함하는 데이터 블록으로 연장된다. 그 기간적 연장은 단순히 데이터 포인트의 위치에서 기울기 데이터의 값이다. 이것은 도 5에서 설명된다.

도 5에서, 경계 값(501)은 두 블록들 간의 경계에 가장 가깝다. 계산기(403)는 변경될 경계 값을 포함하지 않는 데이터의 블록에 존재하는 복수의 데이터 포인트들(즉, 데이터 포인트들(503 내지 506))로부터의 데이터에서 기울기를 결정하고,데이터 포인트(501)에서의 값을 결정하기 위해, 경계 값 포인트(501)에 대한 기울기를 연장한다. 특히, 샘플들(503 내지 506)은 N개의 샘플들의 기간와 기간적이라고 가정한다. 주파수 영역에서의 위상 회전은 N개의 시간 영역 샘플들을 기간적으로 반복함으로써 형성된 유한 샘플 시퀀스의 시간 오프셋에 대응하는 것이 공지되어 있다. 그러므로, 데이터 포인트들(503 내지 506)에 의해 결정되는 바와 같이, 데이터 포인트(501)에서의 샘플 값의 기울기는 데이터 포인트(501)로부터의 N개의 샘플 기간에 이격된 샘플 값들(50)와 동일하며, 즉, 데이터 포인트(501)에서의 샘플 값의 기울기는 데이터 샘플들(503 내지 106)의 기간적 연장으로서 결정된다.

일단 데이터 포인트(501)에서의 데이터의 기간적 연장이 결정되기만 하면, 삽입된 경계 샘플(X'(n))은 다음 방정식에 따라서 결정된다;

□≥0에 대해,

X'(n)=(1-□□□□)*X(n)+(□□□□*X(n+N),

□≤0에 대해,

X'(n)=(1+□□□□)*X(n)+(-□□□□*X(n+N),

여기서, {X(n)}은 샘플 스터핑/삭제 동작에 의해 생성된 샘플들이고, n번째 샘플은 경계 샘플이고, X(n+N) 및 X(n-N)은 경계에 가까운 경계 값 포인트를 포함하지 않는 데이터 블록의 기간적 연장이다. 샘플 버퍼(401)에 대한 유일한 요구조건은 현재 블록의 샘플(X(n+N)) 및 이전 블록의 샘플(X(n-N))을 제공할 수 있어야 한다는 것임을 주목하라. 그러한 버퍼의 효율적인 실행은 현존하고 있고, 본 기술 분야의 숙련자들에 의해 설계될 수 있다.

보간기(217)의 동작은 두 개의 인접한 블록들의 경계에 가장 가까운 D/A 변환된 샘플의 정확한 값에 대한 제 1 오더 근사화를 제공한다. 앞서 지적된 바와 같이, 이것은 올바르지 않은 경우, 가장 큰 에러를 겪는 샘플이다. □□□□□인 경우를 고려하자. 이러한 상황은 네트워크 클록이 로컬 클록으로 정렬되는 경우, 및 어떠한 수정도 필요하지 않은 경우에 대응한다. 그 알고리즘이 삽입되지 않은(non-interpolated) 값들을 생성함을 쉽게 알 수 있다. 이제, □□□□□인 경우를 고려하자. 이러한 경우, 그 D/A 샘플은 두개의 인접한 블록들의 경계에 적절하다. 샘플링 비율이 증가되면, 임계 샘플 이전의 샘플들은 제 1 블록 또는 그 기간적 연장들로부터의 것이어야 한다. 마찬가지로 임계 샘플 이후의 샘플들은 제 2 블록 또는 그 기간적 연장들로부터의 것이어야 한다. 샘플링 비율이 무한대에 접근하기 위해 더 증가함에 따라, 임계 샘플에 약간 이전의 샘플 값 및 임계 샘플의 약간 이후의 샘플 값은 DMT 심볼들이 기간(N)로 기간적인 것과 같이, X(n+N)과 동일할 것이다. 두개의 샘플들을 고려하면, 하나는 임계 샘플 이전의 □으로 취해지고, 하나는 임계 샘플 이후의 □으로 취해진다. 명백하게, 공식은 그 임계 값을 □이 영으로 접근하기 이전 및 이후의 샘플 값 □의 평균이 되도록 설정한다. 이것이 그 샘플 값에 대한 최상의 선택임을 생각할 수 있다. □□□의 일반적인 값에 대해, 그 알고리즘은 앞서 고려된 최종의 경우들 간의 선형(제 1 오더) 근사화를 제공한다.

본 발명의 대안의 실시예에 따라, 그 경계 값 계산기는 두 개의 샘플들, 이전 블록의 마지막 샘플과 현재 블록의 제 1 샘플에 대해 삽입한다. 부정확한 경우에 대부분의 에러를 경험하는 두개의 샘플들이 있다. n-1번째 샘플이 이전 블록의마지막 샘플이고, n번째 샘플이 현재 블록의 제 1 샘플이라면, 이 두 샘플들에 대한 삽입 공식은 다음과 같을 것이다.

X(n-1)에 대해,

X'(n)=(1-□□□□□□)*X(n-1)+(│□□□□□*X(n+N-1),

X(n)에 대해,

X'(n)=(1+□□□□□□)*X(n)+(│□□□□□*X(n-N),

보다 많은 샘플들에 수정들을 적용시키는 것이 또한 가능하지만, 그 성능 향상은 이러한 샘플들이 전혀 그들의 올바른 값들이 아닌 바와 같이 작아질 것이며, 그 복잡성은 옳지 않을 수 있다.

도 6은 본 발명의 바람직한 실시에에 따른 경계 값 계산기(403)의 동작을 도시하는 플로우차트이다. 그 로직 흐름은 샘플이 S/D 모듈(215)로부터 수신되는 단계(601)에서, 시작한다. 앞서 논의된 바와 같이, S/D 모듈로부터의 샘플들은 로컬 샘플링 클록에 의해 취해진 바람직한 전송 파형의 샘플들이다. 단계(603)에서, 보간기(217)는 그 샘플이 두개의 데이터 블록들 간의 경계로부터의 것인지를 결정한다. 특히, 데이터는 데이터의 블록들에 전송되며, DFT(205) 및 IDFT(213)는 DFT 및 IDFT 동작을 수행한다. 단계(603)에서, 그 샘플이 두개의 데이터 블록들 간의 경계로부터의 것인 지를 결정한다면, 로직 흐름은 단계(604)로 계속할 것이고, 그렇지 않다면, 로직 흐름은 샘플이 D/A 변환기(219)로 통과되는 단계(607)로 계속할 것이다. 단계(604)에서, 경계 샘플이 두개의 경계 샘플들의 경계에 가장 가까운 샘플인지가 결정되고, 아니라면 로직 흐름이 단계(607)로 계속한다. 경계 샘플이 그 경계에 가장 가까운 샘플임이 결정된다면, 그 로직 흐름은 단계(605)로 계속한다.

단계(605)에서, 보간기(217)는 (앞서 논의된 바와 같이) 변경될 경계 값을 포함하지 않는 데이터의 블록 내의 복수의 데이터 샘플들에 기초하여 샘플에 대한 새로운(변경된) 값을 결정하고, D/A 변환기로 새로운 값을 통과시킨다. 특히, 삽입이 경계 샘플과 PLL(105)로부터 사용가능한 시간 오프셋(?)에 기초한 버퍼(401)로부터의 샘플들 간의 앞서 기재된 공식들 중 하나에 따라서 구성된다. 단계(609)에서, 삽입된 샘플은 D/A 변환기(219)로 통과된다. D/A 변환기(219)는 디지털 샘플들을 전송을 위한 아날로그 포맷으로 다시 전환한다.

본 발명의 기재, 상세한 설명, 및 앞서 언급된 도면들은 본 발명의 범위를 제한하기 위한 것이 아니고, 발명자들의 의도는 본 발명의 정신 및 범위로부터 변경되지 않고 다양한 변경들이 본 발명으로 구성될 수 있는 것이다. 예를 들어, 비록 본 발명의 바람직한 실시예가 데이터 블록의 기간적인 연장을 이용함으로써 경계 값을 변경하는 것이 앞서 기재되었을지라도, 경계 데이터 변경의 다른 형태가 본 발명의 범위로부터 변경없이 수행될 수 있음이 예상된다. 예를 들어, 경계 값은 데이터의 이전 블록으로부터 경계 값과 제 2 경계 값 간의 단순한 삽입을 수행함으로써 변경될 수 있다. 그러한 모든 변경들이 첨부 청구항들 및 그들의 상당 어구들의 범위 내에 있음이 의도된다.

Claims

데이터가 블록들에 전송되는 호스트 프로세서를 기초로한 모뎀(host-processor-based modem)에서의 타이밍 조정을 전송하기 위한 장치에 있어서,

입력으로서 샘플을 가지며, 상기 샘플이 데이터 블록의 경계에 존재하는 경우 변경된 샘플을 출력하는 보간기, 및

입력으로서 상기 변경된 샘플을 갖고, 디지털-아날로그(D/A) 변환된 변경된 샘플을 출력하는 프리 런닝 클록(free-running clock)에 의해 구동되는 D/A 변환기를 포함하는, 타이밍 조정 전송 장치.
제 1 항에 있어서,

입력으로서 샘플들의 블록을 갖고, 상기 데이터 블록으로부터 추가되거나 삭제된 부가적인 샘플들을 갖는 변경된 샘플들의 블록을 상기 보간기에 출력하는 샘플 스터핑 및 삭제 모듈을 더 포함하는, 타이밍 조정 전송 장치.
보간기에 있어서,

입력으로서 제 1 데이터 블록 내의 마지막 데이터 샘플, 입력으로서 제 2 데이터 블록 내의 첫번째 데이터 샘플, 및 입력으로서 네트워크 클록과 로컬 샘플링 클록 간의 클록 위상 차를 갖고, 상기 제 1 데이터 블록, 상기 제 1 데이터 샘플, 및 상기 클록 위상 차로부터 복수의 데이터에 기초한 변경된 제 1 데이터 샘플을출력하는 경계 값 계산기를 포함하는, 보간기.
제 3 항에 있어서,

상기 제 2 데이터 블록 내의 상기 제 1 데이터 샘플은 스터핑(stuffing) 및 삭제 모듈로부터 최초로 출력되는, 보간기.
제 3 항에 있어서,

상기 변경된 제 1 데이터 샘플은 상기 제 1 데이터 블록에서의 상기 복수의 데이터의 기간 연장과 상기 제 2 데이터 블록에서의 상기 첫번째 데이터 샘플 사이에 삽입된 값을 포함하는, 보간기.
데이터가 블록들에 전송되는 호스트 프로세서를 기초로한 모뎀에 타이밍 조정을 전송하기 위한 방법에 있어서,

스터핑 및 삭제(S/D) 모듈로부터 데이터 샘플을 수신하는 단계로서, 상기 데이터 샘플은 로컬 샘플링 클록에 의해 취해진 소망의 전송 파형의 샘플인, 상기 수신 단계와,

상기 데이터 샘플이 두개의 데이터 블록들 간의 경계로부터 온 것인지를 결정하는 단계와,

상기 데이터의 샘플의 새로운 값을 결정하는 단계, 및

상기 데이터의 샘플의 새로운 값에 디지털-아날로그(D/A) 변환을 수행하는단계를 포함하는, 타이밍 조정 전송 방법.
제 6 항에 있어서,

상기 데이터 샘플을 수신하는 단계는 주파수 영역 위상 회전을 미리 겪은 상기 S/D 모듈로부터 데이터 샘플을 수신하는 단계를 포함하는, 타이밍 조정 전송 방법.
제 6 항에 있어서,

상기 데이터 샘플이 상기 경계로부터 온 것인지를 결정하는 단계는 상기 데이터 샘플이 데이터 블록 내의 마지막 데이터 샘플인지 아니면 데이터 블록 내의 첫번째 데이터 샘플인지를 결정하는 단계를 포함하는, 타이밍 조정 전송 방법.
제 6 항에 있어서,

상기 데이터 샘플의 새로운 값을 결정하는 단계는 상기 데이터 샘플의 새로운 값을 얻기 위해 보간을 수행하는 단계를 포함하는, 타이밍 조정 전송 방법.
제 9 항에 있어서,

상기 보간을 수행하는 단계는 데이터 블록에서의 기간 연장과 데이터 블록 내의 첫번째 값 사이에 보간을 수행하는 단계를 포함하는, 타이밍 조정 전송 방법.
제 6 항에 있어서,

상기 데이터 샘플의 새로운 값을 결정하는 단계는 상기 데이터 샘플의 새로운 값을 결정하는 단계로서, 상기 데이터 샘플이 두개의 데이터 블록들 간의 경계에 가장 가까운 데이터 지점에 있는, 상기 새로운 값 결정 단계를 포함하는, 타이밍 조정 전송 방법.