CN1373938A - 能量调节电路装置 - Google Patents

能量调节电路装置 Download PDF

Info

Publication number
CN1373938A
CN1373938A CN00809403A CN00809403A CN1373938A CN 1373938 A CN1373938 A CN 1373938A CN 00809403 A CN00809403 A CN 00809403A CN 00809403 A CN00809403 A CN 00809403A CN 1373938 A CN1373938 A CN 1373938A
Authority
CN
China
Prior art keywords
conductive
carrier
energy
path
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00809403A
Other languages
English (en)
Other versions
CN1223107C (zh
Inventor
A·A·安东尼
W·M·安东尼
K·W·穆斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XZY ATTENUATORS LLC
X2Y Attenuators LLC
Original Assignee
XZY ATTENUATORS LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XZY ATTENUATORS LLC filed Critical XZY ATTENUATORS LLC
Publication of CN1373938A publication Critical patent/CN1373938A/zh
Application granted granted Critical
Publication of CN1223107C publication Critical patent/CN1223107C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/02Arrangements of circuit components or wiring on supporting structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0078Constructional details comprising spiral inductor on a substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42Balance/unbalance networks
    • H03H7/425Balance-balance networks
    • H03H7/427Common-mode filters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

本发明是由带有用于接受穿孔差分和通用模式滤波器(130)引线的多个小孔(140)的一个绝缘材料板组成的组件载体(132)。另一个实施方案由包括带有多个小孔(24)的绝缘材料盘(16)的表面安装组件载体(10)组成。用于上述载体的相同概念还可以独立地或嵌入在电连接器中合并到几个替代实施方案中。作为本发明基本概念的整体配置和电特性还描述为能量调节电路装置,其包括差分和通用模式滤波器以及为这种滤波器优化的组件载体的组合。组件载体的各种实施方案为差分和通用模式滤波器提供了增强的物理支持和保护,并且因载体提供的增强的屏蔽基本上改善了滤波器的电特性。载体能量调节电路装置的实施方案包括用于连接到集成电路电源总线的差分和通用模式滤波器的集成电路结构。

Description

能量调节电路装置
                           技术领域
本申请是1999年4月6日提交的序列号09/286,812的共同未决的美国专利申请的部分继续申请,而后者又是1998年4月7日提交的序列号为09/056,436的美国专利申请的部分继续申请。本申请还声明了以下专利申请的优先权:1999年4月28日提交的美国临时申请第60/131,386号,1999年5月24日提交的美国临时申请第60/135,542号,1999年5月28日提交的美国临时申请第60/136,451号,1999年6月15日提交的美国临时申请第60/139,182号,1999年8月3日提交的美国临时申请第60/146,987号,1999年11月12日提交的美国临时申请第60/165,035号,2000年2月3日提交的美国临时申请第60/180,101号,以及2000年2月28日提交的美国临时申请第60/185,320号。
本发明包括能量调节装置的使用,通道交叉区和分层结构,如在共同拥有的美国专利第5,909,350号、美国专利第6,018,448号,以及未决的美国专利申请序列号09/008,769中所描述和声明的,所有这些包含在这里供参考。提供针对能量调节的一系列优选实施方案,当没有能量供应的元件组合在一起并通电以作为电路的一部分为集成电路或者电子设备或系统中的其他激活能量负载提供调节能量时会用到。本发明还为位于更大电子系统中的激活电子组件的性能改进提供电气干扰抑制和/或屏蔽。
                         发明背景
当前生产的电子设备中的大部分,特别是计算机、通信系统、军事监视设备、立体声和家庭娱乐设备,电视以及其他设备包括用于执行新的高速操作和电子互连的小型化组件,依照其制作的材料或仅仅是尺寸大小,非常容易受到由电磁干扰或电线上产生的电压瞬变生成的杂散电能的影响。电压瞬变可严重损坏或破坏如微电子组件或触点,从而表现为电子设备不工作,并且需要很大成本的昂贵的维修和/或更换。基于上述情况,需要提供一个多功能电子组件结构来削弱电路、单线、对线和多个双绞线中差分和公共模式电流导致的电磁辐射。这种多功能电子组件是集中在这里供参考的,共同拥有的美国专利第5,909,350号(申请序列号08/841,940),部分继续申请申请序列号09/008,769以及美国专利第6,018,448号(部分继续申请申请序列号09/056,379)的主题。
虽然上述电子组件完成各自的任务,但这种组件的使用因许多原因受到限制。首先,随着应用,如数据总线的继续增长,需要这种组件的数量也持续在增长。除此之外,随着需要组件数量的增长,多组件包的物理尺寸也在增长。其次,因其特性,这些提到的电子组件是精密结构的,不能承受物理压力。在电子产品的制造过程中,许多与操作和焊接有关的机械压力会损坏这些组件。
采用上述电子组件的另一个缺点是在装配的电子产品上手工操作和安装组件非常乏味。这大多数时间意味着低生产产出以及因组件的损坏和错误连接而增加的花费。一些组件的另一个缺点是其包含用于穿孔插入的引线。对引线的物理压力、弯曲或扭转可导致成品的失败,或迟早影响产品的整体可靠性。
在现有技术差分模式滤波器、通用模式滤波器以及电容退耦器中发现的另一个电子噪声源由组成滤波器和退耦器的电容的不完全性引起。这些不完全性的影响通常称作寄生效果。寄生或非理想电容行为证明其是阻抗和感应元件,非线性和非传导存储器形式。四种最通常的效果是漏泄或并联电阻、等价串联电阻(ESR),等价串联电感(ESL)以及绝缘材料吸收。电容的等价串联电阻(ESR)是电容引线的电阻与电容器板的等价电阻的串联。ESR使得电容在高速交流电流期间耗费能量。电容的等价串联电感(ESL)是电容引线的电感与电容器板的等价电感的串联。组件本身之外的另一种形式的寄生是因电路中连接电容元件产生的杂散电容。当两个导体彼此非常近并且没有短路或用法拉第屏蔽罩屏蔽时形成杂散电容。通常在PC板的并行轨道之间或PC板相反面的轨道/平面之间出现杂散电容。杂散电容可引起如增加噪声及降低频率响应等问题。
几个其他的电子噪声源包括串扰和地面反跳。在大多数连接器或载体之间的串扰通常是两个相邻线之间而不是来自寄生电容的相互感应的结果,当信号电流尤其以高频在最小感应路径上流动,并且返回或耦合到附近的导体如与信号电流轨道并列或位于其下的传导轨道上时出现串扰。地面反跳由因组件的输出切换引起的内部地面参考电压的偏移引起。当设备的输出从一种状态转换到另一种状态时地面反跳引起逻辑输入的错误信号。已经发现多功能电子组件,尤其是上述公开共同拥有的美国专利申请中的差分和通用模式滤波器以及去耦器,当与能够基本上降低或减少,在某些情况下能够消除电容器寄生、杂散电容、两个反向导体之间的相互感应、各种形式的串扰和地面反跳的扩大的地面屏蔽连接或使用时提供改进的性能。
因此,根据上述现有技术的不足,这里提出申请人的发明。
                      发明概述
基于上述说明,发现需要提供一种不易受到机械压力和震动的影响,更易于组装,可以表面安装并且能够用于自动安装的组件载体。
因此本发明的一个主要目的是提供用于维护一个或多个表面安装组件的组件载体。
本发明的另一个目的是提供一个在各种制造过程中不易受到组件上机械压力影响的组件载体。
本发明的另一个目的是提供具有增强接地表面,以改进连接到组件载体上的表面安装组件的功能特征的组件载体。
本发明还有一个目的是提供特别适合接收上述参考的,共同拥有的未决美国专利申请中公开的差分和通用模式滤波器和去耦器的组件载体。
本发明还有一个目的是提供具有增强接地表面,以改进上述参考的,共同拥有的未决美国专利申请中公开的差分和通用模式滤波器和去耦器功能特征的组件载体。
本发明还有一个目的是提供将组件载体与上述参考的,共同拥有的未决美国专利申请中公开的差分和通用模式滤波器和去耦器组合在一起的能量调节电路装置,以提供通用和差分模式干扰的同时滤波,寄生或杂散电容的抑制,两个相邻导体之间的相互感应耦合以及单一装置的电路去耦合。
本发明的另一个目的是为连接到为集成电路服务的电源总线上的差分和通用滤波器提供集成电路结构。
本发明的这些和其他目的及优点通过采用接收上述参考的,共同拥有的美国专利或未决的美国专利申请(以下指“差分和通用模式滤波器”或“分层结构”)中公开的穿孔或表面安装的差分和通用模式滤波器和去耦器的组件载体的各种实施方案实现。
一个实施方案包括一个绝缘材料平面,也称作平面绝缘体,带有多个用于接受穿孔差分和通用模式滤波器导体的小孔。另一个实施方案包括一个包含带有至少两个小孔的绝缘材料盘的表面安装组件载体。该盘基本上由金属的或导电的接地表面覆盖,并且包括环绕孔径的至少两个导电衬垫,以及环绕每个导电衬垫的绝缘带。绝缘带将导电衬垫与金属接地表面分离并且电绝缘。表面安装组件,如差分或通用模式滤波器纵向地位于两个导电衬垫之间并且可操作地连接到载体上。一旦表面安装组件连接到载体上,就能够手工或通过各种类型的自动设备对该组合进行操作,表面安装组件不需要经受通常与最小组件处理相关的机械和物理压力。载体因金属化接地表面的表面区域还提供对电磁干扰及过压耗散的改进屏蔽的附加益处。
对上述载体的同样的概念也可以通过单独地,嵌入电子连接器或配置与电动机一起使用的方式合并到几个替代实施方案中。本发明概念中的整体配置和电气特性也可以描述为调节装置(也称作能量调节电路装置或“ECCA”),其包括差分和通用模式滤波器以及为这些滤波器优化的组件载体的组合。
本发明的这些及其他目的和优点通过连同附图和权利要求的详细描述的阅读将更加明白。
                    附图简述
图1A是连接到本发明的穿孔组件载体一部分的穿孔差分和通用模式滤波器的一个透视、分解图;
图1B是连接到载体电路一部分的差分和通用模式滤波器的一个透视、分解图;
图2是本发明的一个单边表面安装组件载体的横截面的正视图;
图3是图2所示的表面安装组件载体的上视图;
图4是本发明的一个双边表面安装组件载体的横截面的正视图;
图5是图4所示的表面安装组件载体的上视图;
图6是本发明的一个单边表面安装组件载体替代实施方案的横截面的正视图;
图7是图6所示的表面安装组件载体的上视图;
图8是本发明的一个双边表面安装组件载体替代实施方案的横截面的正视图;
图9是图8所示的表面安装组件载体的上视图;
图10是本发明的连接器表面安装差分和通用模式滤波器载体的另一个替代实施方案的局部透视图;
图11是图10所示的连接点表面安装差分和通用模式滤波器载体的局部上视图;
图12A是本发明的载体能量调节电路装置的上视图;并且图12B是图12A所示载体能量调节电路装置的侧视图;图13A是应用于晶体组件的晶体底座部分载体能量调节电路装置的上视图;图13B是图13A所示的应用于晶体组件的晶体底座部分载体能量调节电路装置的侧视图;图13C是图13B所示的封装在晶体组件应用中的带有金属外壳的载体能量调节电路装置的前视图;并且图13D是图13C所示的封装在晶体组件应用中的载体能量调节电路装置的侧视图;
图14A是包括安装在集成电路包内单层基底载体上的差分和通用模式滤波器的载体能量调节电路装置的上视图;并且图14B是位于图14A中差分和通用模式滤波器下面的单点地面区域的上视图;
图15是包括横向安装在集成电路包内单层基底载体上的差分和通用模式滤波器的载体能量调节电路装置的上视图;
图16A是带有安装在载体上表面总线轨迹上的差分和通用模式滤波器的两层基底载体的上视图;并且图16B是图16A的两层基底载体的前横截面视图;并且图16C是图16A的两层基底载体的侧截面视图;图16D是图16A的两层基底载体的包括绝缘层的替代实施方案的前横截面视图;
图17A是带有安装在载体上表面能量总线轨迹上的差分和通用模式滤波器的三层基底载体的上视图;并且图17B是图17A的三层基底载体的前横截面视图;并且图17C是图17A的三层基底载体的侧截面视图;图17D是图17A的三层基底载体包括上封装层的前横截面视图;
图18是带有嵌入在基底内一层上的差分和通用模式滤波器的多层基底载体的侧截面视图;
图19A是一个穿过差分和通用模式滤波器的屏蔽双绞线的上视图;图19B是包含图19A中穿过差分和通用模式滤波器的屏蔽双绞线的共面元件的上视图;并且图19C和图19D是穿过差分和通用模式滤波器的屏蔽双绞线的示意图表示,说明差分噪声的消除;并且图19E和图19F是穿过差分和通用模式滤波器的屏蔽双绞线的示意图表示,说明通用噪声的消除;
图20A是包括穿过嵌入在集成电路包内多层基底载体上的差分和通用模式滤波器的屏蔽双绞线的载体能量调节电路装置的上视图;并且图20B是图20A中集成电路包的前横截面视图;并且图20C是图20A中集成电路包的地面层的上视图;
图21是包括穿过安装在集成电路包内多层基底载体下的差分和通用模式滤波器的屏蔽双绞线的载体能量调节电路装置的上视图;以及
                   优选实施方案详述
图1A以其最简单的形式说明了本发明。组件载体132连接在带有用于电连接到载体132的穿孔引线140的差分和通用模式滤波器130上。差分和通用模式滤波器130在共同拥有的美国专利第5,909,350号(序列号08/841,940);申请序列号09/008,769;以及美国专利第6,018448号(序列号09/056,379)中已公开,包含在这里供参考。简要地,描述差分和通用模式滤波器130的结构。滤波器130包括第一电极136和第二电极138,两者由多个接地层134和绝缘介质物理地分离并且彼此电绝缘。这种特殊结构生成了一个混线电容和两个线路接地的电容,提供差分和通用模式滤波及去耦合。
因为滤波器130是一个有些易损组件,滤波器130物理地电连接的组件载体132为其提供物理的支持。第一电极136和和第二电极138每个都有一个或多个导电引线140,其穿入导电衬垫144的小孔148中。每个导电衬垫144通过绝缘带146与组件载体132的导电表面142电绝缘。组件载体132不仅为差分和通用模式滤波器130提供额外的物理强度,而且还作为导电屏蔽层,基本上改善滤波器130的电特性。当滤波器130正确地连接到载体132上,多个通用导电极或导电层134就彼此电连接,并且随后通过本领域普通技术人员熟悉的任何装置电连接到导电表面142上。连接的一种通用装置是通过利用焊点150将通用导电层134的一些部分连接到导电表面142。组件载体132的比较大的导电表面142的一个优点是如果在导电表面142上出现或形成裂缝152,其屏蔽作用不会失去。
图1B以其最简单形式说明了本发明的一个替代版本。图1B与图1A相比的区别在于图1B中载体132有一对通过绝缘带146A与导电表面142A绝缘的电路轨迹145A。本领域普通的技术人员都理解,组合不受能够连接到各个导体140A上的电路轨迹的特定数量的限制。第一电极136和第二电极138每个通过导体140A电连接到每个电路轨迹145A的焊盘144A上,并由焊锡与其连接。通用导电层134通过导体140A连接到导电表面142A。需要注意的是,每个实施方案可以包含通用导电层134和导电表面142A之间的一个或多个连接。在一个优选实施方案中,至少有两个导体140A将通用导电层134与导电表面142A电连接在一起。
图1A和图1B中显示的实施方案都公开了一种与包含能量调节电路装置(以下指“ECCA”)的导电基底(载体132)结合的分层结构(差分和通用模式滤波器130)。当ECCA连接在能源与激活负载之间时,ECCA接收并以均衡的方式调节传播到负载的能量。本发明的ECCA在多个实施方案中公开,随后将对这些方案进行说明。ECCA的每个实施方案当在激活负载和能源之间电连接时,接收并调节能量。ECCA提供的调节功能部分地通过分层结构的通用导电电极(接地层134)与由导电基底提供的外部导电通道的物理的和电的连接实现。导电基底远离分层结构的差分激励电极。通用导电电极单独或与导电基底一起通常同时电连接到与第一电极或层136和导电区域142(或142A)之间,以及第二电极或层138和导电区域142(或142A)之间的能量通道不同的单独的能量通道上。根据ECCA的预定应用,通用导电电极和/或导电基底可能连接到电路接地或回路、绝缘地、机壳地或地线上。正如本领域的普通技术人员理解的,能量返回通道可以是任何想要的基准,包括零电压或甚至是如用于反向数字逻辑中用的正向或反向的偏移基准。为简单起见,术语接地会被通用,但并不限于任何特定电基准点。
当分层结构的一对或多对差分电极(分别是第一电极136或第二电极138)电连接到外部能量通路或平面上,也就是电连接到电源和负载,或从其中连出来,并且能量供应给通道,ECCA执行同时能量调节功能。这些能量调节功能包括但是并不限于通用模式和差分模式噪声滤波、噪声到地的旁路、电路去耦合和/或瞬变电压抑制或最小化。根据能源和负载的类型不同,ECCA还主要执行能量调节功能或仅仅电路去耦合功能,但是在许多应用中其同时执行多种功能,如描述过的传播能量功能。
ECCA可以作为能量沿多个外部能量通道传播的系统管道。能量也将以均衡的方式从多方向3维地在分层结构内传播;意味着传播能量的电抗大致是均衡的。因ECCA的独特设备,接收和调节的能量提供了一种具有事实上恒定能源的激活负载,可以供激活负载利用而没有有害的电压下降。
ECCA还有效地使回路电流或不想要的辐射最小化,否则将以连接到能量通路或导电平面的通用模式噪声形式存在。ECCA还阻止对连接到ECCA服务的负载的能量有不利影响的通用模式噪声的辐射。因分层结构的通用导电电极电连接到导电基底的更大的导电区域上,更大导电区域成为分层结构中含有的通用导电电极的扩展,相反地,分层结构中含有的通用导电电极成为导电基底的更大的导电区域的扩展。
当差分通路连接到激活负载上,例如硅晶片或激活的集成电路,导电基底扩展的位置几乎与包含传播到源或负载,以及从中传播来的能量的差分导电通路相接触。传播能量通道的这种平行定位技术使能量沿源通路传播到负载和能量返回源时使用的通路的回路区域之间的间隔或回路区域距离最小化。这一技术有助于使源自分层结构装置返回到电路的以通用模式噪声发展和辐射的任何RF能量最小化。通用导电层还提供置于差分导电电极之间的分隔的物理屏障,并且同时在通电状态下,还作为在绝缘介质间起作用的通用静电屏蔽,部分地包裹ECCA分层结构内部包含的差分导体。
为分层结构中通用导电电极提供的更大的导电区域或扩展作为包裹屏蔽减少来自差分电极的不需要的能量辐射,否则将对附近沿差分相位的相反导体的能量传播产生不利影响。组成ECCA的能量组合为沿内部能量通路或为负载服务的平面传播的部分能量提供有效的同时调节和/或去耦合。
分层结构中通用导电电极的平行排列及由导电基底提供的位于外部的导电区域相同的扩展也起到最小化或抑制不想要的寄生和辐射的作用。这种辐射在能量沿内部能量通路传播到激活负载时可由部分内部差分能量通路辐射或接收。部分内部能量通路辐射的受到分层结构和导电基底的更大的导电区域形成的边界的限制的部分能量将返回到其源。分层结构中相反的差分相位导体利用普遍了解的位置相近但反向的能量通路间的感应对消原理,也将抑制或最小化通用导电通路中没有静电包含的部分传播能量的电磁辐射。由ECCA调节和/或去耦合的任何不需要的能量(信号、噪声、和/或瞬变)的部分或全部,将被调节、抑制和/或旁路到分层结构的通用导电电极及由导电基底提供的更大的导电区域。ECCA的上述功能描述普遍应用于下面提到的本发明的所有实施方案中。每个随后描述的替代实施方案将根据上述描述进行解释。
图2说明的本发明的一个更特定的实施方案是用于维护陶瓷平面表面安装电组件的表面安装组件载体10,如包含在这里供参考的,在共同拥有的美国专利第5,909,350号(序列号08/841,940);申请序列号09/008,769;以及美国专利第6,018,448号(序列号09/056,379)中已公开的差分和通用模式滤波器。载体10是包括有至少两个小孔18的绝缘体14,如陶瓷制品。绝缘体14由导电金属接地表面16覆盖,至少两个导电衬垫24环绕小孔18,并且绝缘带22环绕每个导电衬垫24。整个书面描述中,“绝缘体”或“绝缘材料”也称作“平面绝缘体”。绝缘带22将导电衬垫24与金属接地表面16分离并电绝缘。在图3所示的载体10的上视图中,本发明的优选实施方案是圆形的,方形的绝缘带22围绕着部分圆形的导电衬垫24。载体10及其各种元件可以形成许多不同的形状,申请人并没有特意将本发明的范围限制于附图所示的特定形状。
再参见图2,在优选实施方案中,金属化接地表面16覆盖了载体10的上面和侧面的基本部分。穿孔电镀金属20覆盖小孔18的内壁并且电连接到相应的导电衬垫24。当导体34穿过小孔18时,穿孔电镀金属20为导体34到导电衬垫24的电连接提供更多表面区域。金属化接地表面16、绝缘带22以及导电衬垫24的结构为表面安装组件,如差分和通用模式滤波器12和载体10的上表面的连接提供了必要的接触,其进而又提供导体34和表面安装组件12之间的电连接。称作如差分和通用模式滤波器12的表面安装组件以标准表面安装包形式提供,其包括许多用于将设备电连接到外部电路或这种情况下连接到载体10的焊接端子。滤波器12包括从滤波器12任意一端扩展的第一差分电极带28和第二差分电板带30。至少一个或多个(更典型的是两个)通用接地导电带26从滤波器12中部伸展出来。绝缘外套32将第一差分电极带28和第二差分电极带30与通用接地导电带26彼此电绝缘。图11中所示差分和通用模式滤波器104是描述的标准表面安装设备的上视图。滤波器104包括第一差分导电带116、第二差分导电带118,以及两个公共接地导电带120。绝缘外套122将各种导电带彼此隔离和电绝缘。
图1A以其最简单的形式说明了本发明。组件载体132连接在带有用于电连接到载体132的穿孔引线140的差分和通用模式滤波器130上。差分和通用模式滤波器130在共同拥有的美国专利第5,909,350号(序列号08/841,940);申请序列号09/008,769;以及美国专利第6,018448号(序列号09/056,379)中已公开,包含在这里供参考。简要地,描述差分和通用模式滤波器130的结构。滤波器130包括第一电极136和第二电极138,两者由多个接地层134隔离,并且由绝缘介质电彼此绝缘。这种特殊结构生成了一个混线电容和两个线路接地的电容,提供差分和通用模式滤波及去耦合。
因为滤波器130是一个有些易损组件,滤波器130电连接的组件载体132为其提供物理的支持。第一电极136和和第二电极138每个都有导电引线140,其穿入导电衬垫144的小孔148中。每个导电衬垫144通过绝缘带146与组件载体132的导电表面142电绝缘。组件载体132不仅为差分和通用模式滤波器130提供额外的物理强度,而且还作为接地屏蔽层,基本上改善滤波器130的电特性。当滤波器130正确地连接到载体132上,多个接地层134就彼此电连接,并且通过本领域普通技术人员熟悉的任何数量的装置连接到导电表面142上。电连接的一种通用装置是通过利用焊点150将接地层134的一些部分连接到导电表面142。组件载体132的比较大的导电表面142的一个优点是如果在导电表面142上形成裂缝152或电缝隙,其屏蔽作用不会失去。
图1B以其最简单形式说明了本发明的一个替代版本。图1B与图1A相比的区别在于图1B中载体132’有一对通过绝缘带146A与导电表面142A绝缘的电路轨迹145A。第一电极136和第二电极138每个通过导体140A电连接到每个电路轨迹145A的焊盘144A上,并由焊锡150A与其相连。接地层134通过导体140A连接到导电表面142A。
图1A和图1B中显示的实施方案都公开了一种与包含能量调节电路装置(以下指“ECCA”)的导电基底(载体132)结合的分层结构(差分和通用模式滤波器130)。当ECCA连接在能源与激活负载之间时,ECCA同时接收并以差分均衡的方式调节传播到负载的能量。本发明的ECCA在多个实施方案中公开,随后将对这些方案进行说明。ECCA的每个实施方案当在激活负载和能源之间连接时,同时接收并调节能量。ECCA提供的调节功能部分地通过分层结构的通用导电电极(接地层134)与由导电基底提供的外部导电通道的电连接实现。导电基底远离分层结构的差分激励电极。通用导电电极单独或与导电基底一起通常电连接到能量回路,也就是地上。根据ECCA的预定应用,通用导电电极和/或导电基底可能连接到电路接地或回路、绝缘地、机壳地或地线上。正如本领域的普通技术人员理解的,能量返回通道可以是任何想要的基准,包括如反向数字逻辑中用的正向或反向的偏移基准。为简单起见,术语接地被通用,但并不限于任何特定电基准点。
当分层结构的一对或多对差分电极(分别是第一电极136或第二电极138)电连接到外部能量通路或平面上,也就是电连接到电源和负载,或从其中连出来,并且能量供应给通道,ECCA同时执行能量调节和去耦合。根据能源和负载的类型不同,ECCA虽然在许多应用中还同时执行传播能量,但是其可仅执行能量调节或去耦合。
ECCA可以接收并使源能量沿多个外部能量通道传播。能量也将以均衡的方式在分层结构内传播,意味着传播能量的电抗大致是均衡的。因ECCA的独特设备,接收和调节的能量提供了一种具有事实上恒定能源的激活负载,可以供激活负载利用。
ECCA还有效地使回路电流最小化,否则回路电流将在能量通路或连接到负载的平面中存在。因分层结构的通用导电电极电连接到导电基底的更大的导电区域上,更大导电区域成为分层结构中含有的通用导电电极的扩展。当连接到激活负载上,例如集成电路的硅晶片,导电基底的位置几乎与激活负载相接触,因此使分隔或回路区域的距离最小化。激活负载和导电基底的这种接近位置关系以及分层结构使被绝缘介质隔离的差分能量电极的电流回路路径最小化。提供给通用导电电极的较大导电区域或扩展作为一个封装屏蔽罩减少静电电量。组成ECCA的这种组合为通过外部能量通道或平面的能量传播提供了充足的同时调节和/或去耦合。
分层结构中通用导电电极的平行排列及由导电基底提供的位于外部的导电区域还能够起到取消和/或抑制不想要的寄生和电磁辐射的作用。这种辐射在能量沿外部能量通路传播到激活负载时可由部分外部差分能量通路辐射或接收。外部能量通路辐射的受到分层结构和导电基底的更大的导电区域形成的边界的限制的部分能量将返回到其源。由ECCA调节和/或去耦合的任何不需要的能量(信号、噪声、和/或瞬变)的部分或全部,将被调节、抑制和/或旁路到分层结构的通用导电电极及由导电基底提供的更大的导电区域。ECCA的上述功能描述普遍应用于下面提到的本发明的所有实施方案中。每个随后描述的替代实施方案将根据上述描述进行解释。
图2显示了位于载体10上表面的滤波器12,这样通用接地导电带26可与将绝缘带22彼此隔离的金属化接地表面部分16相接触。通过将差分和通用模式滤波器12纵向地放置在两个导电衬垫24之间,第一个差分电极带28与两个导电衬垫24中的一个接触,并且第二个差分电极带30与导电衬垫24的另一个相接触可以实现这一点。滤波器12一放置好,缺省地,滤波器12的绝缘外套32就与绝缘带22的部分对齐,从而维持滤波器12的各个导电和电极带之间的电绝缘。第一差分导电带28和第二差分导电带30以及通用接地导电带26包括典型表面安装设备的焊点。一旦滤波器12放置在载体10上就采用标准回流焊方法使焊点回流,从而使滤波器12和载体10电连接并物理焊接在一起。可以使用的通常的回流焊方法包括红外辐射(IR)、汽相和干热炉或可用于使焊料升到足够温度的其他装置。一旦差分和通用模式表面安装滤波器12连接到载体10上,就能够手工或通过各种类型的自动设备对两种部件的组合进行操作,滤波器12不需要经受通常与最小组件和精密电子组件处理相关的机械和物理压力。
滤波器12一连接到载体10上,就通过包括有线导体或可弯曲电线的导体34电连接到外部电路上。导体34一穿过小孔18,就焊接在导电衬垫24和小孔18上。穿孔电镀20使得用于导电衬垫24和导体34的焊锡流到小孔18中,从而粘到穿孔电镀上。组件载体10减少了否则滤波器12要经受的机械和物理压力,如撞击、振动和各种热环境,并且为滤波器12提供了完整的接地屏蔽。因为载体10有更大的表面区域,则滤波器12和该表面区域的基本部分由金属化接地表面16覆盖,载体10作为吸收和驱散电磁干扰和过电压的接地屏蔽。这些额外的优点改善了滤波器12的整体功能性能和特征。
图4和图5说明了本发明的另一个替代实施方案,即双面载体40。载体40除了是双面的,并且有一个与上表面基本相同的下表面以外,与图2所示的载体10相同。这种结构使得两个差分和通用模式表面安装滤波器12a和12b可以安装在载体40的上下表面。如图4所示,金属化接地表面16覆盖载体40的上面、侧面和下面的基本部分,提供更大的覆盖表面区域。金属化接地表面16增加的表面区域给予载体40更多的吸收和驱散电磁干扰的屏蔽特性。除此之外,载体40的上下表面包括相应的导电衬垫24,通过覆盖小孔18内壁的穿孔电镀20彼此电连接在一起。
双面载体40的优点还在于通过将不同的表面安装组件集成在相同的载体基底上,能够提供同时满足电磁干扰(EMI)和电涌保护需要的灵活性。例如,如上述的差分和通用模式滤波器能够连接到载体40的上表面,而MOV设备能够连接到载体40的下表面,有效地将滤波器和MOV设备并行放置以在一个紧凑、耐用的包中提供EMI和电涌保护。因为载体40提供了一个用于维护各种电子表面安装组件的刚硬的基座,组件本身在制造期间将受到较少的物理压力,这将增加合格率并且降低制造成本。
图5说明了金属化表面16、导电衬垫24和绝缘带22的一个修改结构。在这个替代实施方案中,基本上增加了绝缘带22,载体40的表面区域基本上被绝缘材料而不是金属化接地表面覆盖。当需要减少屏蔽特征或需要精密控制载体40与表面安装组件之间特别的相互作用时可以使用这种结构。一个例子是当寄生电容值必须维持在一个特定级别以下时。注意图5所示的绝缘带22的特定形状不是必须的。所有需要的是由金属化接地表面16覆盖的表面区域不同,则双面载体40的电特性也不同。还需要注意的是图3所示表面模式可以在图4所示的双面载体40中使用,或图5所示的表面模式可以同样方便地在图2所示的载体10中使用。为获得对双面载体40电特性的进一步控制,一个表面可以具有图5所示形式,而另一个表面,上表面或下表面,可以具有图3所示的形式。根据连接到载体40上的表面安装组件的类型改变双面载体40的上表面和下表面模式能够获得所需的最佳电特性。
图6至图9说明了图2至图5中显示的单面和双面载体的另一个替代实施方案。参见图6,单面载体50除了包括一个嵌入在电连接到金属化接地表面16上的绝缘材料14中的导电芯子38以外,与图2的载体10类似。如图6和图7所示,导电芯子38沿载体50的侧面临近并与金属化接地表面16相接触。通路36位于载体50中央,提供覆盖载体50上表面的金属化接地表面16和导电芯子38之间额外的电连接。通路36是在载体50表面形成的一个小孔,该小孔穿过绝缘材料14并与导电芯子38相接触。虽然没有显示,但通路36包括使导电芯子38与金属化接地表面16电连接的穿孔电镀。图7显示了载体50的表面构造,除了通路36之外与图5显示的载体相同。如前所述,载体50的表面构造可以不同。例如,除了中央有通路36之外,表面结构可以类似于图3所示。在绝缘材料14里嵌入导电芯子38并且将导电芯子38和金属化接地表面16电连接的益处是提供一个较大的表面区域,以吸收和消散电磁干扰和过压而不增加载体50的整体尺寸。
图8和图9公开了本发明的另一个替代实施方案双面载体60。载体60除了如图4所示的实施方案一样是双面的且通路36位于载体60底面并沿载体60底面将金属化接地表面16与导电芯子38电连接之外,与图6和图7所示的载体50一样。本实施方案为连接到双面载体60的上表面和下表面的表面安装差分和通用模式滤波器组件12a和12b提供了增加的表面区域。
图10说明了本发明的一个附加实施方案,连接器载体100。在这个实施方案中,表面安装组件载体直接合并到电连接器里。连接器载体100包括金属化塑料基座112,带有多个穿过基座112的小孔98,每个小孔接收一个连接器引脚102。虽然没有显示,但每个连接器引脚102的部分延伸到基座112并穿过连接器载体100的前面110。从前面110延伸的引脚102部分形成凸连接器,并如该技术领域所知,其进而又由凹连接器接收。相同的结构可用于凹连接器,其接收凸引脚。虽然只显示了一侧,但安装基座114连接到连接器载体100的两侧,将基座112从一个表面如印制电路板抬高。图10显示的连接器载体100的特殊实施方案是一个直角连接器,引脚102的尖头可以插入印制电路板上的小孔中。则引脚102可以焊接到印制电路板的各个小孔或衬垫上,以提供引脚102和印制电路板上任意电路之间的电连接。为多个差分和通用模式滤波器104在各个连接器引脚102之间提供连接,提供了两个绝缘带106和107使每个连接器引脚102与基本上覆盖了连接器载体100全部表面区域的金属化塑料基座112电隔离。
参见图11,将更详细地介绍绝缘带106和107、金属化塑料基座112以及差分和通用模式滤波器104之间的关系。虽然只显示了一个例子,但绝缘带106和107包括多个环绕小孔98的导电衬垫108。导电衬垫108电连接到穿过小孔98的连接器引脚102上。绝缘带106和107为导电衬垫108和金属化塑料基座112之间提供不导电屏障。表面安装组件,如差分和通用模式滤波器104位于绝缘带106和107之间,因此滤波器104的第一差分导电带116与导电衬垫108的一部分相接触,而第二差分导电带118与相反的导电衬垫108的一部分相接触。滤波器104的绝缘外套122与绝缘带106和107以及金属化塑料基座112部分重叠,以保持第一和第二差分导电带116和118,以及连接器载体100的金属化塑料基座112之间的电隔离。因为金属化塑料基座112位于绝缘带106和107之间,所以滤波器104的通用接地导电带120与金属化塑料基座112相接触。如前所述,滤波器104的各种导电带的每一个包括焊点,当采用已知的回流焊方法时,这些焊点物理连接和电连接到其接触的任何金属表面从而永久地将表面安装组件,也就是滤波器104连接到连接器载体100上。如在前面的实施方案中,连接器载体100可以使用微型、易损表面安装组件而不使这些组件经受增加的物理压力,这些物理压力会对组件带来损坏,降低生产产出,并增加整体生产成本。金属化塑料基座112还提供一个连接到滤波器104的接地终端的大的导电表面区域,以改善吸收和消散电磁干扰和过压的接地屏蔽。
如这里描述的与各个差分和通用模式滤波器载体实施方案相关内容,主要优点是滤波器载体为差分和通用模式滤波器提供了额外的物理强度,以及由连接到差分和通用模式滤波器的扩大的导电表面区域提供的增强的屏蔽和接地效果。
图12A和12B显示了由上述组件载体和差分及通用滤波器12相结合得到的载体能量调节电路装置400。如图12A所示,差分和通用模式滤波器12位于导电接地表面402上,使导电接地表面402和通用接地导电电极带26物理接触。第一和第二差分导电带30和28位于绝缘衬垫408上,差分信号导体404和406穿过每个绝缘衬垫408。第一差分电极带28和第一差分信号导体404则通过本技术领域熟知的方法如焊料410进一步物理地和电地彼此连接在一起。除此之外,第二差分电极带30和第二差分信号导体406彼此物理连接和电连接在一起,并且通用接地导电电极带26物理连接和电连接到接地区域402。
差分和通用模式滤波器12的内部构造是差分信号导体404和第一差分电极带28与第二差分信号导体406和第二差分电极带30电隔离。差分和通用模式滤波器12的内部构造在第一和第二差分信号导体404和406之间生成了一个电容元件,并且生成两个电容元件,一个连接在第一差分信号导体404和通用导电接地表面402之间,另一个连接在第二差分信号导体406和通用导电接地表面402之间。当出现这种混线和线路对地滤波的设备时第一和第二差分信号导体404和406彼此保持电隔离。从图12B可以看出,因绝缘衬垫408置于差分信号导体404、406和导电接地表面402之间,所以第一和第二差分电极带28和30与导电接地表面402没有物理接触。
差分和通用模式滤波器12以及其在差分信号导体404和406之间的混线连接,差分信号导体404、406和导电接地表面402之间的线路对地连接的电容元件的组合提供了差分和通用模式电噪声的基本衰减和过滤。同时这种组合还执行同时差分线去耦合。这种组合提供的另一个益处包括差分信号导体404和406之间磁场的相互对消。通过将通用接地导电电极带26连接到大的导电接地表面402,为差分和通用模式滤波器12提供了增强的地面屏蔽,从而进一步增强了差分和通用模式滤波器12需要的功能特征。
差分和通用模式滤波器12与电连接到导电接地表面402的内部部分法拉第特征屏蔽罩的组合使来自载体能量调节电路装置400的差分元件的噪声和耦合电流包含在它们的源中,或到达导电接地表面402,在差分和通用模式滤波器12连接到差分信号导体404和406之间时不影响差分信号导体404和406,以及载体能量调节电路装置400的其他元件。载体能量调节电路装置400减少,并且在有些情况下消除差分信号导体404和406之间电容寄生和杂散电容的形成。差分和通用模式滤波器12因其几乎封装连接到接地导电电极带26的差分和通用模式滤波器12内部差分电极的内部部分有法拉第特征的屏蔽罩来从而提供这些益处。当部分有法拉第特征的屏蔽罩通过接地导电电极带26与导电接地表面402电连接时这些益处显著增强。
图13A-13D显示了载体能量调节电路装置400与晶体一起使用的一个应用。参见图13B,差分和通用模式滤波器12在第一和第二差分信号导体404和406与导电接地表面402之间物理和电连接。在这一特殊应用中,导电接地表面402包括依次连接到图13C和13D所示的金属盖415上的晶体的金属基座。载体能量调节电路装置400的第一和第二差分信号导体404和406通过绝缘衬垫408与接地导电表面402电隔离。通用接地导电电极带26采用焊点410或其他类似装置电连接到接地导电表面402上。接地导体引脚414也通过焊接、熔接或铸造整体连接或浇铸到导电接地表面402上。接地导体引脚414使晶体组件应用416进一步连接到系统地(没有显示)。差分和通用模式滤波器12的内部构造在第一和第二差分信号导体404和406之间生成了一个电容元件,并且生成两个电容元件,一个连接在第一差分信号导体404和通用导电接地表面402之间,另一个连接在第二差分信号导体406和通用导电接地表面402之间。当出现这种混线和线路对地滤波的设备时,第一和第二差分信号导体404和406彼此保持电隔离。从图13B可以看出,因绝缘衬垫408置于差分信号导体404、406和导电接地表面402之间,第一和第二差分电极带28和30与导电接地表面402没有直接的物理接触。
图13C和13D说明了晶体组件装置416及其金属外罩415的组合,金属外罩415为这一组合提供额外的接地屏蔽。晶体组件装置416中所示的载体能量调节电路装置400同时过滤和衰减通用模式和差分模式电噪声,这种电路的噪声包括差分电线导体404和406之间的噪声。晶体组件装置416还基本上降低并且在某些情况下消除或阻止差分电流、如串扰的相互感应耦合,以及差分电线导体404和406的任一个与位于接地导电表面402的通用电压基准之间的地面反跳。载体能量调节电路装置400还同时提供差分电线导体404和406之间存在并引起的反磁场的相互对消。除此之外,载体能量调节电路装置400组件还配有固有的、内部的接地结构和内部屏蔽结构,几乎封装或围绕差分和通用模式滤波器12中的每个相反电极,以基本上改善差分信号导体404和406上的整体噪声衰减,否则这些噪声将影响和降低晶体组件应用416想要的性能。载体能量调节电路装置400的关键元件包括差分和通用模式滤波器和去耦器12,如这里定义的,在第一和第二差分信号导体404和406之间连接有一个电容元件,并且还带有两个电容元件,一个连接在第一差分信号导体404和通用导电接地表面402之间,另一个连接在另外的第二差分信号导体406和通用导电接地表面402之间,同时第一和第二差分信号导体404和406彼此保持电隔离;至少两个供电差分电线导体;以及差分和通用模式滤波器12的通用接地导电电极带26与接地导电表面402之间的物理和电连接。列出的组成载体能量调节电路装置400的各种元件利用焊点410、导电环氧树脂417或本领域中熟知的其他装置相互连接。
当在可以在通电的电路系统上面、进入其中、或内部安装的特定元件的任何应用组合中应用上述类型或结合参考变化类型的差分和通用模式滤波器时,就生成了载体能量调节电路装置。对已有电路增加差分和通用模式滤波器生成了一个独特的电路系统。这一包括差分和通用模式滤波器的电路系统可以位于但是并不限于载体、内插器、PCB、连接器、IC包、芯片载体或硅冲模上面或里面。电子电路系统包括电源或由至少一个或多个定相的或相反定相或充电的线导体元件供电的负载,以接受调节。这些可以包括单一或混合元件,如轨迹线、通路、电线、导体或任何其他可充电元件,但不限于这些。
本发明包括内部连接到集成电路中以过滤和保护集成电路电源总线的差分和通用模式滤波器和去耦器。本发明运行时没有使通过差分和通用模式滤波器和去耦器返回的接地回路EMI或寄生衰减,否则将对集成电路有影响。其他优点还有消除了以前需要的多个外部和/或内部去耦器电容。现有技术在集成电路包或基底的外部和内部都需要去耦合电容。
包括内部连接到集成电路电源总线的差分和通用模式滤波器和去耦器的本发明组成一个单一单元,通过一个单点调节处理和/或调节集成电路的负载需求所需要的所有能量源。本发明还为进入和离开集成电路包或基底的所有电源和回路线、轨迹线或导体提供参考接地。
在图14-20所示的本发明的实施方案中,各种差分和通用模式滤波器与在集成电路包,如数字信号处理器或微处理器但不限于这些中用到的类型的载体基底结合使用,以形成载体能量调节电路装置。基底载体典型地由传统材料如玻璃、陶瓷、特殊热塑塑料或在电子行业使用的其他传统材料,但不限于这些的材料制成。载体可以有一层或多层,其中配置有电源总线、回路总线和接地平面。接地平面典型地由传统记录材料如金、铜、导电层或混掺杂层等,但不限于这些材料制成。接地平面浮动或电连接到系统地、底盘地等。分层结构和载体的组合可以以均衡的模式从电路耗散和/或接收能量,通过多个导电通路担当中央电源或储存器。当差分和通用模式滤波器连接到外部导电区域或接地时,外部导电区域或接地区域得到扩展,有效地屏蔽和封装每个差分电极,并且增强了整体调节功能的有效性。不想要的信号(噪声)或瞬变现象可以在扩展导电区域或更大的外部接地平面的更宽阔的表面区域驱散。差分和通用模式滤波器可以如下所述连接到载体的上面或下面,或嵌入在载体中。
现在参见图14A,所示为集成电路220的上视图。集成电路包220的中央区域典型地由电子行业常用的一团密封胶或基底套覆盖,以电绝缘和保护集成电路组件。其上盖已去掉以显示集成电路包220的内部,其包括一个连接到安装在引线框架221上的集成电路硅冲模(没有显示)上的创新的基底载体180。载体基底180有一个电源总线轨道182,回路总线轨道184以及一个接地平面186,都连接在载体180上表面的单一层中。总线轨道182和184以同心的形式显示在载体180的上表面。总线轨道182和184的同心性因通过总线轨道的相反电流提供了感应抵消。总线轨道182和184以同心八边形显示。虽然本发明并不限于特定形状,需要承认的是具有45度轨道的同心总线轨道与具有90度轨道旋转方向的同心轨道如正方形或长方形结构相比,噪声反射和地面反跳减少。同样的方式,同心圆或椭圆总线轨道与具有45度轨道旋转方向的同心轨道相比,噪声反射和地面反跳减少得更多。
仍参见图14A,多个负载188通过连接线190、跳线或电子行业使用的其他传统互连连接到轨道182和184上。连接线190的长度尽可能的短以减少杂散阻抗。负载188是集成电路220内部负载的代表,包括集成电路支持的各种功能和设备。负载188典型地由连接线190连接到环绕集成电路220周边的引线223上。负载188是为了通信方便显示在引线框架上表面的符号。
接地平面186包括三个区域:与总线轨道182和184同心并位于其间的接地轨道222,环绕最外部总线轨道184的外部接地区域224,以及由最里面的总线轨道182环绕的内部接地区域226。接地轨道222将总线轨道182和184隔离并为其提供一些感应对消,串扰抑制和混线隔离。总线轨道182、184的导电表面通过基底载体180表面的开放区域与接地平面186电隔离,其通常与总线轨道182、184同心。
为插入一个差分和通用模式滤波器200,总线轨道182和184的每一个在两者之间有一个预定物理隔离区域。将集成电路包设计为多个电源输入点减少为一对通过连接线190或其他传统互连连接到轨道182、184的电源输入引脚82和83。差分和通用模式滤波器200位于尽可能接近电源输入引脚82和83的对应于轨道182和184之间预定物理隔离空间的预定位置。引脚82和83表示的单一电源入口和滤波器200与电源入口的临近减少了进入和离开集成电路的噪声以及与集成电路包内部或外部的电路之间的干扰。
接地区域222、224和226通过直接位于差分和通用模式滤波器200下面的单点接地区域228(参见图14B)互连。载体基底180的接地层186与滤波器200和电源入口引脚82、83的临近定位可以将集成电路包220产生的噪声与如印制电路板,但不限于此的外部电路隔离。
差分和通用模式滤波器200包括第一差分电极带202、第二差分电极带206,以及通用接地导电带204,所有的都通过绝缘外壳208彼此隔离。滤波器200定向于载体180上,使得第一差分电极带202和第二差分电极带206可以连接到轨道182和184末端,以连接独立轨道并完成电路通路。轨道182和184的连续性减少了反射和ESL。通用接地导电带204通过图14B所示的单点接地区域228电连接到接地表面186。通用接地导电带204和差分电极带202及206的连接如上所述可利用行业标准装置如焊点、弹簧等实现。滤波器200与负载和单层载体基底180装置的并行对齐导致改善的去耦合性能。
现在参见图15,除了滤波器200的朝向旋转了90度之外,与集成电路220的上视图基本相同。这一旋转需要滤波器200的安装,以及差分电极带202和206的位置有较小的改变。现在差分电极带202和206分别位于滤波器200相同的经度侧面,而不是图14A中相反的侧面。通用接地导电带204连接到滤波器200下面的单点接地区域(没有显示),该区域连接接地区域222、224和226,以前一实施方案中所述类似的方式形成接地平面186。
虽然图14A和15中没有显示和描述,但需要注意的是载体180、280至少需要与集成电路220覆盖的区域一样大,以便阻止寄生电流反馈到通电的能量调节电路装置生成的流动镜像频率参照。
电源总线182,回路总线184和接地平面186可以嵌入不同层面的载体基底中。现在参见图16A,所示为带有连接到其上表面的电源总线轨道182和回路总线轨道184的载体基底280的上表面视图。接地平面186连接到如图16B的前截面视图和图16C中的侧截面视图所示的载体280的下表面上。多个负载188通过连接线190或电子行业使用的其他传统互连连接到轨道182和184。负载188是由微处理器和/或集成电路支持的代表各种功能和设备的内部微处理器和/或集成电路负载,并且典型地由环绕集成电路(没有显示)周边的连接到引线的连接线与其连接。负载188是为了便于理解显示在载体上表面的符号。轨道182和184以同心的形式显示在载体280的上表面。如前所述,轨道182和184的同心性因通过总线轨道的相反电流提供了感应抵消。
在上一个实施方案中,差分和通用模式滤波器200位于基底载体280上尽可能接近电源输入引脚82和83的预定位置,并且在轨道182和184之间物理隔离的预定空间。引脚82和83表示的单一电源入口和滤波器200与电源入口的临近减少了进入和离开集成电路的噪声以及与集成电路包内部或外部的电路之间的干扰。
差分和通用模式滤波器200定向于载体280上,使得第一差分电极带202和第二差分电极带206可以连接到轨道182和184末端,以连接独立轨道并完成电路。通用接地导电带204通过图16B和图16C所示通路192电连接到接地平面186。通路192是在载体280表面形成的小孔,其穿过载体280的底盘以提供与载体280下表面上的接地平面186的电连接。虽然没有显示,但通路192包括提供电连接的穿孔电镀。通用接地导电带204和差分电极带202及206的连接如上所述可利用行业标准装置如焊点、弹簧等实现。
在图16D所示的本发明的另一个实施方案中,载体280还包括连接到接地平面186下面的绝缘层194。绝缘层194可以由任何预定的绝缘材料制成,如载体280中的,或非导电环氧树脂。当载体280装配到集成电路包(没有显示)中其他组件上时,绝缘层194禁止与硅冲模的电连接。
在本发明的另一个实施方案中,总线轨道182和184在基底载体380的不同层上。现在参见图17A,所示载体基底380的上平面视图的电源总线轨道182连接到其上表面上。显示的回路总线轨道184在第二层嵌入在载体基底380里,这在图17B和17C中显示得最清楚。所示接地平面186在第二层下面的第三层嵌入在载体基底380里。绝缘层194任选地连接到载体380下表面。现在返回图17A,多个负载188通过连接线190连接到电源总线轨道182。负载188还通过连接线190连接到通路196,以如图17B和17C所示为第二层的嵌入回路总线轨道184提供电连接。因为总线轨道182和184在不同层上,轨道彼此上部直接对齐,因通过相同大小、形状和长度的总线轨道的相反电流提供增强的感应对消。
回过来参见图17A,滤波器200除了第二差分电极带206通过通路196连接到回路总线184上之外,其以图16A中描述的相同方式连接到载体380上表面。虽然没有显示,但通路196对回路总线184有偏移。通路196通过位于回路总线184和通路196之间的电扩展连接器(没有显示)电连接到回路总线184上。偏移使得总线182和184在不同层直接暂时搁置在彼此上面,不需要回路总线184的通路196直接出现在载体380上并且进入电源总线182。除此之外,电源进入引脚82也通过连接到通路196的连接线190电连接到回路总线184,通过载体扩展到回路总线184。
现在参见图17B和17C,绝缘层194连接到载体380的下表面,以便在载体380装配到集成电路包(没有显示)中其他组件上时防止与硅冲模的电连接。图17D显示了与图17B类似的截面图,也显示有载体380上表面的封装层187。
在图18所示的进一步实施方案中,滤波器200嵌入在基底载体480的第二层中。滤波器200的第一和第二差分电极带202和206通过扩展通过载体480的通路196,分别在第一层(载体480的上表面)连接到电源总线182,并且在第四层连接到回路总线184。滤波器200的通用接地导电带204通过通路192连接到接地平面层186。虽然没有显示,但负载188以前面实施方案中相同的方式通过连接线190连接到电源总线182。在这个实施方案中,接地平面186位于电源总线轨道182和回路总线轨道184之间。来自滤波器200和负载188的通路必须穿过接地平面186上的小孔电连接到回路总线轨道184。通路196由环绕接地平面186上小孔内表面的绝缘带208与接地平面186电绝缘。通过将接地平面186放置于电源总线182和回路总线184之间获得的接地隔离带来改善的串扰抑制和其他寄生效果。如在前面的实施方案中,总线轨道182和184在不同层上并且彼此上部直接对齐,因通过相同大小、形状和长度的总线轨道的相反电流提供增强的感应对消。
在上述和以前集中在这里供参考的共同拥有的专利和专利申请中的许多改变方案中提到差分和通用模式滤波器。本发明的另一个实施方案中利用前面论述的滤波器的一个变体。图19A所示为屏蔽双绞线穿过差分和通用模式滤波器300。该滤波器300和以前介绍的滤波器的区别是第一差分电极带302A、302B和第二差分电极带306A、306B的位置,彼此对角放置。通用接地导电带304如前面滤波器实施方案中,通过绝缘材料308与第一和第二差分电极带302和306隔离。屏蔽双绞线穿过如图19B所示,分别包括至少第一和第二差分电极板312、316,以及至少三个通用接地导电板314的差分和通用模式滤波器300。板312、314和316堆叠在一起,并通过前面滤波器实施方案中的材料308彼此绝缘。
现在参见图19C和19D,显示了屏蔽双绞线穿过差分和通用模式滤波器300的图解表示以及其如何用于消除差分噪声。电流I显示从相反方向流经第一和第二差分电极带302A和302B,彼此交叉,然后从第一和第二差分电极带302B和306A流出。电流I的交叉点作为混线电容,而通用导电接地面314在交叉点的另一侧提供线地电容。
图19D中,滤波器300描述为共面板312、314和316,以及电极板312、316,每个按法拉第罩配置由通用接地导电板314夹在中间。电流I显示反向从差分电极板上流过。注意如在前面合并供参考的滤波器实施方案中公开的,通用接地导电板314电互连,但与差分电极绝缘。
现在参见图19E和19F,显示了屏蔽双绞线穿过差分和通用模式滤波器300的图解表示以及其如何用于消除通用模式噪声。电流I显示从相同方向流经第一和第二差分电极带302A和306A,彼此交叉,然后从第一和第二差分电极带302B和306B流出。电流I的交叉点作为混线电容,而通用导电接地面314在交叉点的另一侧提供线地电容。
图19F中,滤波器300还描述为共面板312、314和316,以及电极板312、316,每个按法拉第罩配置由通用接地导电板314夹在中间。电流I显示同向从差分电极板上流过。注意如在前面合并供参考的滤波器实施方案中公开的,通用接地导电板314电互连,但与差分电极绝缘。
现在参见图20A、20B和20C,显示了屏蔽双绞线穿过嵌入在集成电路包320中的差分和通用模式滤波器300。图20A显示了集成电路包320的上平面视图,其上绝缘层已去掉以显示电源总线轨道324和回路总线轨道轨道326,通过连接到环绕集成电路包320的周边的引线319的连接线190为内部负载188服务。总线轨道324、326显示为同心正方形,因通过总线轨道的反向电流提供感应对消。注意轨道324、326在集成电路320中央以下面方式连接到通路196,即每个轨道324和326的连接通路196彼此位于对角以连接到穿过差分和通用模式滤波器300的屏蔽双绞线上。
现在转到图20B,截面图显示了穿过嵌入在集成电路320中的差分和通用模式滤波器300的屏蔽双绞线,其在第二层位于接地平面328,并且通过从总线轨道层垂直向下通过接地平面328扩展到集成电路320底平面的通路196连接到总线轨道。在接地平面328层,通路196通过图20C中最佳显示的绝缘材料330与接地平面电绝缘。如在前面实施方案中,集成电路包被设计为多个电源接入点减少为一对电源接入引脚(没有显示)。穿过差分和通用模式滤波器300的屏蔽双绞线位于尽可能接近电源输入引脚并对应于轨道324和326之间物理隔离预定空间的预定位置,虽然并不限于一个特定位置,但在这个例子中其显示在集成电路320中央。单一电源入口和穿过差分和通用模式滤波器300的屏蔽双绞线与电源入口的临近减少了进入和离开集成电路320的噪声以及与集成电路包内部或外部的剩余电路之间的干扰。
接地平面还与从接地平面328向下扩展到集成电路320下表面的通路332一起显示。对于特定应用如果需要,通路332使得接地平面328连接到外部地(没有显示)。通路196和通路332通过线连接或其他传统互连(没有显示)连接到各自的外部连接上。
图21显示了另一个相关实施方案的截面图。该实施方案与图20A-20C中显示的实施方案之间的主要区别是穿过差分和通用模式滤波器300的屏蔽双绞线连接到安装在印制电路板334上的集成电路包320的底部。基底盖336从集成电路320上移去以显示内部负载188。集成电路的底部包括接地基底层338,其通过球形栅极342或其他传统互连电连接到印制电路板334的接地平面340和通过印制电路板334扩展的通路344上。穿过差分和通用模式滤波器300的屏蔽双绞线的通用接地导电带(没有显示)通过焊点或其他传统装置连接到接地基底层338。总线轨道324、326通过通路196连接到穿过差分和通用模式滤波器300的屏蔽双绞线的差分电极带(没有显示)。虽然没有完全显示,但通路196和差分电极带连接通过绝缘材料330与接地基底层338电绝缘。互连346和348从通路196向下扩展,并且连接到为集成电路包320服务的单电源入口(没有显示)。
明显的是与现有技术中用到的将离散组件组合的劳动密集方面相比,采用差分和通用模式滤波器提供了简单并节约成本的制造方法。因为只需要在电导体任意末端连接以提供差分模式耦合电容和两个通用模式去耦合电容,节省了时间和空间。
可以看出,差分和通用模式滤波器结构的不同应用可能有许多并且必须注意对所有实施方案通用的一些特性的回顾。首先,有预定电特性的材料可能是任何实施方案中包括但不限于绝缘材料、金属氧化物变阻器材料、铁氧体材料和其他外来物质如聚脂薄膜或熔结多晶体的许多材料的一种。无论使用哪种材料,通用接地板和电极板的组合从一对电线产生了多个电容以形成混线差分耦合电容和两个线地去耦合电容。具有电特性的材料将改变电容值和/或增加附加特性,如过压和电涌保护,增加的感应、阻抗,或上述所有特性的组合。
其次,在所有实施方案中,无论是否显示,通用导电和电极板的数量可以增加以生成许多并列的电容元件,并因此增加生成提高的电容量值。
第三,可以采用环绕中央导电板和多个导电电极的组合的额外通用接地导电板,以在所有实施方案中提供增强的固有接地、电涌耗散区域以及类似法拉第罩结构。额外通用接地导电板可以在所示任何实施方案中采用并且是申请人完全期待的。
第四,差分和通用模式滤波器结构能够平衡自身电特性,以及因其结构实现内部感应的对消,因此防止电路系统线导体的性能破坏。
第五,差分和通用模式滤波器的便携性可以插入与主电路系统紧密配合的副电系统,如集成电路载体、集成芯片模块、系统内插器、连接器实施方案或其他任何副电系统,但不限于这些,这些随后与更大或更复杂的电路系统密切配合。
最后,从许多实施方案的回顾很明显地看到,根据需要的电特性和因源于通用接地和电极板装置的物理结构而采用差分和通用模式滤波器的应用,形状、厚度和大小可以不同。
虽然这里详细描述了本发明的原理、优选实施方案和优选操作,不应该认为限于公开的特定说明形式。因此对于本领域技术人员来说明显的是,在不违背本发明的精神和附加权利要求中定义的本发明范围的情况下,优选实施方案可以有各种改变。

Claims (14)

1.一种用于能源和负载之间电连接的能量调节电路装置包括:
用于调节沿至少一个导电通路从所述能源向所述负载传播的能量的装置;以及
用于最小化所述能源和所述负载之间回路区域,因此减少来自所述能量调节电路装置的不需要的能量辐射的装置。
2.权利要求1的能量调节电路装置,还包括用于同时对沿所述至少一个导电通路传播的差分和通用模式噪声进行过滤的装置。
3.权利要求1的能量调节电路装置,还包括用于对沿所述至少一个导电通路传播的所述能量去耦合的装置。
4.权利要求1的能量调节电路装置,还包括用于部分地抑制来自所述能量调节电路装置的寄生的装置。
5.权利要求1的能量调节电路装置,还包括用于保护所述能源和所述负载不受异常能量电涌影响的装置。
6.权利要求1的能量调节电路装置,其中所述能量调节电路装置包括有至少两个差分电极和至少三个通用导电电极的分层结构,其中所述通用导电电极中至少一个位于所述至少两个差分电极之间,并且所述通用导电电极中至少一个以通用共面的关系位于所述至少两个差分电极的上面和下面,其中每一个所述通用导电电极和所述差分电极通过绝缘材料彼此隔离。
7.权利要求1的能量调节电路装置,其中所述回路区域最小化装置包括导电基底。
8.一种能量调节电路装置包括:
连接到通电电子电路的导电基底,所述电子电路包括电源和与之相关的至少一个负载;
其中所述导电基底包括带有导电接地区域、电源导电通路以及回路导电通路的至少一层;以及
连接到所述导电基底且包括至少第一和第二差分电极带和至少一个通用接地导电带的分层结构;
其中所述导电接地区域电连接到所述至少一个通用接地导电带,所述电源导电通路和所述回路导电通路在所述第一和第二差分电极带之间分别电连接,所述电源导电通路和所述回路导电通路彼此以及与所述通用接地导电带电绝缘;以及
用于同时接收和以差分平衡方式调节传播到所述负载的能量的装置。
9.权利要求8的能量调节电路装置,其中所述接地表面位于第二基底层,并且其中所述接地表面通过至少一个通路连接到所述至少一个通用模式接地导电带。
10.权利要求8的能量调节电路装置,其中所述回路导电通路位于第二导电基底层并且通过通路与所述第二差分电极带电连接,其中所述接地表面位于第三基底层并且通过至少一个通路连接到至少一个通用接地导电带。
11.权利要求8的能量调节电路装置,其中所述回路导电通路和所述电源导电通路是同心轨道。
12.用于集成电路的电调节电路装置包括:
安装在所述集成电路里的基底载体,其中所述基底载体包括带有接地平面、电源导电通路和回路导电通路为所述集成电路的至少一个内部负载服务的至少一个基底层;
其中所述电源导电通路、所述回路导电通路以及所述接地平面位于所述至少一个基底层,以便所述电源导电通路、所述回路导电通路以及所述接地平面彼此都电绝缘;以及
至少一个带有至少第一和第二差分电极带和至少一个通用接地导电带的差分和通用模式滤波器;
其中所述至少一个通用接地导电带电连接到所述接地平面;
其中所述第一和第二差分电极带电连接到所述电源导电通路和所述回路导电通路,所述两个通路彼此并且与所述通用接地导电带电绝缘;
13.集成电路的基底载体包括:
带有一个接地平面、电源总线和回路总线为所述集成电路的至少一个内部负载服务的至少一个基底层;
其中所述电源总线、所述回路总线,以及所述接地平面位于所述至少一个基底层,每一个都与其他的电绝缘;以及
其中所述总线和所述接地平面每个都有用于与表面安装组件电连接的连接预定区域。
14.基本上如这里参考附图所描述并由附图所示的能量调节电路装置。
CNB008094039A 1999-04-28 2000-04-28 能量调节电路装置 Expired - Fee Related CN1223107C (zh)

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
US13138699P 1999-04-28 1999-04-28
US60/131386 1999-04-28
US13554299P 1999-05-24 1999-05-24
US60/135542 1999-05-24
US13645199P 1999-05-28 1999-05-28
US60/136451 1999-05-28
US13918299P 1999-06-15 1999-06-15
US60/139182 1999-06-15
US14698799P 1999-08-03 1999-08-03
US60/146987 1999-08-03
US16503599P 1999-11-12 1999-11-12
US60/165035 1999-11-12
US18010100P 2000-02-03 2000-02-03
US60/180101 2000-02-03
US18532000P 2000-02-28 2000-02-28
US60/185320 2000-02-28

Publications (2)

Publication Number Publication Date
CN1373938A true CN1373938A (zh) 2002-10-09
CN1223107C CN1223107C (zh) 2005-10-12

Family

ID=27574898

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008094039A Expired - Fee Related CN1223107C (zh) 1999-04-28 2000-04-28 能量调节电路装置

Country Status (7)

Country Link
EP (1) EP1177641A4 (zh)
JP (1) JP2002543661A (zh)
KR (1) KR100427111B1 (zh)
CN (1) CN1223107C (zh)
AU (1) AU4805700A (zh)
HK (1) HK1045915A1 (zh)
WO (1) WO2000065740A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527600A (zh) * 2016-12-21 2017-03-22 北京灵铱科技有限公司 一种调节滑块式三屏显示设备
CN108665944A (zh) * 2018-04-19 2018-10-16 常州利明屏蔽有限公司 MR屏蔽室专用集成pp板
TWI773565B (zh) * 2021-08-23 2022-08-01 大陸商環旭(深圳)電子科創有限公司 設有阻抗敏感電子元件的多層電路板及其製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020122286A1 (en) * 2000-10-17 2002-09-05 X2Y Attenuators, Llc Energy pathway arrangement
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7356050B2 (en) 2003-12-17 2008-04-08 Siemens Aktiengesellschaft System for transmission of data on a bus
KR20060120683A (ko) * 2003-12-22 2006-11-27 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부적으로 차폐된 에너지 컨디셔너
JP2008535207A (ja) 2005-03-01 2008-08-28 エックストゥーワイ アテニュエイターズ,エルエルシー 共平面導体を有する調整器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142430A (en) * 1990-03-28 1992-08-25 Anthony Anthony A Power line filter and surge protection circuit components and circuits
US5337028A (en) * 1992-05-27 1994-08-09 Sundstrand Corporation Multilayered distributed filter
JP2965831B2 (ja) * 1992-12-10 1999-10-18 ティーディーケイ株式会社 積層電子部品
US5555150A (en) * 1995-04-19 1996-09-10 Lutron Electronics Co., Inc. Surge suppression system
US6018448A (en) * 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
JP3470566B2 (ja) * 1997-09-19 2003-11-25 株式会社村田製作所 積層型電子部品
DE69937677T2 (de) * 1998-04-07 2008-11-20 X2Y Attenuators, L.L.C. Bauelementeträger

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106527600A (zh) * 2016-12-21 2017-03-22 北京灵铱科技有限公司 一种调节滑块式三屏显示设备
CN108665944A (zh) * 2018-04-19 2018-10-16 常州利明屏蔽有限公司 MR屏蔽室专用集成pp板
TWI773565B (zh) * 2021-08-23 2022-08-01 大陸商環旭(深圳)電子科創有限公司 設有阻抗敏感電子元件的多層電路板及其製造方法

Also Published As

Publication number Publication date
AU4805700A (en) 2000-11-10
JP2002543661A (ja) 2002-12-17
WO2000065740A1 (en) 2000-11-02
CN1223107C (zh) 2005-10-12
EP1177641A1 (en) 2002-02-06
EP1177641A4 (en) 2003-04-23
KR20020007391A (ko) 2002-01-26
KR100427111B1 (ko) 2004-04-17
HK1045915A1 (zh) 2002-12-13

Similar Documents

Publication Publication Date Title
US6509807B1 (en) Energy conditioning circuit assembly
US7042303B2 (en) Energy conditioning circuit assembly
CN100530640C (zh) 集成电路组合件
US7649499B2 (en) High-frequency module
US7852186B2 (en) Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
CN100390969C (zh) 半导体器件
EP1120895A2 (en) Capacitor module for use in invertor, invertor, and capacitor module
EP1450400A1 (en) Module part
CN101080958A (zh) 部件内置模块及其制造方法
CN1223107C (zh) 能量调节电路装置
CN1468461A (zh) 用于电路能量调节的电极装置
CN1681374A (zh) 三维装配结构及其制造方法
TW201349953A (zh) 三維被動多組件結構
US6933597B1 (en) Spacer with passive components for use in multi-chip modules
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
CN101502189A (zh) 三维电子电路装置
CN1577839A (zh) 混合集成电路
JP2005521228A (ja) 横方向接続キャパシタを有する電子アセンブリ及びその製造方法
CN1367946A (zh) 多功能能量调节器
US7216406B2 (en) Method forming split thin film capacitors with multiple voltages
KR100698570B1 (ko) 전자파 간섭을 감소시키는 패키지 디바이스
EP1222725B8 (en) Universal multi-functional common conductive shield structure for electrical circuitry and energy conditioning
CN1377516A (zh) 具有电路结构的通用能量调节插入器
US20210399084A1 (en) Electronic component module
KR100433321B1 (ko) 회로 구조를 갖춘 범용 에너지 조절 인터포저

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051012

Termination date: 20110428