CN1369969A - 电流导引的数字至模拟转换器及其单位元件 - Google Patents
电流导引的数字至模拟转换器及其单位元件 Download PDFInfo
- Publication number
- CN1369969A CN1369969A CN 01103814 CN01103814A CN1369969A CN 1369969 A CN1369969 A CN 1369969A CN 01103814 CN01103814 CN 01103814 CN 01103814 A CN01103814 A CN 01103814A CN 1369969 A CN1369969 A CN 1369969A
- Authority
- CN
- China
- Prior art keywords
- bias voltage
- transistor
- electrically connected
- cascade
- unit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
本发明描述一种电流导引的数字至模拟转换器及其单位元件。本发明提供一n阱区域偏压控制电路,可产生一较电源电压更低的偏置电压,因此可降低晶体管的体效应。相应地,该晶体管的阈值电压及栅源极电压也可降低。因此即使在低电源电压操作下,各晶体管仍可正常地在饱和区工作。此外,本发明的多个差动对晶体管可制作在同一n阱区域,而不需象已有技术那样需制作在不同的n阱区域而彼此保持一段距离,因此本发明的芯片面积可以缩小。
Description
本发明关于一种电流导引(current steering)的数字至模拟转换器及其单位元件(unit cell),特别是关于一种可适用于低电压操作且可节省芯片使用面积的电流导引的数字至模拟转换器及其单位元件。
电流导引的数字至模拟转换器经常使用于信号处理过程中。例如在一绘图芯片中可使用三个电流导引的数字至模拟转换器而将红色、蓝色及绿色的数字视频信号转换为模拟视频信号。
图1是已有的一电流导引的数字至模拟转换器的结构图。该电流导引的数字至模拟转换器10包含一参考电流产生模块(currentreference generating module)11、一可控制电流开关模块(controlledcurrent switching module)12及一电流至电压转换模块(current-to-voltage coverting module)13。该参考电流产生模块11利用一运算放大器14的虚拟短路(virtual short)的特性,将正端的电压Vref等效至负端。相对地,可求出流经一电阻17的电流Iref为Vref/Rref。一晶体管18用作二极管,因此可以求得一偏置电压BIA1,且流经该晶体管18的电流亦为Iref。该可控制电流开关模块12包含多个晶体管15及一电流开关矩阵16。该多个晶体管15可利用该偏置电压BIA1而以电流镜(current mirror)的方式产生电流Iref。该电流开关矩阵16接受并解码该电流导引的数字至模拟转换器10的输入数字码,并产生等比例的电流IO。该电流至电压转换模块13可利用一运算放大器19将该电流IO转换为一输出模拟电压VO。
图2将该可控制电流开关模块12内的多个晶体管15及电流开关矩阵16重组为多个单位元件21,且该多个单位元件21累积其输出电流为IO。
图3(a)至(c)为已有的电流导引的数字至模拟转换单位元件的结构图。图3(a)的结构包含第一至第四晶体管31~34,其中第三及第四晶体管33及34构成一差动对(differential pair),而第一及第二晶体管31及32构成一级联(cascade)的偏压负载,可用于提高电流源的输出阻抗。该结构将所有晶体管的n阱区域电压电连接至电源端,因此对于第二至第四晶体管32-34而言,将因为体效应(bodyeffect)而造成过大的阈值电压。公式(1)为已有的MOS晶体管阈值电压计算的公式。
其中Vth为阈值电压,Vth0为VBS(衬底和源极的电压差)等于0时的阈值电压,r及ψF为衬底偏压效应的常数。由公式(1)可以看出体效应正相关于VBS的值,且导致晶体管32~34的阈值电压Vth的增加。图3(a)的结构并不适用于低电源电压的操作模式,而将导致第一至第四晶体管31~34无法在饱和区(saturation region)工作。图3(b)的结构类似于图3(a)的结构,差别仅是以第一晶体管31作为级联晶体管。类似的道理,图3(b)的结构亦不适用于低电源电压的操作模式。
图3(c)的结构将第三及第四晶体管33及34的n阱区域电连接至源极端,使VBS为0而消除体效应。虽然设计上较方便,但却衍生布局面积过大的缺点。
图4为图3(c)的布局结构。上述的晶体管若使用PMOS型式,在制作上需要分隔成许多n阱区域。其中该多个第一及第二晶体管31及32可制作于同一n阱区域41,每一个第三及第四晶体管33及34可共用一个n阱区域42,而每一个n阱区域之间须保持一距离d。依据PMOS设计准则,各个n阱区域之间必须保持一最小的距离。以0.18um的制作工艺为例,各n阱区域之间的最小距离约为10um。而对于一个8比特的数字至模拟转换器而言,共须分隔出255个n阱区域之间的距离d。因此图3(c)的设计结构将浪费许多芯片面积。
近年来电子产品均向低电压供电的趋势发展,因此产业界的确需要一适合低电压操作的电流导引的数字至模拟转换器及其单位元件。
本发明的第一目的是说明一可在低电压操作的电流导引的数字至模拟转换单位元件。
本发明的第二目的是说明一可降低芯片面积的电流导引的数字至模拟转换单位元件。
为了达到该第一及第二目的,本发明提供一n阱区域偏压控制电路,可产生一较电源电压更低的偏置电压,因此可降低晶体管的体效应(相对地,该晶体管的阈值电压及栅源极电压(VGS)也可降低)。因此即使在低电压操作下,各晶体管仍可在饱和区正常地工作。此外,本发明的多个差动对晶体管(电流开关对)可制作成同一n阱区域,不需如已有技术那样需制作于不同的n阱区域而彼此保持一段距离,因此芯片面积可以缩小。
本发明的电流导引的数字至模拟转换单位元件的第一实施例包含至少一个级联晶体管及一差动对晶体管。该级联晶体管之间以级联的方式电连接,且彼此的n阱区域电连接至一电源端。该差动对晶体管的源极电连接至该级联晶体管的一端的第二晶体管的漏极,其n阱区域电连接至一独立控制的第二偏置电压VBW,且其栅极由输入的数字码经解码后所控制。通过上述连接方式,该差动对晶体管的漏极端输出与该数字码等比例的电流值。
本发明的电流引导的数字至模拟转换单位元件的第二实施例包含至少一个级联晶体管及一差动对晶体管。该级联晶体管以级联的方式电连接,且除了该级联晶体管的一端的第二晶体管外,彼此的n阱区域电连接至一电源端。该差动对晶体管的源极电连接至该第二晶体管的漏极,且该差动对晶体管及该第二晶体管的n阱区域电连接至一独立控制的第二偏置电压VBW,且其栅极由输入的数字码经解码后所控制。通过上述连接方式,该差动对晶体管的漏极端输出与该数字码等比例的电流值。
用于产生第二偏置电压VBW的该偏压电路包含一n阱偏压复制电路、一缓冲器及至少一电容。该n阱偏压复制电路用于产生一第一偏置电压VBW0。该缓冲器连接至该n阱偏压复制电路,用于提高该第一偏置电压VBW0的驱动能力,并产生该第二偏置电压VBW。该电容连接至该缓冲器的输出,用于稳定该第二偏置电压VBW。
本发明的第三目的是说明一可在低电压操作的电流导引的数字至模拟转换器。
本发明的第四目的是说明一可降低芯片面积的电流导引的数字至模拟转换器。
为了达到该第三及第四目的,本发明提供一种电流导引的数字至模拟转换器,包含一可控制电流开关模块、一参考电流产生模块及一偏压电路。该可控制电流开关模块包含多个前述的电流导引的数字至模拟转换单位元件。该参考电流产生模块用于产生该级联晶体管的偏置电压。该偏压电路用于产生该第二偏置电压。
本发明将依照附图来说明,其中:
图1为已有的电流导引的数字至模拟转换器;
图2为图1的可控制电流开关模块的重组示意图;
图3(a)至(c)为已有的电流导引的数字至模拟转换单位元件的结构图;
图4为图3(c)的电流导引的数字至模拟转换单位元件的布局图;
图5为本发明的电流导引数字至模拟转换器的可控制电流开关模块的示意图;
图6(a)至(d)为本发明的电流导引的数字至模拟转换单位元件的结构图;
图7为本发明的n阱偏压电路的示意图;
图8为本发明的n阱偏压复制电路的单位元件;及
图9为本发明的电流导引的数字至模拟转换单位元件的布局结构。
本发明并不限于任何型式的晶体管,但以P沟道金属氧化物半导体(PMOS)效果较佳,因此以下各实施例均以PMOS为所使用的晶体管型式。
图5为本发明的电流导引的数字至模拟转换器的可控制电流开关模块的示意图。本发明的可控制电流开关模块12由多个单位元件52所组成,该多个单位元件52接收该参考电流产生模块11所产生的偏置电压BIA1及BIA2(假设有两个级联晶体管,不同个数的级联晶体管对应不同个数的偏置电压)及一个独立控制n阱区域的第二偏置电压VBW,且该多个单位元件52累积其输出电流为IO。
图6(a)至(d)为本发明的电流导引的数字至模拟转换单位元件的结构图。图6(a)的结构由第一及第二晶体管31及32组成偏压负载,第三及第四晶体管33及34组成差动对,并通过负载35及36接地。和已有的图3(a)结构不同的是,本结构并不将第三及第四晶体管33及34的n阱区域电连接至电源端,而由一第二偏置电压VBW所独立控制。该第二偏置电压VBW可经设定而小于电源电压,因此可降低该晶体管33及34的体效应。相对地,也等于降低其阈值电压。图6(a)~(d)结构的输出采用差动对输出,但在实际应用时也可因不同需求而改为采用单端输出。该差动对晶体管33及34的输入端由所输入的数字码经解码后所控制,以产生等比例的模拟电流输出。图6(b)的结构和图6(a)不同的是,该第二晶体管32的n阱偏压由该第二偏置电压VBW所控制,且该结构的特性降低该第二晶体管32的阈值电压,而略为提升该第三及第四晶体管33及34的阈值电压。图6(c)的结构和图6(a)不同的是,仅由第一晶体管31构成负载,且本发明并不限制该级联晶体管的级联数目。图6(d)的结构和图6(b)不同的是,该级联晶体管由三个晶体管31、32及61所构成,而第二晶体管32的n阱区域由该第二偏置电压VBW所控制。
图7为本发明的n阱偏压电路的示意图,其目的为产生多个晶体管的第二偏置电压VBW。首先,由已有的偏压电路产生所需的电压值BIA1及BIA2,再通过一n阱偏压复制电路(n-well bias replicacircuit)71产生第一偏置电压VBW0。该第一偏置电压VBW0通过一缓冲器72产生该第二偏置电压VBW。该缓冲器72完成一电压跟随器(voltage follower)的功能,可提供高输出阻抗及较强的驱动能力。值得注意的是,该第二偏置电压VBW还连接至一芯片内电容(on-chipcapacitor)73或一外部电容74,可作为稳压的用途,例如降低电压切换时的噪声。本发明的偏压电路结构并不复杂,且仅占据芯片的极小部分面积。
图8为本发明的n阱偏压复制电路的单位元件的一实施例,其由三个晶体管81~83所级联而成。第六晶体管83的栅极电连接至接地端VSS。晶体管81及82作为级联晶体管(在实际应用时,可随需求调整级联晶体管的个数),其栅极电连接至偏置电压BIA1及BIA2。第六晶体管83的源极及n阱区域彼此电连接,且输出第一偏置电压VBW0。该n阱偏压复制电路71可利用该三个晶体管的结构作为基本元件复制而成。
图9为本发明的电流导引的数字至模拟转换单位元件的布局结构,其中该多个第一及第二晶体管31及32可以制作在同一n阱区域91。而该多个第三及第四晶体管33及34可制作于同一n阱区域92。由于每个第三及第四晶体管33及34所组成的差动对之间并不必象已有技术那样在制作上需间隔一距离d,因此本发明的设计结构将节省许多芯片面积。
本发明的电流导引的数字至模拟转换器包含上述的单位元件52所构成的一可控制电流开关模块12,一参考电流产生模块11及一电流至电压转换模块13。图1的参考电流产生模块11的结构仅是本发明的构成元件的一实施例,该参考电流产生模块11用于产生该单位元件52的级联晶体管的偏置电压BIA或一参考电流。图1的电流至电压转换模块13的结构仅是本发明的构成元件的一实施例,另一可行的实施例采用一电阻矩阵。该电流至电压转换模块13用于将该多个单位元件52的输出电流IO转换为一输出电压。
本发明的技术内容及技术特点已如上所述,然而本专业技术人员仍可能基于本发明的示例及说明而作种种不背离本发明精神的替换及修改;因此,本发明的保护范围应不限于实施例所说明的内容,而应包括各种不背离本发明的替换及修改,并为以下的权利要求范围所涵盖。
Claims (12)
1、一种电流导引的数字至模拟转换单位元件,包含:
至少一个级联晶体管,以级联的方式进行彼此的电连接,且其n阱区域电连接至一电源端;及
一差动对晶体管,其源极电连接至该至少一级联晶体管的一端晶体管的漏极,其n阱区域电连接至外部的一偏压电路所输出的第二偏置电压,且其栅极由输入的数字码经解码后所控制;
通过上述连接方式,由该差动对晶体管的漏极端输出和该数字码等比例的电流值。
2、如权利要求1所说的电流导引的数字至模拟转换单位元件,其中该偏压电路包含:
一n阱偏压复制电路,用于产生一第一偏置电压;
一缓冲器,用于提高该第一偏置电压的驱动能力,并产生该第二偏置电压;及
至少一电容,连接至该缓冲器的输出,用于稳定该第二偏置电压。
3、如权利要求2所说的电流导引的数字至模拟转换单位元件,其中该n阱偏压复制电路包含多个单位元件,且该单位元件包含:
至少一个级联晶体管,以级联的方式进行彼此的电连接,且其n阱区域电连接至一电源端;及
一第六晶体管,其栅极和漏极电连接至接地端,其源极电连接至该至少一级联晶体管的一端晶体管的漏极,且其n阱区域电连接至源极且输出该第一偏置电压。
4、如权利要求1所说的电流导引的数字至模拟转换单位元件,其中该差动对晶体管的漏极端输出采用差动输出及单端输出之一。
5、一种电流导引的数字至模拟转换单位元件,包含:
至少一个级联晶体管,以级联的方式进行彼此的电连接,且除了一端的第二晶体管外,其余的晶体管的n阱区域电连接至一电源端;及
一差动对晶体管,其源极电连接至该第二晶体管的漏极;该差动对晶体管及该第二晶体管的n阱区域电连接至外部的一偏压电路所输出的第二偏置电压,且其栅极由输入的数字码经解码后所控制;
通过上述连接方式,由该差动对晶体管的漏极端输出与该数字码等比例的电流值。
6、如权利要求5所说的电流导引的数字至模拟转换单位元件,其中该偏压电路包含:
一n阱偏压复制电路,用于产生一第一偏置电压;
一缓冲器,用于提高该第一偏置电压的驱动能力,并产生该第二偏置电压;及
至少一电容,连接至该缓冲器的输出,用于稳定该第二偏置电压。
7、如权利要求6所说的电流导引的数字至模拟转换单位元件,其中该n阱偏压复制电路包含多个单位元件,且该单位元件包含:
至少一个级联晶体管,以级联的方式进行彼此的电连接,且其n阱区域电连接至一电源端;及
一第六晶体管,其栅极和漏极电连接至接地端,其源极电连接至该至少一级联晶体管的一端晶体管的漏极,且其n阱区域电连接至源极且输出该第一偏置电压。
8、如权利要求5所说的电流导引的数字至模拟转换单位元件,其中该差动对晶体管的漏极端输出采用差动输出及单端输出之一。
9、一种电流导引的数字至模拟转换器,包含:
一可控制电流开关模块,包含多个电流导引的数字至模拟转换单位元件,该单位元件包含:
至少一个级联晶体管,以级联的方式进行彼此的电连接,且其n阱区域电连接至一电源端;及
一差动对晶体管,其源极电连接至该至少一级联晶体管的一端晶体管的漏极,其n阱区域电连接至一偏压电路所输出的第二偏置电压,其栅极由输入的数字码经解码后所控制,且其漏极输出与该数字码等比例的电流值;
一参考电流产生模块,用于产生该级联晶体管的偏置电压;以及
一偏压电路,用于产生该第二偏置电压。
10、如权利要求9所说的电流导引的数字至模拟转换器,其中产生该偏压电路包含:
一n阱偏压复制电路,用于产生一第一偏置电压;
一缓冲器,用于提高该第一偏置电压的驱动能力,并产生该第二偏置电压;及
至少一电容,连接至该缓冲器的输出,用于稳定该第二偏置电压。
11、一种电流导引的数字至模拟转换器,包含:
一可控制电流开关模块,包含多个电流导引的数字至模拟转换单位元件,该单位元件包含:
至少一个级联晶体管,以级联的方式进行彼此的电连接,且除了一端的第二晶体管外,其余的晶体管的n阱区域电连接至一电源端;及
一差动对晶体管,其源极电连接至该第二晶体管的漏极;该差动对晶体管及该第二晶体管的n阱区域电连接至一偏压电路所输出的第二偏置电压;且该差动对晶体管之栅极由输入的数字码经解码后所控制,而其漏极输出与该数字码等比例的电流值;
一参考电流产生模块,用于产生该级联晶体管的偏置电压;以及
一偏压电路,用于产生该第二偏置电压。
12、如权利要求11所说的电流导引的数字至模拟转换器,其中该偏压电路包含:
一n阱偏压复制电路,用于产生一第一偏置电压;
一缓冲器,用于提高该第一偏置电压的驱动能力,并产生该第二偏置电压;及
至少一电容,连接至该缓冲器的输出,用于稳定该第二偏置电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01103814 CN1369969A (zh) | 2001-02-15 | 2001-02-15 | 电流导引的数字至模拟转换器及其单位元件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01103814 CN1369969A (zh) | 2001-02-15 | 2001-02-15 | 电流导引的数字至模拟转换器及其单位元件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1369969A true CN1369969A (zh) | 2002-09-18 |
Family
ID=4653491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01103814 Pending CN1369969A (zh) | 2001-02-15 | 2001-02-15 | 电流导引的数字至模拟转换器及其单位元件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1369969A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101527569B (zh) * | 2008-03-06 | 2012-08-29 | 瑞昱半导体股份有限公司 | 数字模拟转换器 |
US9608604B2 (en) | 2006-12-14 | 2017-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Voltage level shifter with single well voltage |
CN111835331A (zh) * | 2019-04-16 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 参考电压驱动器 |
-
2001
- 2001-02-15 CN CN 01103814 patent/CN1369969A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9608604B2 (en) | 2006-12-14 | 2017-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Voltage level shifter with single well voltage |
CN101527569B (zh) * | 2008-03-06 | 2012-08-29 | 瑞昱半导体股份有限公司 | 数字模拟转换器 |
CN111835331A (zh) * | 2019-04-16 | 2020-10-27 | 中芯国际集成电路制造(上海)有限公司 | 参考电压驱动器 |
CN111835331B (zh) * | 2019-04-16 | 2024-02-09 | 中芯国际集成电路制造(上海)有限公司 | 参考电压驱动器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4622482A (en) | Slew rate limited driver circuit which minimizes crossover distortion | |
CN102446488B (zh) | 半导体器件 | |
US7099167B2 (en) | Step-down circuit, power supply circuit, and semiconductor integrated circuit | |
CN101593487B (zh) | 装置、电子设备及装置的驱动方法 | |
US6741195B1 (en) | Low glitch current steering digital to analog converter and method | |
US20020044076A1 (en) | Current-steering D/A converter and unit cell | |
CN1252927C (zh) | 半导体集成电路 | |
US8242992B2 (en) | Driving apparatus and driving method thereof | |
CN1165427A (zh) | 运算放大电路 | |
CN1829085A (zh) | 三态脉冲密度调制器 | |
CN104777871A (zh) | 一种低压差线性稳压器 | |
CN1819424A (zh) | 在待机操作模式具有减少的功耗的调压器 | |
US7382160B2 (en) | Differential output circuit with reduced differential output variation | |
CN1696861A (zh) | 恒压输出电路 | |
CN1134759C (zh) | 蜂鸣器驱动电路 | |
CN110085169B (zh) | 一种用于平板显示的10-bit高速充放电驱动电路装置 | |
CN101252355A (zh) | 在有限的频率范围内工作的动态分频电路 | |
CN1988388A (zh) | 电压选择电路 | |
US7078956B1 (en) | Charge pump circuit | |
US6621439B1 (en) | Method for implementing a segmented current-mode digital/analog converter with matched segment time constants | |
CN1369969A (zh) | 电流导引的数字至模拟转换器及其单位元件 | |
US20040070578A1 (en) | Electronic circuit, electro-optical device, and electronic apparatus | |
US6255885B1 (en) | Low voltage transistor biasing | |
KR20240025643A (ko) | 구동 회로, 디스플레이 구동 칩, 디스플레이 기기 및 전자 기기 | |
CN113970949B (zh) | 一种快速响应的高速线性稳压器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |