CN1369913A - 降低电气杂讯的球阵列封装装置 - Google Patents

降低电气杂讯的球阵列封装装置 Download PDF

Info

Publication number
CN1369913A
CN1369913A CN 01103821 CN01103821A CN1369913A CN 1369913 A CN1369913 A CN 1369913A CN 01103821 CN01103821 CN 01103821 CN 01103821 A CN01103821 A CN 01103821A CN 1369913 A CN1369913 A CN 1369913A
Authority
CN
China
Prior art keywords
plane
contact layer
ball
internal connecting
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01103821
Other languages
English (en)
Other versions
CN1154187C (zh
Inventor
林蔚峰
吴忠儒
蔡进文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Integrated Systems Corp
Original Assignee
Silicon Integrated Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Integrated Systems Corp filed Critical Silicon Integrated Systems Corp
Priority to CNB011038217A priority Critical patent/CN1154187C/zh
Publication of CN1369913A publication Critical patent/CN1369913A/zh
Application granted granted Critical
Publication of CN1154187C publication Critical patent/CN1154187C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明揭露一种降低电气杂讯的球阵列封装装置,其包含一基座、多个焊球及多个内接式电容。该基座包含一接触层、一电源平面及一接地平面。该多个焊球,固着于该接触层之上。该多个内接式电容,设置于该接触层之上,且利用一导电胶电气连接至该电源平面及该接地平面,降低该电源平面及该接地平面之间的电气杂讯。

Description

降低电气杂讯的球阵列封装装置
本发明是关于一种降低电气杂讯的球阵列封装装置,特别是关于一种利用半导体封装技术将多个电容内嵌于电源平面及接地平面的球阵列封装装置。
随着半导体制做技术的进步,在一集成电路内往往内建有数十万甚至数百万颗晶体管。若该数十万颗晶体管同时处于工作的状态,例如同时开启或同时关闭,则将对电源供应造成瞬间的脉冲效应和电气杂讯,而使得该集成电路的运算结果处于一种不确定的状态。
为解决电源供应的稳压及电气杂讯的问题,已知的方法是在连接该集成电路的电路板上加入多个电容器以消除该电气杂讯。如图1是已知的一塑胶球阵列封装(PBGA)元件的俯视图。该球阵列封装元件11固着于一电路板13之上,而在该球阵列封装元件11四周设置多个外接式电容器12。各该多个外接电容器12电气连接至该球阵列封装元件11的电源平面及接地平面,以消除该电源平面及该接地平面之间的电气杂讯,
已知方法将造成电路板13上充斥着各种不同尺寸及种类的电容器,不仅造成高成本及大面积的缺点且不符合现今高科技产品轻薄短小的特性。
本发明的目的是为消除目前使用于球阵列封装元件的电气杂讯过滤方式的成本较高及使用面积较大的缺点。为了达到上述目的,本发明提供一种降低电气杂讯的球阵列封装装置,该装置利用半导体封装技术将多个内接式电容固着于本发明装置的基座之上,并将该多个内接式电容直接或经由一导通孔电气连接至本发明装置的电源平面及接地平面,以有效达成稳压及过滤电气杂讯的功能。
本发明的降低电气杂讯的球阵列封装装置,包含一基座、多个焊球及多个内接式电容,该基座包含一接触层、一电源平面及一接地平面,该多个焊球,固着于该接触层之上。该多个内接式电容,设置于该接触层之上,其利用一导电胶电气连接至该电源平面及该接地平面,以降低该电源平面及该接地平面之间的电气杂讯。
本发明将依照附图来说明,图中:
图1是已知的球阵列封装元件的俯视图;
图2是本发明的降低电气杂讯的球阵列封装装置的第一较佳实施例的俯视剖面图;
图3是本发明的降低电气杂讯的球阵列封装装置的第二较佳实施例的横切面图;
图4是本发明的降低电气杂讯的球阵列封装装置的第三较佳实施例的横切面图;及
图5是本发明的降低电气杂讯的球阵列封装装置的第四较佳实施例的横切面图。
图2是本发明的降低电气杂讯的球阵列封装装置的第一较佳实施例的俯视剖面图。该球阵列封装装置21包含一基座30。在该基座30的中央位置为一接地平面21,且在该接地平面24的上方固着多个接地球22。该接地平面的外部为一电源平面25,且在该电源平面25的上方固着多个电源球27;多个内接式电容23固着于该基座30之上,且电气连接于该接地平面24及该电源平面25。该内接式电容23的功能相当于图1的外接式电容12,用以进行稳压及滤除该电源平面25及该接地平面24之间的电气杂讯,该电源平面25外部设置多个讯号球26。本文中的接地球27、电源球27及讯号球26统称为焊球。该多个接地球22、该多个电源球27及该多个记号球26均可传送连接本发明装置的电路板13的电气讯号,并可利用传导原理将本发明装置21所产生的热能经由该电路板13释放出去。该接地平面24的电压位通常以符号Vss表示,在数字集成电路中常见的电压位为0伏特。该电源平面25的电压位通常以符号Vdd表示,在现今的数字集成电路中常见的电压位为3.3伏特。因该内接式电容23是以半导体封装技术内嵌于本发明的球阵列封装装置21之内,故就整体应用而言,可有效地降低该球阵列封装装置21的制造成本及使用面积。该内接式电容23并不限于任何材质,只要符合集成电路封装技术的均可适用。一种可行的内接式电容封装技术是在本发明的球阵列封装装置21进行植球后,以一执行表面粘着技术的机台将该内接式电容23固着于该电源平面25及该接地平面24之间。
图3是本发明的降低电气杂讯的球阵列封装装置的第三较佳实施例的横切面图,本实施例的球阵列封装装置21是为双层结构,第一层为一包含该电源平面25及该接地平面24的接触层36,而在该电源平面25及该接地平面24之间以一防焊漆(solder mask)34予以隔离,第二层为一用于传输电气讯号的讯号平面31,该讯号平面31的材质并不受任何限制,例如为常见的铜金属。在第一层和第二层间以一绝缘平面32予以隔离,该绝缘平面32并不受任何限制,常见的高分子树脂均可适用。该讯号平面31以一内嵌有导电材质的导通孔35和该电源平面25或该接地平面24相通,以达到电气讯号传送的功能,该内接式电容23可经由一粘着胶33固着于该接触层36之上。该粘着胶33并不限于任何材质,常见的红胶均可适用,该内接式电容23并经由一导电胶37电气连接于该电源平面25及该接地平面24之间,该导电胶37并不足于任何材质,常见的锡铅合金材质均可适用,该内接式电容23两侧分别为该接地球22、该电源球27及该讯号球26。值得注意的是,该内接式电容23的高度应小于该接地球22和该电源球27及该讯号球26的高度,以避免导致该球阵列封装装置21和该电路板13因接触面积不足而造成接触不良的问题。
图4是本发明的降低电气杂讯的球阵列封装装置的第三较佳实施例的横切面图,本实施例的球阵列封装装置是为四层结构,但亦可适用于其他层数的结构。因为图3的双层结构有一值得改进之处,即该接地平面24及电源平面25将被限制于一特定的区域,因此该内接式电容亦同样被限制于该特定区域。因此,虽然双层结构有成本较低的优点,但在使用上缺乏弹性。在现今球阵列封装已有趋向多层板的设计趋势下,可以选择将该内接式电容23固着于该球阵列封装装置21中安置较少元件的区域,以提高该球阵列封装装置21的使用效率。此外,该安置的区域可使用于该基座30的正面或反面,本发明并不作任何的限制,如图4所示,接触层36、电源平面25及接地平面24是位于该球阵列封装交置21的不同层,该电源平面25及该接地平面24可分别经由一内嵌有导电材质的导通孔35电气连接至该接触层36。该内接式电容23并经由一粘着胶33固着于该接触层36之上,并利用一导电胶37电气连接至该接地平面24及该电源平面25经由该导通孔35出现在该接触层36的相对位置41和12,以降低该电源平面25及该接地平面24之间的电气杂讯。
图5是本发明的降低电气杂讯的球阵列封装装置的第四较佳实施例的横切面图,本实施例的球阵列封装装置是为四层结构,但亦可适用于双层或其他层数的结构,图5的导电胶37的位置是位于该内接式电容23的下方,而图4的导电胶37的位置是位于该内接式电容23的两侧。图4和图5的导电胶37的功能均是将该内接式电容23透过该导电胶37而电气连接至该电源平面25及接地平面24,但差别在于两者在制做程序上的步骤和顺序有一些差异。图4的结构在制做程序上为先粘合该内接式电容23于该接触层36之上,再以该导电胶37电气连接该内接式电容23、该电源平面25及接地平面24。图5的结构在制做程序上为先粘合该导电胶37于该电源平面25及接地平面24之上,再以该内接式电容23固着于该导电胶37之上,而使该内接式电容23、该电源平面25及该接地平面24达成电气连接。
本发明的技术内容及技术特点已公开如上,然而本领域的熟练技术人员仍可能基于本发明的教示及公开而作种种不背离本发明精神的替换及修饰;因此,本发明的保护范围应不限于实施例所公开者,而应包括各种不背离本发明的替换和修饰,并为以下的权利要求所涵盖。

Claims (7)

1、一种降低电气杂讯的球阵列封装装置,包含:
一包含一接触层、一电源平面及一接地平面的基座;
多个焊球,固着于该接触层之上;及
多个内接式电容,设置于该接触层之上,且利用一导电胶电气连接至该电源平面及该接地平面,以降低该电源平面及该接地平面之间的电气杂讯。
2、根据权利要求1的装置,还包含以一粘着胶固着该多个内接式电容于该接触层。
3、根据权利要求1的装置,其中该接触层、该电源平面及该接地平面是分别位于该基座的不同层,且该接触层是经由一导通孔电气连接至该电源平面及该接地平面。
4、根据权利要求3的装置,其中该多个内接式电容是可自由设置于该接触层的任一区域。
5、根据权利要求1的装置,其中该电源平面及该接地平面是该接触层的一部分,该多个内接式电容是直接利用一导电胶耦合于该电源平面及该接地平面。
6、根据权利要求1的装置,其中该多个内接式电容的高度小于该多个焊球的高度。
7、根据权利要求1的装置,其中该内接式电容是利用表面粘着技术固着于该接触层之上。
CNB011038217A 2001-02-15 2001-02-15 降低干扰信号的球阵列封装装置 Expired - Fee Related CN1154187C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011038217A CN1154187C (zh) 2001-02-15 2001-02-15 降低干扰信号的球阵列封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011038217A CN1154187C (zh) 2001-02-15 2001-02-15 降低干扰信号的球阵列封装装置

Publications (2)

Publication Number Publication Date
CN1369913A true CN1369913A (zh) 2002-09-18
CN1154187C CN1154187C (zh) 2004-06-16

Family

ID=4653497

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011038217A Expired - Fee Related CN1154187C (zh) 2001-02-15 2001-02-15 降低干扰信号的球阵列封装装置

Country Status (1)

Country Link
CN (1) CN1154187C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930960A (zh) * 2009-06-25 2010-12-29 国际商业机器公司 集成电路芯片封装和形成方法
CN105448896A (zh) * 2014-08-29 2016-03-30 展讯通信(上海)有限公司 减小芯片外电容占用空间的集成封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930960A (zh) * 2009-06-25 2010-12-29 国际商业机器公司 集成电路芯片封装和形成方法
CN101930960B (zh) * 2009-06-25 2014-05-28 国际商业机器公司 集成电路芯片封装和形成方法
CN105448896A (zh) * 2014-08-29 2016-03-30 展讯通信(上海)有限公司 减小芯片外电容占用空间的集成封装结构
CN105448896B (zh) * 2014-08-29 2018-12-21 展讯通信(上海)有限公司 减小芯片外电容占用空间的集成封装结构

Also Published As

Publication number Publication date
CN1154187C (zh) 2004-06-16

Similar Documents

Publication Publication Date Title
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
US6194786B1 (en) Integrated circuit package providing bond wire clearance over intervening conductive regions
EP0680086B1 (en) Semiconductor device and method of producing said semiconductor device
US6274930B1 (en) Multi-chip module with stacked dice
US7902652B2 (en) Semiconductor package and semiconductor system in package using the same
US6833287B1 (en) System for semiconductor package with stacked dies
US7129571B2 (en) Semiconductor chip package having decoupling capacitor and manufacturing method thereof
US20070148821A1 (en) Thermally enhanced stacked die package and fabrication method
US20030199118A1 (en) Wire bonding method for a semiconductor package
US6448659B1 (en) Stacked die design with supporting O-ring
US9240372B1 (en) Semiconductor die having lead wires formed over a circuit in a shielded area
JPH06216297A (ja) 介挿体リードフレームを有する回路組立体
CN1489788A (zh) 用于半导体器件的非铸模封装
KR100963471B1 (ko) 로직 및 메모리 집적 회로의 패키징 방법, 패키징된 집적회로 및 시스템
EP4097761B1 (en) Freely configurable power semiconductor module
JP2005203775A (ja) マルチチップパッケージ
US20030127719A1 (en) Structure and process for packaging multi-chip
US20170047273A1 (en) Package structure and the method to fabricate thereof
US6337226B1 (en) Semiconductor package with supported overhanging upper die
EP1104026A2 (en) Ground plane for a semiconductor chip
WO2004080134A2 (en) High frequency chip packages with connecting elements
CN103050467A (zh) 封装结构及其制造方法
US6340839B1 (en) Hybrid integrated circuit
US6636416B2 (en) Electronic assembly with laterally connected capacitors and manufacturing method
US20240112997A1 (en) Multilayer package substrate with stress buffer

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TAIJI HOLDING CO., LTD.

Free format text: FORMER OWNER: XITONG SCIENCE AND TECHNOLOGY CO LTD

Effective date: 20091211

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20091211

Address after: Delaware

Patentee after: Silicon Integrated Systems Corporation

Address before: Taiwan, China

Patentee before: Xitong Science & Technology Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040616

Termination date: 20130215