CN1365520A - 半导体存储元件的制造方法 - Google Patents
半导体存储元件的制造方法 Download PDFInfo
- Publication number
- CN1365520A CN1365520A CN00810882A CN00810882A CN1365520A CN 1365520 A CN1365520 A CN 1365520A CN 00810882 A CN00810882 A CN 00810882A CN 00810882 A CN00810882 A CN 00810882A CN 1365520 A CN1365520 A CN 1365520A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- mask
- teos
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 34
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- 230000004888 barrier function Effects 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 10
- 239000003550 marker Substances 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical group [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 2
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical group [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012958 reprocessing Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 210000001364 upper extremity Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种制造半导体存储元件、特别是DRAM或FRAM元件的方法,该半导体存储元件具有硅衬底、设置在所述衬底上的中间氧化物层(1)、由铁电材料制成或由具有高介电常数的材料制成并设置在所述中间氧化物层上的上层(3)、借助用穿孔掩模中的开口(5)进行的刻蚀引入的延伸到硅衬底和上层之间的接触孔,在预先步骤中形成该接触孔。对于穿孔掩模,使用由在高温下稳定的材料制成,以便在高温下精确稳定,因而可在该层上依次淀积O3/TEOS－SiO2,而没有损伤该层。利用穿孔掩模对中间氧化物层(1)进行刻蚀,以便形成凹槽(8’)。在由此得到的结构上淀积由O3/TEOS－SiO2制成的层。通过刻蚀,从凹槽(8’)底部去掉由O3/TEOS－SiO2制成的层,然后为了形成直到与硅衬底的界面的接触孔,通过刻蚀降低凹槽(8’),露出后者。
Description
本发明涉及制造用于半导体存储元件、特别是DRAM或FRAM元件的接触孔的方法，该半导体存储元件具有硅衬底、设置在所述衬底上的中间绝缘层、设置在所述中间绝缘层上并由铁电材料制成或由具有高介电常数的材料制成的上层。
根据芯片设计或芯片布图，在大规模集成DRAM或FRAM中，当使用具有高介电常数的材料如BST(BST表示钛酸钡锶)和铁电材料如SBT(SBT表示钽酸锶铋)时，在接触孔的等离子体刻蚀期间需要穿过这些材料刻蚀到硅衬底。在这种情况下，为了防止对DRAM或FRAM的选定晶体管产生有害影响，必须避免在接触孔底部露出的单晶硅衬底的污染。
为此，公知的是进行两个光刻工艺步骤或两个光刻级。在这种情况下，在第一光刻工艺步骤中，利用抗蚀剂掩模通过等离子体刻蚀在铁电层中形成窗口。在第二光刻工艺步骤中，利用新的、更小的抗蚀剂掩模将实际接触孔向下刻蚀到硅衬底。虽然该常规方法导致避免接触孔底部的污染，但是使用两个光刻工艺步骤或光刻级的量是很复杂的。
DE4340419C2公开了一种制造具有其中形成接触孔的绝缘层的半导体器件的方法。在该公知方法中，在绝缘层上形成光刻胶穿孔掩模，并进行各向异性刻蚀以便形成一部分接触孔，而留下绝缘层的残余层厚。而且，去掉光刻胶掩模并在得到的结构上淀积TEOS层。然后各向异性刻蚀TEOS层，以便去掉部分接触孔底部的TEOS层。之后，借助刻蚀工艺完成了接触孔，该接触孔具有开口直径随着向上的方向上增加的结构。
DE19528746C1公开了一种在带有侧壁部分和底部的结构的表面部分上形成二氧化硅层的方法。
相应地，本发明的目的是提供前序部分所述类型的方法，该方法的目标是使用简化的、即单个光刻工艺。
该目的是通过权利要求1的主题实现的。本发明的有利演变体现在从属权利要求中。
换言之，根据本发明的方法是以使用在高温时稳定的、特别是由聚酰亚胺或photoimide制成的有机掩模层为基础的和以结合由有高介电常数的材料或铁电材料制成的上层的穿通刻蚀(etching-through)的绝缘材料(中间氧化物)的部分刻蚀为基础的。由此，除了小于或等于刻蚀步骤之后的掩模层的残余层厚的残余层厚之外，在绝缘层中形成了凹槽。
根据本发明，随后利用由O3/TEOS-SiO2(TEOS代表四乙基原硅酸盐)制成的层的保形淀积，侧向密封该凹槽。在这种情况下所要求的处理温度一般为400℃，并且是在高温下稳定的穿孔掩模层所能承受的，而不会产生退化效应。
用与隔板刻蚀的情况下相同的方式，氧化物刻蚀露出凹槽底部，通过刻蚀使所述底部向下降低到接触孔的底部。
另外，有机层用做穿孔掩模，然后被去掉。
为了只密封接触孔侧壁和晶片表面，接下来选择重新淀积O3/TEOS-SiO2且接触孔底部不淀积是有利的。接下来，在公知方式中，进行用于去掉可能被损伤的硅衬底材料的接触孔后处理，和接触孔的金属化。
根据本发明的方法对于光刻工艺来说进行得比常规方法简单。
下面利用参照附图解释的例子更详细地介绍本发明。
图中：
图1A-1D示意性地表示使用具有高介电常数的材料和铁电材料制造半导体存储元件的常规方法的步骤顺序，和
图2A-2G示意性地表示使用具有高介电常数的材料和铁电材料制造半导体存储元件的根据本发明的方法的步骤顺序。
为了更好地理解本发明，首先参照图1A-1D介绍使用具有高介电常数的材料和铁电材料制造半导体存储元件的常规方法。该常规方法要求使用两个光刻级或光刻步骤。
第一光刻级示于图1A和1B中，第二光刻级示于图1C和1D中。根据这些图，半导体存储元件由硅衬底11构成，图中未示出其精确结构，并且其上设置绝缘层1，绝缘层1的下面与硅衬底11的顶侧邻接。这个边界层一般由图1A-1D中的参考标记2表示。
绝缘层1的顶侧与具有高介电常数的连续层(或铁电层)邻接(在图1A中)，它一般表示为参考标记3。层3例如由BST(BST代表钛酸钡锶)构成。相反，铁电层3由例如SBT(SBT代表钽酸锶铋)构成。
首先利用抗蚀剂层4完全覆盖具有高介电常数的层3的顶侧。利用公知方式，将该抗蚀剂层4转换成具有多个开口5的抗蚀剂掩模(穿孔掩模4)。开口5用于将窗口6刻蚀到具有高介电常数的层3中，如图1B所示，该图已经示出了去掉抗蚀剂层4得到的下一方法步骤的结果。该抗蚀剂去除步骤还公知为抗蚀剂剥离。
如图1C所示，抗蚀剂层还施加于图1B的表面结构，该抗蚀剂层一般由参考标记7表示，并利用公知方式转换成在要向绝缘层1中引入接触孔的位置上具有穿孔的抗蚀剂掩模。借助第二光刻级通过抗蚀剂掩模的帮助而刻蚀绝缘层1，直到边界层2为止，形成接触孔，如图1D所示，该图已经示出了完全去掉抗蚀剂层7的下一步骤的结果。
上面介绍的刻蚀步骤通常包括等离子体刻蚀。
一般由参考标记8表示的接触孔具有一般的结构尺寸或直径d1为0.6μm，并且大约是具有直径d2的窗口6的一半。但是，这些尺寸不起限制作用，只是一种选择例子而已。
通过图1A-1D中所示的方法步骤实现的元件是接触孔8的底部(图1D)，即被该接触孔露出的单晶硅衬底(边界区域2)的表面没有被污染。在直接刻蚀(即当使用单刻蚀掩模时)到Si的情况下，将会污染等离子体，因此也将污染单晶硅衬底。为了防止对半导体存储元件的性能的有害影响，硅衬底必须不被污染。
下面参照图2A-2G介绍根据本发明的用于制造半导体存储元件的方法。根据本发明的方法不同于上面参照图1A-1D介绍的方法的地方在于：消除了一个光刻级或一个光刻步骤。因而，根据本发明的方法是以单光刻级为基础的。
在这种情况下，图2A-2G所示的结构对应图1A-1D的结构，并使用了相同的参考标记。
图2A对应图1A，不同的地方在于，在图2A所示的方法步骤中，没有使用由常规抗蚀剂制成的掩模，而是使用由有机材料如聚酰亚胺或photoimide制成的掩模(一般由4’表示)，该掩模材料对于由O3/TEOS-SiO2制成的层是稳定的，根据图2C在后来的方法步骤中淀积由O3/TEOS-SiO2制成的层。
图2A所示的方法步骤之后是图2B所示的方法步骤，该步骤使用开口5进行具有高介电常数的层3和凹槽8’向绝缘层1的刻蚀，就图1D的接触孔8而言，这还称为部分刻蚀。在图2B中所示的刻蚀步骤中，另外将掩模层4’去除到留下掩模层厚度dp的程度，这比凹槽8’的底部和与硅衬底的界面2之间的残余厚度d0更厚。对于接下来的工艺步骤，被穿孔掩模残余厚度dp必须大于或等于绝缘层残余厚度d0：dp≥d0。然而，该最后步骤不是绝对必须的，而只是举例而已。必须是，利用厚度dp的掩模，后来刻蚀步骤的选择性允许要刻蚀的厚度d0。
在下一工艺步骤中，如图2C所示，利用高度保形方式，在图2B所示的结构上淀积由O3/TEOS-SiO2制成的层，该层还给凹槽8’加衬里。该层表示为参考标记9。层9的目的是侧向密封区域6’中的具有高介电常数的层3和凹槽壁的区域中的绝缘层1。淀积层9的处理温度一般为400℃，并且是在高温下稳定的层4’所能承受的，而不会产生退化效应。
如图2D所示，与在为了露出穿孔掩模层4’的顶侧和凹槽8’的底部的隔板刻蚀的情况一样，接下来的下一工艺步骤是重新刻蚀。在该刻蚀工艺期间，层4’中的孔的上缘也被缩短。如图2E所示，该刻蚀工艺继续进行，直到凹槽8’的底部到达与硅衬底的界面2为止。然后，如图2F所示，去掉层4’(剥离)。
之后，再次选择淀积O3/TEOS-SiO2，如图2G所示，并由参考标记10表示。该选择的O3/TEOS-SiO2淀积在德国专利No.19528746中有详细说明，根据该专利，只涂敷具有高介电常数的层3的顶侧和接触孔8的侧壁，无论怎样，在接触孔8的底部没有淀积。接下来的工艺步骤(未示出)是，对接触孔8进行后处理，以便去除接触孔底部的硅衬底的可能损伤材料并金属化接触孔。
相应地，如图2A-2G所示，根据本发明的方法允许用一个光刻级引入接触孔，而不污染接触孔底部的单晶硅衬底。
Claims (6)
1、一种制造用于半导体存储元件、特别是DRAM或FRAM元件的接触孔的方法，该半导体存储元件具有硅衬底、设置在所述衬底上的中间绝缘层(1)、设置在所述中间绝缘层上并由铁电材料制成或由具有高介电常数的材料制成的上层(3)，该方法包括以下步骤：
在上层(3)上形成穿孔掩模，在后来淀积工艺期间呈现温度稳定性的材料用于穿孔掩模；
利用穿孔掩模，向中间绝缘层(1)中刻蚀上层(3)和凹槽(8’)，直到残余厚度(d0)；
在后来的淀积工艺中，在由此获得的包括穿孔掩模的结构上淀积由O3/TEOS-SiO2制成的层；
通过刻蚀，从凹槽(8’)的底部去掉由O3/TEOS-SiO2制成的层；和
为了产生直到与硅衬底的界面的接触孔，通过刻蚀降低凹槽(8’)，露出后者，由O3/TEOS-SiO2制成的层在刻蚀期间用做上层(3)的侧向密封剂。
2、如权利要求1的方法，其特征在于聚酰亚胺用做穿孔掩模的材料。
3、如权利要求1的方法，其特征在于photoimide用做穿孔掩模的材料。
4、如权利要求1、2或3的方法，其特征在于在接触孔底部的区域中露出硅衬底之后，除了接触孔底部之外，再次在该结构上淀积由O3/TEOS-SiO2制成的层。
5、如权利要求4的方法，其特征在于在重新淀积O3/TEOS-SiO2之前，剥离穿孔掩模材料。
6、如前述任一权利要求的方法，其特征在于由铁电材料、特别是SBT或PZT制成、或由具有高介电常数的材料、特别是BST制成的层用做上层(3)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19935130A DE19935130C1 (de) | 1999-07-27 | 1999-07-27 | Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement |
| DE19935130.9 | 1999-07-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1365520A true CN1365520A (zh) | 2002-08-21 |
| CN1187815C CN1187815C (zh) | 2005-02-02 |
Family
ID=7916150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB00810882XA Expired - Fee Related CN1187815C (zh) | 1999-07-27 | 2000-07-27 | 半导体存储元件的制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6716643B1 (zh) |
| EP (1) | EP1198833B1 (zh) |
| JP (1) | JP4028234B2 (zh) |
| KR (1) | KR100468814B1 (zh) |
| CN (1) | CN1187815C (zh) |
| DE (2) | DE19935130C1 (zh) |
| TW (1) | TW490810B (zh) |
| WO (1) | WO2001008215A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101366102B (zh) * | 2005-09-01 | 2010-10-06 | 美光科技公司 | 在介电材料中形成开口的方法 |
| CN108083225A (zh) * | 2016-11-21 | 2018-05-29 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060223332A1 (en) * | 2005-03-30 | 2006-10-05 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2827728B2 (ja) * | 1992-08-03 | 1998-11-25 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JP2787646B2 (ja) | 1992-11-27 | 1998-08-20 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH07240389A (ja) * | 1994-03-01 | 1995-09-12 | Mitsubishi Electric Corp | 半導体装置の製造方法、および半導体装置 |
| DE19528746C1 (de) | 1995-08-04 | 1996-10-31 | Siemens Ag | Verfahren zum Erzeugen einer Siliziumdioxidschicht auf Oberflächenabschnitten einer Struktur |
| US5914851A (en) * | 1995-12-22 | 1999-06-22 | International Business Machines Corporation | Isolated sidewall capacitor |
| US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| DE19640211A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen |
| US5723374A (en) * | 1996-12-27 | 1998-03-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming dielectric spacer to prevent poly stringer in stacked capacitor DRAM technology |
| US5780338A (en) * | 1997-04-11 | 1998-07-14 | Vanguard International Semiconductor Corporation | Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits |
| US6124165A (en) * | 1999-05-26 | 2000-09-26 | Vanguard International Semiconductor Corporation | Method for making openings in a passivation layer over polycide fuses using a single mask while forming reliable tungsten via plugs on DRAMs |
-
1999
- 1999-07-27 DE DE19935130A patent/DE19935130C1/de not_active Expired - Fee Related
-
2000
- 2000-07-27 EP EP00956113A patent/EP1198833B1/de not_active Expired - Lifetime
- 2000-07-27 DE DE50014323T patent/DE50014323D1/de not_active Expired - Lifetime
- 2000-07-27 WO PCT/DE2000/002555 patent/WO2001008215A1/de active IP Right Grant
- 2000-07-27 KR KR10-2001-7016781A patent/KR100468814B1/ko not_active IP Right Cessation
- 2000-07-27 JP JP2001512631A patent/JP4028234B2/ja not_active Expired - Fee Related
- 2000-07-27 US US10/048,192 patent/US6716643B1/en not_active Expired - Lifetime
- 2000-07-27 CN CNB00810882XA patent/CN1187815C/zh not_active Expired - Fee Related
- 2000-11-16 TW TW089115011A patent/TW490810B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101366102B (zh) * | 2005-09-01 | 2010-10-06 | 美光科技公司 | 在介电材料中形成开口的方法 |
| CN108083225A (zh) * | 2016-11-21 | 2018-05-29 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020035011A (ko) | 2002-05-09 |
| EP1198833A1 (de) | 2002-04-24 |
| DE50014323D1 (de) | 2007-06-21 |
| JP4028234B2 (ja) | 2007-12-26 |
| JP2003505883A (ja) | 2003-02-12 |
| US6716643B1 (en) | 2004-04-06 |
| EP1198833B1 (de) | 2007-05-09 |
| WO2001008215A1 (de) | 2001-02-01 |
| CN1187815C (zh) | 2005-02-02 |
| TW490810B (en) | 2002-06-11 |
| DE19935130C1 (de) | 2001-02-22 |
| KR100468814B1 (ko) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943498B2 (en) | Method of forming micro pattern in semiconductor device | |
| US6043164A (en) | Method for transferring a multi-level photoresist pattern | |
| US5856703A (en) | Integrated circuitry having a pair of adjacent conductive lines | |
| JP2001168205A (ja) | 半導体装置及びその製造方法並びに製造に用いるマスク | |
| KR960043106A (ko) | 반도체장치의 절연막 형성방법 | |
| CN1681084A (zh) | 在一种材料和用该材料加工的半导体结构中产生图形的方法 | |
| US6596609B2 (en) | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer | |
| US20080280444A1 (en) | Method of forming micro pattern of semiconductor device | |
| CN1187815C (zh) | 半导体存储元件的制造方法 | |
| US5445998A (en) | Method for the global planarization of surfaces of semiconductor integrated circuits | |
| JP2765561B2 (ja) | 微細空中配線の作製方法 | |
| US7186614B2 (en) | Method for manufacturing high density flash memory and high performance logic on a single die | |
| CN100437974C (zh) | 导线的制造方法以及缩小导线与图案间距的方法 | |
| US6624042B2 (en) | Fabrication process for a semiconductor component | |
| KR100295669B1 (ko) | 듀얼게이트산화막제조방법 | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| CN1249785C (zh) | 阶梯式开口的制造方法 | |
| KR100306374B1 (ko) | 반도체소자의콘택홀형성방법 | |
| US6281092B1 (en) | Method for manufacturing a metal-to-metal capacitor utilizing only one masking step | |
| KR910006446B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| US20020084479A1 (en) | High density capacitor using topographic surface | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100811249B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100281269B1 (ko) | 반도체소자의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050202 |