TW490810B - Method to produce a semiconductor-memory element - Google Patents

Description

490810 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（，） 本發明係關於一種半導體元件（特如是DRAM或 F RAM )用之接觸孔之製造方法，其包括矽基板及一種配 置於矽基板上之中間介電質層，其上配置一個由鐵電質 材料或介電常數較大之材料所構成之上層。 谭據晶片設計或晶片佈局，在高積體化之DRAM或 F RAM中在使用介電常數較大之材料，例如BST (鈦酸緦 鋇）’及使用鐵電質材料，例如，S B T (鉅酸鉍緦），在對 此種至矽基板之接觸孔進行電漿蝕刻中貫穿這些材料來 進行蝕刻是需要的。裸露在接觸孔底部上之單晶矽基板 之污染現象因此須加以避免，以便防止對DRAM或FRAM 之選擇電晶體有不良之影響。 爲了此一目的，則進行二個微影術步驟或二個微影術 平面’此種方式已爲人所知。在第一微影術步驟中，利 用電漿蝕刻藉由光罩而在鐵電質層中產生一種視窗。在 第一*微影術步驟中藉由一種新的較小光罩來對原來之接 觸孔進行蝕刻直至下方之矽基板爲止。此種傳統之方法 可防止該接觸孔底部之污染，但由於使用二個微影術步 驟（或平面）而非常昂貴。 \ DE 43 40 419 C2中揭示一種具有隔離層（其中形成一 種接觸孔）之半導體裝置之製造方法。在此種習知之方 / 法中，在隔離層上形成一種光阻孔遮罩且藉由非等向性 之蝕刻而在保留此隔離層之殘餘之層厚度之情況下形成 此接觸孔之一部份。此外，去除該光阻遮罩且在所形成 之結構上沈積一 -TEOS層。然後對TEOS層進行一種非 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） •-----------·裝 *—l·—訂--------- (請先閱讀背面之注意事項再填寫本頁) 490810 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（> ) 等向性之蝕刻以便去除部份接觸孔之έ部上之TEO S 層。然後藉由一種蝕刻過程而製成該接觸孔，此接觸孔 具有一種組態，其中開口直徑往向上之方向而增大。 由DE 19528746C1中已知一種方法可在一種結構（其 具有側壁區段和底部區段）之表面區段上產生二氧化矽 層。 本發明之目的是提供一種本文開頭所述技藝之方法， 其以一種簡化之唯一之微影術即可達成目的。 此目的是藉由申請專利範圍第1項之內容來達成。本 發明其它有利之形式敘述在申請專利範圍各附屬項中。 換言之，本發明之方法使用一種耐高溫之有機遮罩層 (其較佳是由聚醯亞胺或光醯亞胺所構成）且本發明涉 及介電質材料層（中間氧化物）之部份蝕刻以及結合其 下方之層（由介電常數較高之材料或鐵電質材料所構成） 之蝕刻過程。於是在介電質層中之埋入深度可達剩餘之 層厚度處，此種剩餘之層厚度較蝕刻步驟之後的遮罩層 之剩餘厚度還小或相等。 依據本發明，此種埋=入區須藉由〇3/TEOS-Si〇2所形成 之層之共形（conform)之沈積而在橫向（lateral)中被密 封。這樣所需之g程溫度典型上是4 0 0 °C且耐高溫之孔遮 罩層須可忍受而不會有退化效應。 氧化物鈾刻可類似於間隔支件蝕刻或間隔層（spacer) 蝕刻而使埋入區之底部裸露，埋入區之底部可藉由蝕刻 而下降至接觸孔之底部。 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝-----^----訂--------- (請先閱讀背面之注意事項再填寫本頁) 490810 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（4 ) 此外，有機層可用作孔遮罩且隨後命去除。 有利之方式是隨後進行一種〇3/TEOS-Si02之選擇式重 新沈積以便只密封此接觸孔之橫向壁以及此接觸孔底部 凹口下方之晶圓表面。然後以習知方式進行此接觸孔之 再蹲理以便去除可能已受損之砍基板材料，且進行此接 觸孔之金屬化。 本發明之方法因此就微影術而言較傳統方法還簡單。 本發明隨後依據圖式中之實施例來詳述。圖式簡單說 明·· 第1 A至1 D圖製造半導體記憶元件所用之傳統方法之 一序列步驟’其係使用介電常數較大之材料及鐵電質材 料。 第2A至2G圖本發明製造半導體記憶元件所用之方法 之一序列步驟，其係使用介電常數較大之材料及鐵電質 材料。 爲了使本發明更易了解，首先依據第1A至1D圖在使 用較大介電常數之材料及鐵電質材料之情況下詳述一種 半導體記憶元件之製造;方法。此種傳統之方法需使用二 v 個微影術平面或微影術步驟。 第一微影術平/面顯示在第1A和1B圖中，且第二微影 術平面顯示在第1C和1D圖中。依據這些圖式，半導體 記憶元件是由矽基板1 1所構成，其正確之結構未顯示， 矽基板1 1上配置一種介電質層1，其下側鄰接於矽基板 11之上側。此種邊界層顯示在第1 A至1 D圖中且以參考 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------A__w ^-----^----^--------- (請先閱讀背面之注意事項再填寫本頁) 490810 A7 B7 條正 補充 五、發明說明（φ ) 符號 2表示 ° 一種在第1A圖中連續之較大介電常數之層（或鐵電質 層)鄰接於介電質層1之上側，其是以參考符號3來表示且例如由BST (鈦酸緦鋇）所構成。但鐵電質層3例如亦可由SBT(鉅酸鉍緦）所構成 介電常數較大之此層3之上側首先完全由光阻層4所 覆蓋。光阻層4以習知之方式轉換成光罩（孔遮罩4 )， 其具有許多開口 5。開口 5用來蝕刻介電常數較大之層3 中之視窗6，如第1 B圖所示，其顯示下一步驟之結果， 其造成光阻層4被去除。此種光阻去除步驟亦稱爲光阻 剝除。 如第1 C圖所示，在第1 B圖之表面結構上塗佈一種光 阻層，其通常是以參考符號7表示且以習知之方式轉換 成光罩，其在介電質層1中應引入一種接觸孔之此位置 處具有缺口。此接觸孔藉由第一微影術平面藉助於光罩 來對介電質層1作蝕刻直至邊界層2爲止而產生，如第 1 D圖所示（其顯示下一步驟之結果），然後完全去除光阻 層7。 在先前所述之蝕刻步'驟中，其通常使用電漿蝕刻。 \ 此接觸孔（其通常是以參考符號8表示）所具有之典 型之結構大小或，直徑d !是0.6 // m且大約是視窗（其直徑 是d2 )之一半。但此種尺寸不是必要的’而只是舉例式 地選取。 •藉由第1 A至1 D圖之步驟可使接觸孔8之底部（第1 D 圖），即，單晶矽基板（邊界面2 )之由於此接觸孔而裸 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------裝-----：—訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 490810 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（r ) 露之表面，不受污染。在直接蝕刻（i卩，在使用唯一之 微影術遮罩）至矽時此電漿會受污染，單晶之矽基板因 此亦會受污染。爲了防止半導體記憶兀件之功能受到不 良影響，則矽基板不可受到污染。 本發明上述半導體記憶元件之製造方法現在依據第2A 至2G圖來詳述。本發明之方法不同於先前第1A至1D 圖中之方法之處是：可節省一個微影術平面或一個微影 術步驟。本發明之方法只涉及唯一之微影術平面。 只要第2A至2G圖所示之結構對應對第1A至1D圖 者，則使用具同之參考符號。 第2A圖對應第1 A圖，其不同點是：第2A圖中所示 之步驟中不使用由傳統光阻所構成之遮罩，而是使用一 種由有機材料（例如，聚醯亞胺或光醯亞胺）所構成之 通常以4’表示之遮罩，其中此遮罩材料可承受一種在稍 後之步驟中依據第2C圖所沈積之由〇//TEOS-Si02所構 成之層。 第2B圖所示之步驟是在第2A圖所示之步驟之後進 行，其中在使用此開口、之情況下對較大介電常數之層3 \ 及介電質層1中之埋入區8’進行蝕刻，這就第1D圖中之 接觸孔8而言亦^稱爲部份蝕刻。在第28圖所示之蝕刻步 驟中另外亦須剝蝕此遮罩層4’，以便保存一種遮罩層厚 度d p，其較此埋入區8 ’之底部和此種至矽基板之界面2 之間的剩餘厚度dP還大。對隨後之步驟而言重要的是·· 孔遮罩-剩餘厚度dP較此介電質·剩餘厚度d〇還大或相 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------4^ 裝-----^----訂--------- (請先閱讀背面之注意事項再填寫本頁) 490810 經濟部智慧財產局員工消費合作社印製 A7 B7 I、發明說明（^ ) 等，即，dp g do。但”相等”此種條件β非絕對必要’而是 只是舉例而已。重要的是：隨後之飽刻步驟之選擇性允 許以厚度dp之遮罩來蝕刻此do。 在第2C圖所不之下一^步驟中’在弟2B Η之結構上以 高共形（high conform)之方式沈積一層由〇3/TEOS-Si02 所構成之層，其亦覆蓋該埋入區8’。此層是以9表示。 爲了此層9，則層3之橫向或側向之密封在區域6 ’中是以 較大之電常數來達成而在埋入區之壁之區域中是以介電 質層1來達成。在沈積此層9時之製程溫度典型上是400 °C且須由耐高溫之層4'所承受而不會有退化效應。 如第2 D圖所示，下一步驟是一種重新蝕刻之過程，其 類似於間隔支件之蝕刻以便使孔遮罩層4’之上側以及埋 入區8 ’之底部裸露。在此種蝕刻過程中此層4 ’中之孔之 上部邊緣變短。如第2 E圖所不’此種餓刻過程須繼|買進 行一段時間直至此埋入區8’之底部已到達矽基板之界面 2爲止。因此，如第2F圖所示’去除此層4’（剝除）。 於是選擇性地重新沈積〇3/TEOS-Si02，第2G圖所示 且以參考符號來表芣。此種選擇性之〇3/TEOS-Si02- v 沈積詳述在德國專利文件1 9 5 28 746中。然後只對介電常 數較大之層3之;;上側及接觸孔8之側壁進行塗層，而接 觸孔8之底部上絕不進行沈積過程。然後進行一種未顯 示於圖中之步驟，然後對此接觸孔8作再處理，以便去 除此接觸孔底部上之矽基板之可能已受損之材料且使此 接觸孔金屬化。 張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4^ 裝-----^----訂---------^9 (請先閱讀背面之注意事項再填寫本頁) 490810 π年f月，日、 p -1 五、發明説明（ 第2 A至2 G圖中所示之本發明之方法然後允許以一種 唯一之微影術平面來引入一種接觸孔而不會使接觸孔底 部上之單晶矽基板受到污染。 符號說明 1…介電質層 2…邊界層 3.. .鐵電質層 4.. .光阻層 5…開口 6…視窗 7…光阻層 8…接觸孔 8丨…埋入區 9.. .由03/TE0S-Si〇2所構成之層 1 1…矽基板

Claims (1)

1. 490810 ABCD 正古/rr,¾ .V ^ nr* iff 年 if 六、申請專利祐圍 第891 1501 1號「半導體記憶元件之製造方法」專利（91年1月修正） 1 . 一種半導體記憶元件之接觸孔之製造方法，特別是針 (請先閱讀背面之注意事項再填寫本頁) 對DRAM或FRAM，其包括：一個矽基板，一個配置在 矽基板上之中間氧化物層（1 )，在此層（1 )上配置一種由 鐵電質材料或由介電常數較大之材料所構成之上層 (3)，其特徵爲以下步驟' 在該上層（3 )上形成一種孔遮罩，使用一種材料於此 孔遮罩中，此種材料在稍後之沈積過程中具有耐溫性； 藉由孔遮罩對此上層（3)及中間介電質層（1)中之埋 入區8’進行蝕刻直至一種剩餘厚度（do)爲止； 在稍後之沈積過程中在這樣所得到之結構（包括該 孔遮罩）上沈積一種由〇3/TEOS-Si02所構成之層； 藉由蝕刻使埋入區（8')之底部之由03/TE0S-Si02所 構成之層被去除； 藉由蝕刻使埋入區（8’）下降以便產生該接觸孔直至 矽基板之界面爲止而使矽基板裸露，此種由o3/teos-Si02所構成之層在蝕刻時作爲上層（3)之側面密封用。 2 ·如申請專利範圍第1項之方法，其中使用聚醯亞胺 (polyimid)作爲孔遮事用之材料。 經濟部智慧財產局員工消費合作社印製 3 .如申請專利範圍第1項之方法，其中使用光醯亞胺 (photoimid)作爲孔遮罩用之材料。 4 ·如申請專利範圍第1、2或3項之方法，其中在接觸孔 底部區中使矽基板裸露之後在接觸孔底部之空出區下 方重新在此結構上沈積一種由〇3/TEOS-Si02所構成之 層。 -1 0 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 490810 A8 B8 C8 D8 補充 六、申請專利範圍 5 .如申請專利範圍第4項之方法，其中在重新沈積 〇3/TEOS-Si02層之前剝除此孔遮罩材料。 6·如申請專利範圍第1項之方法，其中使用一種由鐵電 質材料（特別是SBT或PZT)或由介電常數較大之材料 (特別是BST)所構成之層作爲上層。 ^------------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）