CN1364281A - 图象生成设备 - Google Patents
图象生成设备 Download PDFInfo
- Publication number
- CN1364281A CN1364281A CN01800403A CN01800403A CN1364281A CN 1364281 A CN1364281 A CN 1364281A CN 01800403 A CN01800403 A CN 01800403A CN 01800403 A CN01800403 A CN 01800403A CN 1364281 A CN1364281 A CN 1364281A
- Authority
- CN
- China
- Prior art keywords
- graphic
- graphic element
- geometric manipulations
- environment
- graphics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/04—Texture mapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Processing Or Creating Images (AREA)
- Image Generation (AREA)
- Image Processing (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明提供一种图象生成设备,包括二个用于并行地进行用来表达各有关图象的几何处理以生成图形元素表的向量处理器,一个用于根据这些图形元素表进行图形处理的图形处理器,以及一个仲裁器。该图形处理器包括:二个用于存储和图形元素表对应的图形环境以及对该图形环境的标识信息的缓冲器和一个一旦从该仲裁器输入图形元素表从这些缓冲器读出一特定图形环境以进行图形处理的单元。每个向量处理器生成图形元素表,其中图形元素表具有作为其内容的由分配给每个向量处理器的几何处理规定的图形环境的标识信息。
Description
技术领域
本发明涉及计算机图形中使用的图象生成设备。
背景技术
在计算机图形中,要显示的物体是通过在一个模型中组合多个多边形制成的。利用坐标列(x,y,z,w)表示各多边形的有关顶点。根据可见点位置对有关顶点进行坐标转换,并且接着根据距离进行全视觉(through-vision)变换。换句话说,以使远离某目视点的位置看起来较小的方式进行变换。上述相继处理称为“几何处理”。通过几何处理得到每个多边形的顶点坐标列。把这些顶点坐标列作为显示表(图形元素表)发送到图形处理装置。
该图形处理装置根据该显示表在帧存储器中画出基本图形。把制图结果从数字信号变换成模拟信号并接着在显示器上显示。由于以每个视频速率,例如每1/60秒,更新制图结果,在该显示器的屏幕上显示移动画面。上述相继的图形处理称为“绘制处理”。
近年来,半导体技术显著发展,从而有可能实现把帧存储器和图形处理装置一起安装在一块LSI(大规模集成电路)上。该图形处理装置包括大量平行设置的电路,这种大量电路的平行布局和其中频繁重复简单处理的绘制处理相协调的。另外,如果把存储器安装在未使用的区域中,可以加宽帧处理器的带宽。由于这个原因,和常规技术相比,可以明显改进图形处理装置的性能,尤其是象素驱动速度。另一方面,对应的几何处理的性能变为相对不足。换言之,即使可以在帧存储器制出更多的多边形,计算有关多边形的顶点坐标的处理被推迟。
为了解决上述问题,为图形处理装置并行地设置执行几何处理的几何引擎是有效的。然而,在绘制图形中,由于要预先确定大量作为参数的图形环境,例如大量剪裁区、大量半透明处理速度等等,并且由于各个几何引擎中所使用的各种参数是彼此不同的,必须为每个几何引擎改变图形处理装置的输入。但是,如果每一次都改变图形环境,制图装置的输入级的开销太大。另外,图形环境的改变干扰高速缓存的相关性(一致性)并且显著地降低高速缓存命中率。
技术内容
本发明是在上述情况下做出的,从而本发明的一个目的是提供一种能解决上述问题的图象生成设备。
为了解决上述问题,依据本发明提供一种图象生成设备,其包括:多个几何处理装置,用于并行地进行用来表达各有关图象的几何处理以便生成多个图形元素表;图形处理装置,用于根据这些图形元素表进行图形处理;以及一个仲裁器,用于仲裁该多个几何处理装置生成的多个图形元素表以便把这些图形元素表引导到该图形处理装置;其中该图形处理装置包括一个缓冲器,用于存储和多个图形元素表对应的图形环境的以及对图形环境的标识信息,并且包括用于一旦从该仲裁器输入多个图形元素表时从该缓冲器读出一特定图形环境以便进行图形处理的装置;并且其中该多个几何处理装置中的每个装置生成图形元素表,而且图形元素表具有作为其内容的图形环境标识信息,该图形环境是由分配给每个几何处理装置的几何处理规定的。
在本说明书中,图形环境指的是多边形定义信息,即在例如通过多边形形成图形的情况中为图形区域设定信息和多边形生成信息。图形区域设定信息指的是图形区域的偏置坐标以及制图剪裁区域的坐标,其中制图剪裁区域的坐标用于在多边形的坐标存在于该图形区域的外面的情况下消除制图。多边形信息通常是由多边形属性信息和顶点信息构成的。多边形属性信息指的是那些周知的指示浓淡处理方式、α调色方式、纹理变换方式等等的信息。顶点信息指的是有关顶点绘制区内坐标、顶点纹理区内坐标、顶点颜色等的信息。上述信息是大长度数据,从而在绘制处理装置的前级处频繁改变上述信息会造成额外开销。在上述情况下,在本发明中,图形环境本身是在图形处理装置一侧保持的,并且绘制处理装置根据图形环境的标识信息指示适当的图形环境。该图形处理装置读出该指示的图形环境并且使图形处理服从所指示的图形环境。借助上述操作,并行进行几何处理时所出现的开销被减少。
在一优先实施例中,在该缓冲器中存储多个几何处理装置的每个中的不同的图形环境类别。此外,多个几何处理装置的每一个设计成生成包含表示图形的优先级的信息的图形元素表,并且仲裁器设计成在多个图形元素表彼此竞争时把优先级上更高的图形元素表引导到该图形处理装置。在图形环境的改变意味着只对某时区禁止的情况下,该仲裁器设计成当按时序方式在从某几何处理装置发送的图形元素表的一特定字段中设定一个特定的代码时阻塞来自其它几何处理装置的图形元素表。
在更有效地进行图象处理的情况下,该多个几何处理装置中的至少一个包含一个进行公式几何处理的处理器,并且至少另一个几何处理装置包含一个和另一个处理器紧耦合的处理器从而和上述另一个处理器协同地进行非公式几何处理。
从下面结合附图的详细说明中本发明的这些以及其它目的和优点会变得更加清楚,
附图说明
图1示出一种依据本发明的一实施例的娱乐设备的内部结构;
图2是一个概念解释图,示出依据该实施例的几何处理;
图3示出通过第二VPU进行的算术处理生成的图象的一个例子;
图4示出一个例子,其中第一VPU异步生成的图象叠加在图3中示出的图象上,而第二VPU通过用于GS的总线进行穿插。
图5示出GS的结构以及它的外围件的连接状态;
图6示出如何在显示表中指示图形环境的一个例子;以及
图7示出当合并显示表时从第一VPU输出的显示表在时间目标区上优先于其它显示表。
具体实施方式
现在,参照各附图更详细地说明一优先实施例,其中把依据本发明的图象生成设备应用于对娱乐生成计算机图形图象的娱乐设备。
依据该实施例的娱乐设备设计成根据记录在诸如CD-ROM和DVD-ROM的可互换媒体上的程序或数据在显示器上利用多边形表示移动画面并且从扬声器输出和移动画面对应的声音。
图1示出该娱乐设备的内部结构。该娱乐设备1具有由主总线B1和子总线B2组成的二条总线,通过总线接口INT这些总线B1和B2互相连接或断开。
主总线B1和主CPU(中央处理器)10、主存储器11、主DMAC(直接存储器存取控制器)12、MPEG(运动图象专家组)译码器(MDEC)
13、第二向量处理器(VPO1,以下称为“第二VPU”)21和GIF(图形合成器接口)30连接,其中主CPU10由微处理器、第一向量处理器(VPU(向量处理器)0,以下称为“第一VPU”)20等等构成,主存储器11由RAM(随机存取存储器)构成,并且GIF30充当第一VPU20和第二VPU21的仲裁器。另外,主总线B1通过GIF30和图形处理装置(图形合成器,以下称为“GS”)31连接。GS31和生成视频输出信号的CRTC(CRT控制器)33连接。
当娱乐设备1启动时,主CPU10通过总线接口INT从子总线B2上的ROM17读启动程序并执行该启动程序以便运行操作系统。主CPU10还控制媒体驱动器60以从媒体61读取应用程序或数据,它允许把该应用程序或数据存储在主存储器11中。另外,主CPU10协同第一VPU20对从媒体61读出的各种数据,例如构成多个基本图形(多边形)的三维物体数据(多边形的顶点(代表点)的数据,等等),进行几何处理以便生成显示表。
在主CPU10内设置一个称为“SPR(便笺式RAM)”的高速存储器,用于暂时地存储和第一VPU20合作进行的几何处理的结果。
第一VPU20进行几何处理的同时,第二VPU21进行几何处理,以便生成显示表。第一VPU20和第二VPU21生成的显示表通过GIF30传送到GS31。GS31根据这些显示表进行绘制处理。GIF30基本上进行仲裁,从而把这些显示表传送到GS31时由第一VPU20和第二VPU21生成的显示表彼此不会冲突。在该实施例中,对GIF30添加了按照较高优先级排列这些显示表并且按次序向GS31传送更优先的显示表的功能。当各个VPU20和21生成显示表时,通常在标记区中说明代表该显示表的优先级的信息。替代地,可以由GIF30判断各个显示表的优先级。
后面会更详细地说明第一VPU20、第二VPU21和GS31。
主DMAC12根据总线接口INT的状态进行对和主总线B1连接的有关电路的DMA传送控制并且进行对和子总线B2连接的有关电路的DMA传输控制。
MDEC13和主CPU10相并行地运行并且扩展通过MPEG(运动图象专家组)系统、JPEG(联合图象专家组)系统等压缩的数据。
另一方面,子总线B2和下述连接:由微处理器等构成的子CPU14,由RAM构成的子存储器15,子DMAC16,其中存储着例如操作系统的程序的ROM17,读出声音存储器41中存储的声音数据并把该声音数据作为声频输出予以输出的声音处理器(SPV)40,通过公用线路等进行数据的发送/接收的通信控制器(ATM)50,用于安装媒体61例如CD ROM或DVD-ROM的媒体驱动器60,以及输入部分70。该输入部分70包括用于连接操作设备81的连接端子71,用于连接存储器卡MC的连接端子72,用于从外部输入图象数据的视频输入电路73,以及用于从外部输入声频数据的声频输入电路74。
子CPU14根据ROM17中存储的程序进行各种操作。子DMAC16只在总线接口INT断开主总线B1和子总线B2的状态下控制对连接到子总线B2上的有关电路的DMA传输等。
接着,更详细地说明按上述构建的该娱乐设备1中的作为特色的几何处理。
如上面所说明,在本实施例中,第一VPU20和第二VPU21同时运行,从而能够进行适应于高速绘制处理的几何处理。
第一VPU20包括多个算术地运算浮点实数的运算单元,并且在第二VPU21运行的同时由这些运算单元进行浮点运算。在该实施例中,主CPU10中的微处理器和第一VPU20彼此紧耦合,从而协同地进行几何处理中多边形单元需要实现的精细运算的算术处理。接着,第一VPU20生成带有多边形定义信息的显示表,该多边形定义信息例如是通过上述算术处理作为其内容得到的顶点坐标列或浓淡处理方式。
多边形定义信息本质上包含图形区域设定信息和多边形信息。前面说明了图形区域设定信息以及多边形信息的内容。
第二VPU21按和第一VPU20相同的方式运行,即它包括多个算术上运算浮点实数的运算单元并且独立于第一VPU20的运行由这些运算单元进行浮点运算。接着,第二VPU21生成显示表,该显示表具有通过操作设备81的操作以及矩阵运算可以生成图象的信息作为其内容,例如相对简单的二维多边形定义信息,该定义信息可以通过例如对具有简单形状的物体(例如建筑物或交通工具)的全视觉变换、平行光源计算或二维曲面生成处理而产生。
图2示出第一VPU20和第二VPU21生成显示表的过程。
即,通过有关的VPU20和21分别对用“DMA标记”标识的三维物体(X,Y,Z坐标列组)进行坐标变换,从而生成用“DMA标记”和“GIF标记”标识的二维显示表。合并这些显示表并发送到GIF30。
尽管结构上第一VPU20和第二VPU21是相同的,它们分别充当几何引擎负责内容不同的算术处理。
通常,把需要复杂移动计算(非公式几何处理)的角色等的运动的处理分配给第一VPU20,并把需要大量简单多边形的物体,例如背景建筑物或类似物的处理(公式几何处理)分配给第二VPU21。
另外,第一VPU20进行和视频速率同步的宏算术处理,而把第二VPU21设置成运行上和GS31同步。出于这个目的,第二VPU21包括一条和GS31直接连接的直接通路。相反,第一VPU20设计成容易进行复杂处理的编程。这就是第一VPU20和主CPU10的微处理器紧耦合的原因。
图3示出通过第二VPU21进行的算术处理生成的图象,而图4示出第二VPU21叠加由第一VPU20异步生成的图象,这是通过用于GS31的总线进行穿插的。
在本实施例中能由这二个VPU20和21确定所需任务和进程的原因在于,该设备的专用于娱乐性多媒体。如果它是一个通用设备,恐怕会出现各种寄存器的再处理或者出现浮点算术流水线的失调。
接着更详细地说明作为娱乐设备1的另外的特色的GIF30和GS31。
如前面所说明,GF30包括按更高优先级的次序向GS31传输显示表的功能。
如图5中所示,GS包括一个环境选择器311、一对图形环境缓冲器3R和313以及一个绘制处理机构(绘制逻辑,“RL”)314。RL314本身在技术上是周知的。
第一图形环境缓冲器(GCO,以下称为“第一GC”)312存储用于第一VPU20为多对参数组的各种图形环境以及它们的标识信息,而第二图形环境缓冲器(GC1,以下称为“第二GC”)313存储用于第二VPU20为多对参数组的各种图形环境以及它们的标识信息。可以根据娱乐目的任意设定那些应在GC312或313一侧保持的图形环境。
环境选择器311根据从GIF30通知的环境ID(GCO/GC1)向第一GC312或者第二GC313输出适当的图形环境。
RL314利用图形环境和显示表进行绘制处理并在帧缓冲器或存储器32中画多边形。由于帧存储器32还可以用作为纹理存储器,帖存储器32可以对画出的多边形贴上该帧存储器中的象素图象以作为纹理。
如前面所说明,由于GS31事先把图表环境存储到第一GC312和第二GC313中,若指定要使用哪些图形环境,显示表中的内容是充足的,这造成不仅缩短显示表本身的长度并且还可以明显地减少RL314的输入级处的开销。由于这个原因,从几何处理到绘制处理的整个图象处理是高效率的和高性能的。
此外,由于通过描述显示表中的环境ID和标识信息仲裁地选择要使用第一GC312和第二GC313中存储的那个图形环境,如果事先约定如何由第一VPU20和第二VPU21识别要使用的环境,则如图5中所示可以由GIF30合并来自有关VPU20和21的不同显示表,这是非常有用的。
尽管如上面所说明减少了图形环境改变时的开销,存在着其中绝对禁止想进行图形环境改变的情况,例如VPU20和21中的任何一个正在把帧存储器32的公用区用作为主区的情况下。
对于这种情况,在GIF30中设置一种绝对禁止改变图形环境的模式。具体地,当在时序方式下从一个VPU发送的显示表的一个特定字段(例如,图2中示出的显示表中“GIF标记”后面的一个区段)被设置一特定码(例如,诸如“EOP”的标志)时,阻塞来自其它VPU的显示表。
利用一具体例子说明上述例子。
图6和7示出如何分别在各个VPU20和21生成的显示表中指示图表环境的例子。在这张图中,左侧示出从第一VPU20输出的显示表,中间示出从第二VPU21输出的显示表,而右侧示出由GIF130合并的显示表。坐标轴代表时间。
图6示出一个例子,其指明在第一VPU20里在环境0(表示该图形环境存储在第一GS312里的ID)的图形环境之中使用用“XBO”或类似物标识的参数,而在第二VPU21里在环境1(表示该图形环境存储在第二GS313里的ID)的图形环境之中使用用“XCO”或类似物标识的参数。顺序地沿着时序合并显示表,并且如该图中所示,它通过“GIF标记”和环境ID不费心地标识显示表是从第一VPU20和第二VPU21中的哪一个生成的。图中“idol”表示备用状态。
图7示出从第一VPU20输出的某显示表在某时间目标区由GIF30合并时通过在“GIF标记”区段中描述“EOP”优先于其它显示表。在上述操作期间,用于第一VPU20的图形环境在不受第二VPU21的中断下传送到RL314。
如上面所说明,在依据该实施例的娱乐设备1中,由于利用GS31并行地部署执行几何处理的第一VPU20和第二VPU21,由于在GS一侧提供各个VPU20和21中使用的图形环境,并且由于显示表的内容只是用来标识要使用的图形环境的信息,当GS31输入级处的环境改变时可以同时实现高效率的几何处理和减少发生的负载。
该实施例示出一个其中把二个VPU20和21用作为几何引擎的例子。然而,不用说VPU的数量可以是三个或者更多,并且可使用其它功能上等同于VPU的算术处理装置。另外,依据本发明的图象处理设备不限于为娱乐设备1,而是还可应用于类型相同的图象生成设备。换言之,要画的图象可以不必总是用于娱乐的计算机图形图象,而且图象环境不必总是由该实施例中的图象环境限制。
从上面的说明显而易见,本发明提供在进行几何处理的同时抑制绘制处理前级处的开销的固有优点。
上述对本发明的优先实施例的说明是出于示范和描述的目的给出的。它不意味着把本发明拘泥于或限制于所公开的确切形式,而是根据上述原理各种修改和变型是可能的或者可以在实施本发明中得到。这些实施例是出于解释本发明的原理以及它的实际应用的目的而选择和说明的,以便使业内人士在各种实施例中使用本发明并且带有适应于预期的实际应用的各种修改。本发明的范围是在附属的权利要求书以及等同品中定义的。
Claims (6)
1.一种图象生成设备,包括:
多个几何处理装置,用于并行地进行用来表达各有关图象的几何处理以便生成多个图形元素表;
图形处理装置,用于根据所述多个图形元素表进行图形处理;以及
一个仲裁器,用于仲裁所述多个几何处理装置生成的多个图形元素表以便把所述多个图形元素表引导到所述图形处理装置;
其中所述图形处理装置包括一个缓冲器,用于存储和所述多个图形元素表对应的图形环境以及对所述图形环境的标识信息,并且包括用于一旦从所述仲裁器输入所述多个图形元素表,则从所述缓冲器读出一特定图形环境以便进行图形处理的装置;并且
其中所述多个几何处理装置中的每个装置生成所述图形元素表,并且所述图形元素表具有作为其内容的图形环境标识信息,所述图形环境是由分配给所述几何处理装置的每一个的几何处理规定的。
2.如权利要求1所述的图象生成设备,其中在所述缓冲器中存储该多个几何处理装置的每一个中类别不同的图形环境。
3.如权利要求1所述的图象生成设备,其中在所述多个几何处理装置的每一个生成包含着表示图形的优先级的信息的所述图形元素表;
其中当多个图形元素表彼此竞争时所述仲裁器把优先级更高的图形元素表引导到所述图形处理装置。
4.如权利要求1所述的图象生成设备,其中当按时序方式在从某几何处理装置发送的该图形元素表的一特定字段中设定一个特定的代码时所述仲裁器阻塞来自其它几何处理装置的图形元素表。
5.如权利要求1所述的图象生成设备,其中所述多个几何处理装置中的至少一个包括一个进行公式几何处理的处理器,并且至少另一个几何处理装置包括一个和另一个处理器紧耦合的处理器从而协同所述另一个处理器进行非公式几何处理。
6.如权利要求1所述的图象生成设备,其中要画的图象包括用于娱乐的计算机图形图象。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP058053/00 | 2000-03-02 | ||
JP058053/2000 | 2000-03-02 | ||
JP2000058053A JP3543942B2 (ja) | 2000-03-02 | 2000-03-02 | 画像生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1364281A true CN1364281A (zh) | 2002-08-14 |
CN1205592C CN1205592C (zh) | 2005-06-08 |
Family
ID=18578704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB018004032A Expired - Lifetime CN1205592C (zh) | 2000-03-02 | 2001-03-01 | 图象生成设备 |
Country Status (15)
Country | Link |
---|---|
US (1) | US7079146B2 (zh) |
EP (1) | EP1175662B1 (zh) |
JP (1) | JP3543942B2 (zh) |
KR (1) | KR100725331B1 (zh) |
CN (1) | CN1205592C (zh) |
AU (1) | AU3603301A (zh) |
BR (1) | BR0105433A (zh) |
CA (1) | CA2370644A1 (zh) |
DE (1) | DE60105510T2 (zh) |
HK (1) | HK1042153A1 (zh) |
MX (1) | MXPA01010828A (zh) |
NZ (1) | NZ514828A (zh) |
RU (1) | RU2001129171A (zh) |
TW (1) | TW572766B (zh) |
WO (1) | WO2001065491A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100397424C (zh) * | 2003-09-23 | 2008-06-25 | 旭上绘图股份有限公司 | 用于减少图形绘示系统的记忆体流量的设备及其方法 |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7233998B2 (en) * | 2001-03-22 | 2007-06-19 | Sony Computer Entertainment Inc. | Computer architecture and software cells for broadband networks |
US7496917B2 (en) * | 2003-09-25 | 2009-02-24 | International Business Machines Corporation | Virtual devices using a pluarlity of processors |
US7146529B2 (en) * | 2003-09-25 | 2006-12-05 | International Business Machines Corporation | System and method for processor thread acting as a system service processor |
US20050071578A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for manipulating data with a plurality of processors |
US7318218B2 (en) * | 2003-09-25 | 2008-01-08 | International Business Machines Corporation | System and method for processor thread for software debugging |
US7236998B2 (en) * | 2003-09-25 | 2007-06-26 | International Business Machines Corporation | System and method for solving a large system of dense linear equations |
US20050071828A1 (en) * | 2003-09-25 | 2005-03-31 | International Business Machines Corporation | System and method for compiling source code for multi-processor environments |
US7478390B2 (en) * | 2003-09-25 | 2009-01-13 | International Business Machines Corporation | Task queue management of virtual devices using a plurality of processors |
US7516456B2 (en) * | 2003-09-25 | 2009-04-07 | International Business Machines Corporation | Asymmetric heterogeneous multi-threaded operating system |
US7475257B2 (en) * | 2003-09-25 | 2009-01-06 | International Business Machines Corporation | System and method for selecting and using a signal processor in a multiprocessor system to operate as a security for encryption/decryption of data |
US7415703B2 (en) * | 2003-09-25 | 2008-08-19 | International Business Machines Corporation | Loading software on a plurality of processors |
US7549145B2 (en) * | 2003-09-25 | 2009-06-16 | International Business Machines Corporation | Processor dedicated code handling in a multi-processor environment |
US7523157B2 (en) * | 2003-09-25 | 2009-04-21 | International Business Machines Corporation | Managing a plurality of processors as devices |
US7444632B2 (en) | 2003-09-25 | 2008-10-28 | International Business Machines Corporation | Balancing computational load across a plurality of processors |
US7389508B2 (en) * | 2003-09-25 | 2008-06-17 | International Business Machines Corporation | System and method for grouping processors and assigning shared memory space to a group in heterogeneous computer environment |
US7363397B2 (en) * | 2004-08-26 | 2008-04-22 | International Business Machines Corporation | System and method for DMA controller with multi-dimensional line-walking functionality |
US7240137B2 (en) * | 2004-08-26 | 2007-07-03 | International Business Machines Corporation | System and method for message delivery across a plurality of processors |
US7240182B2 (en) * | 2004-09-16 | 2007-07-03 | International Business Machines Corporation | System and method for providing a persistent function server |
US20060070069A1 (en) * | 2004-09-30 | 2006-03-30 | International Business Machines Corporation | System and method for sharing resources between real-time and virtualizing operating systems |
US7290112B2 (en) * | 2004-09-30 | 2007-10-30 | International Business Machines Corporation | System and method for virtualization of processor resources |
US7506325B2 (en) | 2004-10-07 | 2009-03-17 | International Business Machines Corporation | Partitioning processor resources based on memory usage |
US20060080661A1 (en) * | 2004-10-07 | 2006-04-13 | International Business Machines Corporation | System and method for hiding memory latency |
US7512699B2 (en) * | 2004-11-12 | 2009-03-31 | International Business Machines Corporation | Managing position independent code using a software framework |
JP2007080029A (ja) * | 2005-09-15 | 2007-03-29 | Kgt Inc | 複数の3次元コンピュータグラフィックスを合成して1つに統合する方法 |
WO2008066292A1 (en) * | 2006-12-02 | 2008-06-05 | Electronics And Telecommunications Research Institute | Apparatus for providing and transforming shader of 3d graphic system |
CN105469354A (zh) * | 2014-08-25 | 2016-04-06 | 超威半导体公司 | 图形处理方法、系统和设备 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2770598B2 (ja) | 1990-06-13 | 1998-07-02 | 株式会社日立製作所 | 図形表示方法およびその装置 |
JPH05189550A (ja) | 1992-01-10 | 1993-07-30 | Hitachi Ltd | 画像処理装置 |
JP3098342B2 (ja) | 1992-11-26 | 2000-10-16 | 富士通株式会社 | 並列処理装置における処理順序指定方式 |
JPH06332430A (ja) | 1993-05-20 | 1994-12-02 | Toshiba Corp | 高品質文字パターンの作成方法及び高品質文字の出力装置 |
US5546524A (en) * | 1993-12-15 | 1996-08-13 | International Business Machines Corp. | Method and apparatus for interlocking graphical objects |
JPH08138059A (ja) | 1994-11-04 | 1996-05-31 | Hitachi Ltd | 並列プロセッサを用いる表示装置 |
US6331856B1 (en) | 1995-11-22 | 2001-12-18 | Nintendo Co., Ltd. | Video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing |
JP3268591B2 (ja) * | 1995-11-22 | 2002-03-25 | 株式会社日立製作所 | グラフィックスプロセッサでの並列処理方法 |
JP3232236B2 (ja) | 1996-04-05 | 2001-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グラフィック処理システム |
JPH09288477A (ja) * | 1996-04-19 | 1997-11-04 | Mitsubishi Electric Corp | 画像表示制御装置 |
JP3681026B2 (ja) | 1997-03-27 | 2005-08-10 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置および方法 |
TW531706B (en) * | 2000-07-20 | 2003-05-11 | Ibm | Method and apparatus in a data processing system for dynamic graphics context switching |
US6885378B1 (en) * | 2000-09-28 | 2005-04-26 | Intel Corporation | Method and apparatus for the implementation of full-scene anti-aliasing supersampling |
-
2000
- 2000-03-02 JP JP2000058053A patent/JP3543942B2/ja not_active Expired - Lifetime
-
2001
- 2001-03-01 AU AU36033/01A patent/AU3603301A/en not_active Abandoned
- 2001-03-01 US US09/797,514 patent/US7079146B2/en not_active Expired - Lifetime
- 2001-03-01 WO PCT/JP2001/001582 patent/WO2001065491A1/en active IP Right Grant
- 2001-03-01 EP EP01908211A patent/EP1175662B1/en not_active Expired - Lifetime
- 2001-03-01 NZ NZ514828A patent/NZ514828A/xx not_active IP Right Cessation
- 2001-03-01 KR KR1020017013978A patent/KR100725331B1/ko active IP Right Grant
- 2001-03-01 CN CNB018004032A patent/CN1205592C/zh not_active Expired - Lifetime
- 2001-03-01 DE DE60105510T patent/DE60105510T2/de not_active Expired - Lifetime
- 2001-03-01 BR BR0105433-3A patent/BR0105433A/pt not_active Application Discontinuation
- 2001-03-01 CA CA002370644A patent/CA2370644A1/en not_active Abandoned
- 2001-03-01 RU RU2001129171/09A patent/RU2001129171A/ru not_active Application Discontinuation
- 2001-03-01 MX MXPA01010828A patent/MXPA01010828A/es not_active Application Discontinuation
- 2001-03-02 TW TW90104910A patent/TW572766B/zh not_active IP Right Cessation
-
2002
- 2002-04-27 HK HK02103153.5A patent/HK1042153A1/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100397424C (zh) * | 2003-09-23 | 2008-06-25 | 旭上绘图股份有限公司 | 用于减少图形绘示系统的记忆体流量的设备及其方法 |
Also Published As
Publication number | Publication date |
---|---|
DE60105510T2 (de) | 2005-01-27 |
KR20020012561A (ko) | 2002-02-16 |
TW572766B (en) | 2004-01-21 |
JP3543942B2 (ja) | 2004-07-21 |
CA2370644A1 (en) | 2001-09-07 |
HK1042153A1 (zh) | 2002-08-02 |
BR0105433A (pt) | 2002-06-04 |
US20020060690A1 (en) | 2002-05-23 |
KR100725331B1 (ko) | 2007-06-07 |
MXPA01010828A (es) | 2002-04-24 |
EP1175662B1 (en) | 2004-09-15 |
NZ514828A (en) | 2002-09-27 |
US7079146B2 (en) | 2006-07-18 |
WO2001065491A1 (en) | 2001-09-07 |
EP1175662A1 (en) | 2002-01-30 |
CN1205592C (zh) | 2005-06-08 |
DE60105510D1 (de) | 2004-10-21 |
RU2001129171A (ru) | 2003-07-20 |
JP2001243481A (ja) | 2001-09-07 |
AU3603301A (en) | 2001-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1205592C (zh) | 图象生成设备 | |
US7551176B2 (en) | Systems and methods for providing shared attribute evaluation circuits in a graphics processing unit | |
US8427487B1 (en) | Multiple tile output using interface compression in a raster stage | |
US6166743A (en) | Method and system for improved z-test during image rendering | |
TW200818054A (en) | Tile based precision rasterization in graphics pipeline | |
US8933945B2 (en) | Dividing work among multiple graphics pipelines using a super-tiling technique | |
JP2001319243A (ja) | 画像生成装置、画像生成装置におけるジオメトリ処理形態の切換方法、記録媒体、コンピュータプログラム、半導体デバイス | |
KR20080079094A (ko) | 피포를 포스트 버텍스 캐쉬처럼 사용하기 위한 기하학 처리장치와 그 방법 | |
CN1369849A (zh) | 适于创建透明对象的实时阴影的系统和方法 | |
EP2122577A1 (en) | Method, display adapter and computer program product for improved graphics performance by using a replaceable culling program | |
WO2016137080A1 (ko) | 범용 그래픽 프로세싱 유닛을 이용한 3 차원 캐릭터 렌더링 시스템 및 그의 처리 방법 | |
KR20070055610A (ko) | 그래픽 프로세서를 위한 효율적인 인터페이스 및 어셈블러 | |
CN118805116A (zh) | 广角增强现实显示器 | |
CN1337033A (zh) | 使用三维流水线伸拉位图的方法和装置 | |
EP0670560B1 (en) | A method for sorting polygon data, a video game machine employing the same and acomputer program performing the method | |
US7372461B2 (en) | Image processing apparatus and method of same | |
US20230394738A1 (en) | Rasterization of compute workloads | |
US8711156B1 (en) | Method and system for remapping processing elements in a pipeline of a graphics processing unit | |
CN1161714C (zh) | 一种以平行扫描线为处理单元的三维图形处理器及其绘图方法 | |
JP2001034783A (ja) | 画像データ処理装置 | |
JP3971448B2 (ja) | 描画装置及び描画方法 | |
CN118552631A (zh) | 图形处理器和图形绘制方法 | |
JP3934111B2 (ja) | 描画装置及び描画方法 | |
CN116075862A (zh) | 对象空间渲染中的布告板层 | |
JP5020443B2 (ja) | 共有リソースへのアクセス方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20050608 |