CN1359195A - 相位检测装置 - Google Patents

Abstract

一种相位检测装置,包括相位检测器、反相逻辑电路、延迟装置、闩锁装置以及或逻辑电路,用以检测参考信号与回授信号间的相位,并输出一延迟控制信号。相位检测器可利用参考信号获取回授信号间的状态,以产生检测信号;反相逻辑电路及延迟装置则可将检测信号反相后稍加延迟,并馈入闩锁装置中,以产生闩锁信号;将检测信号与闩锁信号馈入或逻辑电路,或逻辑电路即可据以将延迟控制信号馈入计数器,以令延迟电路符合T/4、T/2及T等不同的时间延迟需求。

Description

相位检测装置

技术领域

本发明属于一种检测装置，尤其涉及一种延迟锁相回路的相位检测装置。

背景技术

在逻辑电路中，常需要针对设计需求，将信号延迟输出。延迟电路的设计方式很多，利用延迟锁相回路(Delay-Lock Loop DLL)，则可准确地将输入信号延迟1/4周期、半周期或一周期的时间，以满足电路设计时的不同需求。

在附图1中，公开了一种现有技术方案，其说明了参考信号与延迟信号间的相位关系。如图1所示，参考信号S为方波型态，若将参考信号S出现的时机延后1/4周期(即T/4)，则可形成延迟信号SD。因此，延迟信号SD与参考信号S的波型相同，而相位则相差T/4。

在附图2中，其公开了延迟锁相回路方框图。延迟锁相回路包括延迟电路210、相位检测器220以及计数器230，其目的在于延迟参考信号20出现的时机。以图2为例，参考信号20馈入延迟电路210后，延迟电路210可依据由计数器230馈入的计数信号23，决定延迟时间的长短；亦即，不同的计数信号23，可使参考信号20达到不同的延迟效果。举例来说，当计数信号23为0时，延迟电路210所产生的延迟时间最短，能造成参考信号20最短的时同延迟；逐渐将计数信号23的数值增加，则延迟电路210所产生的延迟时间亦逐渐增加，使参考信号20的时间延迟亦随的延长。

另一方面，为使参考信号20的延迟时间能符合设计需求，在延迟时间的调整过程中，势必需要透过回授帆制逐步对当时的延迟时间加以修正，直至延迟电路210能产生正确的延迟时间为止。在作法上，可先将计数信号23设为0，借延迟电路210的作用，可造成参考信号20最短的时间延迟。接着，将延迟后的参考信号20作为回授信号25馈入相位检测器220中，并利用相位检测器220检测参考信号20与回授信号25间的相位差，如此，即可检测得知此时的延迟时间尚未达到设计需求(因此时的延迟时间最短)。而后，相位检测器220即可依据检测结果，将延迟控制信号22馈入计数器230中，使计数信号23的数值增加，并将此计数信号23馈入延迟电路210中，以增加参考信号20的延迟时间。延迟时间增加后，再度将延迟后的参考信号20作为回授信号25馈入相位检测器220中，并利用上述控制方法，继续调整延迟时间，直至延迟电路210能产生正确的延迟时间为止。由此可知，借由上述调整工作的重复实施，即可使参考信号20达到正确的时间延迟。

接着，将以图2所示的电路架构为基础，具体说明将100MHz信号延迟1/4周期的处理方法；亦即，欲以上述信号处理方式，使100MHz信号能产生2.5ns的时间延迟。请参照图3，其所示延迟T/4的延迟锁相回路方块图。首先，需利用200MHz的参考信号30施行延迟校正工作。借反相逻辑电路310的作用，可将参考信号30反相为参考信号30a并馈入相位检测器220，透过缓冲器320的作用，可将回授信号35缓冲为回授信号35a并馈入相位检测器220。而后，相位检测器220可依据参考信号30a与回授信号35a间的相位差，将延迟控制信号32馈入计数器230中，以调整参考信号30的延迟时间，直至延迟电路210能产生正确的时间延迟。此等控制方式己于上文中详述，因此不再赘叙；下文中，将针对各信号间的相对关系，以时序图作更进一步的说明。

请参照图4，其所示图3中参考信号与回授信号间的时序图，请同时参照图3与图4。参考信号30a是与回授信号35a同时馈入相位检测器220，由于回授信号35是参考信号30经延迟电路210作用后的结果，若反相逻辑电路310与缓冲器320的反应时间相等，则回授信号35a的相位应较参考信号30a落后。接着，相位检测器220利用参考信号30a的上升缘(risingedge)r0获取回授信号35a的状态，由图4可知，此时所获取到的信号应为逻辑1。借由适当的设计，当相位检测器220获取到逻辑1的信号时可令延迟控制信号32为逻辑1，并将此延迟控制信号32馈入计数器230，令计数信号33的数值增加，以延长参考信号30的延迟时间。而后，由于参考信号30的延迟时间增加，故回授信号35a与参考信号30a之间的相位差亦增加，就二者间的相位变化而言，此时可视回授信号35a的上升缘r5向右位移。接着，相位检测器220再度利用参考信号30a的上升缘r0获取回授信号35a的状态，若此时所获取到的信号还是为逻辑1，便再度令延迟控制信号32为逻辑1，使计数信号33的数值增加，以再度延长参考信号30的延迟时间。如此，回授信号35a与参考信号30a之间的相位差将更为增加，可视为回授信号35a的上升缘r5再度向右位移。因此，借由此等控制机制的作用，只要参考信号30。的上升缘r0所检测到的信号为逻辑1，即可进一步增加参考信号30的延迟时间，使回授信号35更为滞后(lagging)参考信号30。

由上文可知，参考信号的延迟时间逐渐增加，可使回授信号的上升缘逐渐右移。需要注意的是，在回授信号35a’形成后，其上升缘r5’只要再稍稍滞后上升缘r0，此时上升缘r0所获取到的信号便立即由逻辑1转换为逻辑0。借由适当的设计，当相位检测器220获取到逻辑0的信号时可令延迟控制信号32为逻辑0，此时便开始减少计数信号33的数值，使延迟电路210所产生的延迟时间往回调，可能又会使上升缘r5领先上升缘r0，而又令延迟控制信号32变为逻辑1，而增加计数信号33的数值。换句话说，如此周而复始，便会使上升缘r5与上升缘r0保持在一极短的距离，如图式中上升缘r5’与上升缘r0的关系，接近1/2周期。

由上文可知，借此等延迟锁相回路的作用，可令延迟时间固定在参考信号的1/2周期时间(即T/2)；亦即，当参考信号30的频率为200MHz时，延迟时间为2.5ns。请特别注意，本电路的原始目的，是用以将100MHz信号延迟T/4；因此在作法上，吾人先行利用200MHz的参考信号30施行延迟校正工作，以得到2.5ns的延迟时间。当延迟时间固定后，因2.5ns等同于100MHz信号的1/4周期时间(即T/4)，若此时将100MHz信号馈入延迟电路210，即可使100MHz信号延迟T/4，完全符合设计需求。再者，以此等延迟锁相回路而言，具有一安全锁相范围SR，亦即，只要回授信号35a落入安全锁相范围SR之内，借由相位检测器220的作用，均能完成锁相程序，以得到正确的延迟时间。

接下来，将利用延迟锁相回路产生1周期的时间延迟，并以实例加以说明。请参照图5，其绘示延迟一周期的延迟锁相回路方块图。延迟锁相回路包括延迟电路210、相位检测器220以及计数器230。相位检测器220可依据参考信号30与回授信号35间的相位差将延迟控制信号52馈入计数器230中，以调整计数信号53的数值，使延迟电路210得据以产生正确的延迟时间。下文中，将配合参考信号50与回授信号55的时序图，作进一步的说明。

请参照图6，其绘示图5中参考信号与回授信号间的时序图，请同时参照图5与图6。如图所示，参考信号50是与回授信号55同时馈入相位检测器220，由于回授信号55是参考信号50经延迟电路210作用后的结果，故回授信号55的相位应较参考信号50落后。同样的，相位检测器220利用参考信号50的上升缘r50获取回授信号55的状态，以调整延迟时间。但由图6可知，由于回授信号55落后参考信号50，故此时相位检测器220所获取到的信号应为逻辑0；上文曾详述，当相位检测器220获取到的信号为逻辑0时，会使计数信号33递减，若一开始计数信号33即停在最低点，则延迟电路210所产生的延迟时间将保持在目前的状态，不会改变。换句话说，从相位检测器220获取到第一个信号开始，延迟时间便不会有任何改变，职是之故，自然无法使参考信号50达到延迟1周期的设计需求。故以此等延迟锁相逗路而言，具有一错误锁相范围FR，亦即，只要回授信号55落入错误锁相范围FR之内，即无法完成正确的锁相程序，使电路无法正常运作。

很明显的，传统延迟锁相回路的缺点在于，若欲得到1/4周期及1周期两种不同的延迟，就必须建立两组不同的延迟锁相回路，以分别产生不同的延迟时间，而无法以同一延迟锁相回路产生这两种不同的延迟。如此，不仅占用了两倍的电路面积，更增加了生产成本及电路复杂度，使产业利用性大为降低。

发明内容

本发明所要解决的技术问题是提供一种相位检测装置，使架构出的延迟锁相逗路可同时适用于1/4周期、1/2周期及1周期的延迟，以降低电路复杂度及生产成本，提高产业利用性。

为了实现上述目的，本发明提出了一种相位检测装置，此装置的简述如下：

相位检测装置可依据延迟锁相回路中参考信号与回授信号间的相位差，产生一延迟控制信号，并馈入计数器中；而后，计数器即可依据延迟控制信号调整计数信号的数值，以令延迟电路满足不同的时间延迟需求。相位检测装置可包括相位检测器、反相逻辑电路、延迟装置、闩锁装置以及或逻辑电路，其中，相位检测器可利用参考信号获取回授信号间的状态，并产生检测信号。接着，反相逻辑电路可将检测信号反相为反相检测信号后馈入延迟装置，使反相检测信号稍加延迟，并馈入闩锁装置中。闩锁装置接收到反相检测信号后，可据以产生一闩锁信号并馈入或逻辑电路，而或逻辑电路的另一输入端则与检测信号耦接。两信号馈入或逻辑电路后，或逻辑电路即可依据检测信号与闩锁信号的状态将延迟控制信号馈入计数器中，计数器即可调整计数信号，以令延迟电路符合1/4周期、1/2周期及1周期等不同的时间延迟需求。

为让本发明的上述目的、特征、和优点能更明并易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1是所示的参考信号与延迟信号间的相位关系图；

图2是现有技术中延迟锁相回路方块图；

图3是现有技术中延迟T/4的延迟锁相回路方块图；

图4是图3中参考信号与回授信号间的时序图；

图5是现有技术中延迟一边期的延迟锁相回路方块图；

图6是图5中参考信号与回授信号间的时序图；

图7是图5的延迟锁相回路正确锁相时参考信号与回授信号的时序图；

图8是本发明所示的一较佳实施例，所提供的延迟锁相回路方块图；

图9是图8中相位检测装置的电路图；

图10是图9中各信号的时序图；

图11是图9中相位检测装置改良后的电路图；

图12是图11中各信号的时序图。

具体实施方式

为解决上述问题，本发明所提出的作法，是先行增加参考信号50的延迟时间，使回授信号55右移至安全锁相SR范围后，再利用相位检测器220检测两输入信号间的相位差，以完成正确锁相程序；正确锁相的程序，请参照图7。图7所示正确锁相时参考信号与回授信号的时序图。如图所示，为完成正确锁相程序，必须先将回授信号55右移，使回授信号55的上升缘r55落入安全锁相范围SR内；待上升缘r55落入安全锁相范围SR之后，相位检测器220再利用参考信号50的上升缘r50获取回授信号55的状态，此时便可顺利获取到逻辑1，使计数信号53的数值增加，以延长参考信号50的延迟时间。此时，由于锁相回路的运作，使回授信号55可继续向右位移，直至回授信号35’形成。如上文中所述。待延迟时间确定后，由图7中参考信号50与回授信号55’间的相位可知，此时是1周期的时间延迟，完全符合设计需求。综上所述，欲使参考信号能达到1周期的时间延迟，设计的重点在于，必须先设法使回授信号55的上升缘r55落入安全锁相范围SR后，方可借相位检测器220调整计数信号53的数值，使电路正常运作。因此，如何使回授信号55的上升缘r55落入安全锁相范围SR内，便成了电路设计时的关键。

请参照图8，其所示依照本发明一较佳实施例，所提供的延迟锁相回路方块图。延迟锁相回路包括有相位检测装置820，其功能与传统相位检测器相同，是用以比较参考信号80与回授信号85的相位，并据以调整参考信号80的延迟时间；所不同的是，图式中相位检测装置820除运用于1/4周期与1/2周期的延迟外，亦可适用于1遇期的延迟，故相位检测装置820所产生的延迟控制信号82可满足延迟电路210不同的时间延迟需求，其具体作法，将于下文中加以说明。

如图所示，相位检测装置820包括相位检测器220及牵引装置810，相位检测器220的功能己于上文中多次说明，不再赘述。重要的是，当需要1周期的延迟时间时，借由本发明的延迟锁相回路的作用，自相位检测器220输出的检测信号84起始值(initial value)应为逻辑0(上文己有详述，请参照图5与图6及其说明)。但本发明的特征在于，此时检测信号84的逻辑0可令牵引装置810的输出信号一延迟控制信号82为逻辑1，将此延迟控制信号82馈入计数器230后，即可增加参考信号80的延迟时间，使回授信号85向右位移；亦即，在相位检测器220尚无法正确调整延迟时同的情况下，可先行利用牵引装置810增加延迟时间，以暂时取代相位检测器220的作用。当回授信号85落入安全锁相范围后，相位检测器220即可输出逻辑1，此时便禁能(disable)牵引装置810，并恢复以检测信号84作为延迟控制信号82馈入计数器230，以继续进行延迟时间的调整。

请参照图9，其所示图8中相位检测装置的电路图。相位检测装置820包括相位检测器220及牵引装置810，其中，牵引装置810包括反相逻辑电路840、闩锁(latch)装置830以及或逻辑电路850。如图所示，反相逻辑电路840是与相位检测器220耦接，用以将检测信号84反相为反相检测信号84a。接着，将反相检测信号84a馈入闩锁装置830，闩锁装置830即可依据反相检测信号84a的状态将闩锁信号86馈入或逻辑电路850。或逻辑电路850接收到检测信号84与闩锁信号86后，只要检测信号84与闩锁信号86其中一者为逻辑1，即可令输出的延迟控制信号82为逻辑1，唯检测信号84与闩锁信号86均为逻辑0时，所输出的延迟控制信号82方为逻辑0。将延迟控制信号82馈入计数器230中，即可调整计数信号83的数值，以调整延迟时间。下文中，将针对各信号的时序图，作更进一步的说明。

请参照图10，其所示图9中各信号的时序图。参考信号80及回授信号85馈入相位检测器220后，相位检测器220即利用参考信号80的上升缘r80a获取回授信号85的状态，此时应获取到逻辑0，故检测信号84亦为逻辑0。接着，借由反相逻辑电路840的作用，可将检测信号84反相为反相检测信号84a并馈入闩锁装置830中，此时由于反相检测信号84a是逻辑1，故可令闩锁装置830的输出信号一闩锁信号86为逻辑1，并将闩锁信号86馈入或逻辑电路850。由图式可知，检测信号84与闩锁信号86同为或逻辑电路850的输入信号，此时检测信号84为逻辑0，闩锁信号86为逻辑1，故可令延迟控制信号82为逻辑1并馈入计数器中230，使延迟时间加长。如上文所述，延迟时间加长可视为回授信号85的上升缘r85a向右位移，待回授信号85右移至上升缘r85b的位置时，恰超过参考信号80的下降缘(如图式中虚线所绘示)，此刻参考信号80的上升缘r80b所获取到的状态已由原先的逻辑0转变为逻辑1，故检测信号84亦随的转换为逻辑1。接着，借反相逻辑电路840将反相检测信号84a馈入闩锁装置830中，此时由于反相检测信号84a保逻辑0，故可将闩锁装置830禁能，令闩锁信号86为逻辑0。检测信号84与闩锁信号86馈入或逻辑电路850后，延迟控制信号82依然为逻辑1，故可使延迟时间继续延长。需要注意的是，自此以后，闩锁装置830的阶段性任务业已完成，而接下来的延迟时间调整工作，则由相位检测器220负责，与闩锁装置830无关。由于此时回授信号85己进入安全锁相范围，随着逼路的运作，回授信号85的上升缘r85b会逐渐右移至上升缘r85’的位置，而形成回授信号85’，此时回授信号85’的上升缘r85’几乎与参考信号80的上升缘r80b完全靠近。故由参考信号80与回授信号85’的相位关系，可知此时的延迟时间为1周期，完全符合设计需求。

请参照图11，其所示本发明另一实施例的相位检测装置电路图。如图所示，延迟装置120是耦接至反相逻辑电路840及闩锁装置830，借由延迟装置120的作用，可将延迟役的反相检测信号84a馈入闩锁装置830中；需要注意的是，将反相检测信号84a延迟的目的，在于得到一稳定逻辑1的检测信号84。接着请参照图12，其所示图11中各信号的时序图。由于电路在实际运作时，回授信号85的上升缘接近参考信号80的下降缘时会造成检测信号84不稳定，因此在检测信号84尚未稳定前，不可利用具作为延迟控制信号82，以避免电路误动作；故借由延迟装置120的作用，可在检测信号84尚未稳定前继续让反相检测信号84a保持在逻辑1，以使延迟控制信号82稳定在逻辑1的状态，不受检测信号84不稳定的状态所影响。需要注意的是，在设计时需令延迟装置120的延迟时间大于检测信号84不稳定的时间，故馈入闩锁装置830的信号(即反相检测信号84a)反相之时(意即将闩锁装置830禁能时)，检测信号84早已稳定下来，此时即可将检测信号84作为控制信号82，以继续延迟时间的调整工作，如上文中所述。

本发明上述实施例所揭露的相位检测装置，当延迟锁相回路需要产生1/4周期或1/2周期的延迟时，由于一开始回授信号即落入安全锁柜范围内，意即检测信号的起始状态即可令电路稳定运作。再者，当延迟锁相逗路需要产生1周期的延迟时，本发明可借由牵引装置令回授信号进入安全锁相范围后，再利用相位检测器执行延迟时间的调整，如此，即可产生1周期的时间延迟。故本发明所提供的相位检测装置，可令同一延迟电路产生1/4周期、1/2周期或1周期等多种时同延迟，不仅节省了一倍的电路面积，更降低了生产成本及电路复杂度，使产业利用性大为提高。

需要注意的是，本实施例中是以RS闩锁电路作为闩锁装置830并加以说明，然熟悉此技术者当可利用他种电路实现与闩锁装置类似的功能，唯仍不脱离本发明的精神。

综上所述，虽然本发明己以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为难。

Claims (9)

1.一种相位检测装置，用以产生一延迟控制信号，并依据所述延迟控制信号满足延迟电路不同的时间延迟需求，其特征在于：包括：

一相位检测器，用以检测一参考信号与一回授信号间的相位差以输出一检测信号；以及

一牵引装置，与所述相位检测器耦接，并依据所述检测信号输出该延迟控制信号，以调整该参考信号的延迟时间。

2.如权利要求1所述的相位检测装置，其特征在于所述的牵引装置还包括：

一反相逻辑电路，耦接至该相位检测器，用以将该检测信号反相，以输出一反相检测信号；

一闩锁装置，耦接至该反相逻辑电路，并依据该反相检测信号输出一闩锁信号；以及

一或逻辑电路，耦接至该相位检测器与该闩锁装置，并依据该检测信号与该闩锁信号输出该延迟控制信号。

3.如权利要求2所述的相位检测装置，其特征在于所述的闩锁装置是RS闩锁电路。

4.如权利要求1所述的相位检测装置，其特征在于所述的牵引装置还包括：

一反相逻辑电路，耦接呈该相位检测器，用以将该检测信号反相，以输出一反相检测信号；

一延迟装置，耦接至该反相逻辑电路，用以延迟该反相检测信号；

一闩锁装置，耦接至该延迟装置，并依据延迟后的该反相检测信号输出一闩锁信号；以及

一或逻辑电路，耦接至该相位检测器与该闩锁装置，虚依据该检测信号与该闩锁信号输出该延迟控制信号。

5.如权利要求5所述的相位检测装置，其特征在于所述的闩锁装置是RS闩锁电路。

6.一种相位检测装置，用以产生一延迟控制信号，并依据所述延迟控制信号满足延迟电路不同的时间延迟需求，其特征在于，包括：

一相位检测器，用以检测一参考信号与一回授信号间的相位差以输出一检测信号；

一反相逻辑电路，耦接至该相位检测器，用以将该检测信号反相，以输出一反相检测信号；

一闩锁装置，耦接至该反相逻辑电路，并依据该反相检测信号输出一闩锁信号；以及

一或逻辑电路，耦接至该相位检测器与该闩锁装置，并依据该检测信号与该闩锁信号输出该延迟控制信号，以调整该参考信号的延迟时间。

7.如权利要求6所述的相位检测装置，其特征在于所述的闩锁装置是RS闩锁电路。

8.一种相位检测装置，用以产生一延迟控制信号，并依据该延迟控制信号满足延迟电路不同的时间延迟需求，该相位检测装置包括：

一相位检测器，用以检测一参考信号与一回役信号间的相位差以输出一检测信号；

一反相逻辑电路，耦接至该相位检测器，用以将该检测信号反相，以输出一反相检测信号；

一延迟装置，耦接至该反相逻辑电路，用以延迟该反相检测信号；

一闩锁装置，耦接至该延迟装置，巫依据延迟后的该反相检测信号输出一闩锁信号；以及

一或逻辑电路，耦接至该相位检测器与该闩锁装置，并依据该检测信号与该闩锁信号输出该延迟控制信号，以调整该参考信号的延迟时间。

9.如权利要求8所述的相位检测装置，其特征在于所述的闩锁装置是RS闩锁电路。

Images