CN1353370A

CN1353370A - 微型机算计及其控制方法

Info

Publication number: CN1353370A
Application number: CN01137416A
Authority: CN
Inventors: 近藤英雄
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-11-10
Filing date: 2001-11-09
Publication date: 2002-06-12
Anticipated expiration: 2021-11-09
Also published as: CN1549103A; TWI233040B; KR20020036717A; US20020059494A1; CN1162786C; EP1205845A2; CN1265275C; EP1205845B1; EP1205845A3; US6954815B2

Abstract

利用连接主机与外围设备的USB电缆,高速进行从主机向微型计算机的程序写入。存放程序用的闪速ROM50,设有用以写入从个人计算机100传送来的程序数据的第一程序区和存有写入控制程序的第二程序区,该写入控制程序使得经由USB接口电路30将在RAM40中暂时存储的程序数据写入闪速ROM50的第一程序区。

Description

微型计算机及其控制方法

技术领域

本发明涉及内装USB接口电路以及用以存储程序的存储器EEPROM的微型计算机，特别涉及可从主机(例如个人计算机)经由USB接口电路执行向EEPROM写入程序数据、进行验证等操作的微型计算机。

背景技术

近年来，为了提高个人计算机等扩展其外围设备的自由度，开始有了USB(通用串行总线)支持方式。USB是一种为方便用户而设计的串行接口标准，可通用于键盘、鼠标、摄像机、打印机、扫描仪、扬声器等各种外围设备跟个人计算机等的通信。

图10给出了利用USB的个人计算机与外围设备的连接结构的示例。上位的个人计算机100与集线器101之间由USB电缆连接，进而可将集线器101下位的外围设备102～105连接起来。从而，形成通过个人计算机100对外围设备102～105实施管理的结构。可以认为，USB是一种可实现多重星形网络结构双向通信的串行总线。

此处，USB电缆中包含四根信号线，其中两根用于电源，两根用于数据信号。数据信号基本上作为差分信号(D⁺、D^-)进行处理。另外，利用USB的数据传输中，其传输单元借助称为“帧”的概念时间分割，传输即通过这种帧的累积进行。一个帧由SOF(帧开始)分组起始。接着，作为主机的个人计算机，通过依次发送预先在该帧中被调度的数据传输请求标记(来自键盘与摄像机等的数据输入请求或音频数据的输出请求)，同时进行跟多个外围设备的数据传输。

关于USB的技术文献，有《Interface(接口)》(1997年1月号)和特开平11-205412号公报等。

上述外围设备中，通常装入用以控制设备动作的微型计算机。上述的微型计算机中，装有用以存放程序的，可用电方式改写、读出及清除的非易失性存储器EEPROM。该EEPROM中，除上述功能以外，还包括具有将程序数据成批清除功能的闪速ROM。

迄今，将程序数据写入上述EEPROM，可用两种方法进行。下面，以内装用以存放程序数据的闪速ROM的微型计算机为例进行说明。

一种方法是，如图11所示，用ROM写入器110向内装于微型计算机111的闪速ROM112并行地写入数据。例如，在8位的微型计算机111中，需要有8根数据信号线、16根地址信号线、3根控制信号线(芯片使能信号、写入使能信号、读出使能信号)。

另外，适合写入闪速ROM112的程序数据，在个人计算机100内大多以十六进制文件等规定的文件形式存储。因此，如图12所示，在以第二种方法从个人计算机100向闪速ROM112写入程序数据时，需使用并设于个人计算机100的串行通信单元115(RS232C等)，经由串行信号线113跟微型计算机111连接。

还有，微型计算机111中设有SIO(串行输入/输出)电路114，同时，在闪速ROM112的规定区域预先写入用以使SIO电路工作的SIO控制程序。来自个人计算机100的程序数据经由串行信号线113传输后，SIO电路114就立即依据SIO控制程序将其写入闪速ROM。但是，在上述系统结构中，需要有跟SIO电路114、串行通信单元115(RS232C等)等特殊外部电路进行通信的通信软件。

发明内容

如上所述，在向传统的微型计算机内装的用以存放程序的存储器闪速ROM写入程序数据的场合，将该程序数据并行写入时需使用多根信号线，串行写入时则需要使用特殊的外部电路与通信软件。

因此，本发明旨在不作更改地利用设置于连接主机(个人计算机)与外围设备而能进行双向通信的环境中的USB电缆，在进行从主机(个人计算机)向微型计算机内装的闪速ROM写入程序数据等操作的同时，利用USB电缆在写入程序数据后实施其原有的双向通信功能，而不需要使用特殊的串行线路或外部电路和通信软件等。

另外，在USB初始化的过程中，在为指定设备从主机侧分配对于各设备的地址数据的同时，从设备侧向主机传送用以指定设备供应商的识别信息(以下称“供应商ID”)，在主机中对供应商ID进行核对。该供应商ID由一个称为UIF(USB实施论坛)的机构负责登录与发布。因此，在设备侧，有必要保存供应商ID，但是迄今尚未对最佳的保存方法作过充分探讨。

本发明旨在提供一种用以在有效保存指定供应商用的识别信息的同时，令主机侧的供应商ID核对可顺利进行的微型计算机。

本发明的微型计算机是配备有作为主机与微型计算机之间数据发送与接收接口的接口电路、可用电方式改写与读取的用以存储程序的非易失性存储器、将来自通过上述USB接口电路被并行变换的来自主机的程序数据暂时存放的数据存储器以及执行从上述非易失性存储器读出的程序指令的CPU的微型机算计，其特征在于，上述用以存放程序的非易失性存储器中有：存入了写入控制程序的第一程序区和用于写入上述程序数据的第二程序区；按照上述第一程序区中存放的写入控制程序，上述数据存储器中暂时存放的程序数据被写入第二程序区。

由此，使利用USB电缆从主机向微型计算机高速写入程序数据成为可能。

其特征还包括：设有对上述用以存放程序的非易失性存储器的地址实施控制的程序计数器，随着微型计算机的复位，让上述程序计数器的值跳转到上述第一程序区中起始地址。由此，可以令写入控制程序随微型计算机的复位被可靠地启动。

其特征还包括：上述数据存储器为RAM。其目的在于，使通用微型计算机所设的RAM得到有效利用。

其特征还包括：所述RAM可从USB接口电路及上述CPU访问，由此可有效利用RAM。

其特征还包括：设有地址选择电路，用来选择上述USB接口电路输出的第一地址信号与上述CPU输出的第二地址信号，然后输入上述RAM的地址译码器；可以从USB接口电路与上述CPU访问上述RAM的数据区。

其特征还包括：上述地址选择电路，在接收来自主机的数据过程中，对从上述USB接口电路输出的第一地址信号作出选择。由此，来自主机的数据被优先接收，使数据的可靠接收成为可能。

所述微型计算机是配备有对主机与微型计算机之间的数据收发进行接口的USB接口电路、能用电方式改写与读取的存放程序的非易失性存储器以及执行从上述非易失性存储器读出的程序的CPU的微型机算计，其特征在于，在上述非易失性存储器内设置用以存储指定该微型计算机供应商识别信息的规定区域，在USB初始化时将从上述规定区域读取的上述识别信息经由上述USB接口电路向主机传送。

由此，可高效地保存用以指定微型计算机的供应商的识别信息，同时在主机侧顺利地核对识别信息。

具体实施方式

以下参照附图对本发明的第一实施例进行说明。图1为表示关于本发明实施例的微型计算机的结构的框图。

下面就微型计算机10的8位结构作一说明。微型计算机10与个人计算机100通过一对差分信号线连接。于是，USB数据即USB差分信号(D⁺、D^-)经由微型计算机10的端子P1、P2输入与输出。此处，USB差分信号(D⁺、D^-)为按照USB通信协议的串行数据信号。

20为由端子P1、P2连接的输入输出电路，由差分输入缓冲器21、输入缓冲器22、23与输出缓冲器24、25构成。此处，输入缓冲器22、23为考虑到USB差分信号(D⁺、D^-)的状态成为(L、L)的场合而设置的。

微型计算机10中内装的USB接口电路30，执行跟个人计算机100之间数据发送与接收的接口操作，特别在数据接收时接收来自输入输出电路20的USB差分信号(D⁺、D^-)，进行各种数据处理。USB接口电路30，从上述串行数据信号中抽取必要的数据。此时，USB接口电路30，判断该串行数据信号为何种传输格式，同时进行误差信号处理。另外，USB接口电路30，将作了上述数据处理的串行信号变换为微型计算机10可处理的规定形式的并行信号(例如8位结构)。

进而，USB接口电路30，包括暂时存放经并行变换的8位×4＝32位的程序数据的暂存器31与控制寄存器(图中未示出)。控制寄存器中，设置将个人计算机作为主机管理所适用的各种数据(如分配给设备的地址数据等)。

还有，从微型计算机10至个人计算机100的数据传送时，USB接口电路30进行跟上述完全相反的数据处理(从并行数据变换为串行数据)。

RAM40用来暂时存储从USB接口电路30的暂存器31的数据中依次传输的32位单元的程序数据。于是，为了进行USB接口电路30与RAM40之间的数据传输，设置了专用的32芯信号线。RAM40中存储的程序数据一达到规定量(例如128字节)，128字节的程序数据就通过微型计算机10的总线45传输到闪速ROM50。

相反地，也可以将写入闪速ROM50的程序数据向RAM40传输，而存放于该RAM40中的程序数据则向USB接口电路30的暂存器31传输。

一般，为了通过USB通信将大量的数据从个人计算机100传送至设备侧，在设备侧设置特殊的数据缓冲器。

与此形成对照，本发明中，微型计算机10采用了将作为数据存储器的原有的RAM40用于暂时存放起因于USB通信的数据的结构，以有效利用数据存储器。这又是本发明的一个特点。

图2为表示RAM40与外围电路的框图。从USB接口电路30输出地址信号ADR1，从CPU70输出地址信号ADR2，然后输入地址选择电路80。地址选择电路80从地址信号ADR1与ADR2中选择某一个输入地址指定电路81。

于是，地址指定电路81的输出被输入地址译码器41，形成对应地址信号ADR1与ADR2中的任一个信号均可访问同一个数据区的结构。

根据上述结构，RAM40的数据区42，在地址信号ADR2被选中的场合，可作为CPU70控制的数据存储区加以利用，而在地址信号ADR1被选中的场合，可以作为用以将来自USB接口电路30的程序数据(32位单元)暂时存放的数据存储区加以利用。换言之，既可以从CPU70，也可以从USB接口电路30访问RAM40的数据区。

但是，上述的地址选择，正在与个人计算机100进行数据收、发时，采用选择来自USB接口电路30的地址信号ADR1的结构。这基于USB的不能中途中断来自个人计算机100的数据传输的特性。具体说，就是根据检测信号获知USB接口电路30的暂存器31处于存满状态时，微型计算机10自动设置于待机状态。

另外，图1中50所指的闪速ROM分为如下两个区：用以预先写入、存储了USB控制程序(具体指写入控制程序)的第一程序区53，以及经由RAM40写入来自个人计算机100程序数据的第二程序区52。此处，第一程序区53被写保护而不能改写。还有，闪速ROM50由可进行电方式写入、读出与清除的EEPROM构成。此外，所谓“闪速”意指存储器的块单元可被成批清除。

60为程序计数器，其输出加到闪速ROM50的地址译码器51上。如后文所述，程序计数器60的输出值按照USB的通信状态，根据来自CPU的命令跳转到指定地址。换言之，当写入来自个人计算机100的程序数据时，程序计数器60跳转到第一程序区53(写入控制程序)的起始地址(FF00)，与此同时，在写入了程序数据后跳转到第二程序区52的起始地址(0000)。于是，CPU70根据从闪速ROM50读出的程序指令，执行微型计算机10的动作。

接着，用图3的流程图说明上述微型计算机10的动作。首先，在开始步骤200中，微型计算机10跟USB电缆连接。这时，用USB电缆的电源线将微型计算机10接入电源，通过加电复位将微型计算机10复位。

然后，在步骤201，程序计数器60的值跳转到第一程序区53(写入控制程序)的起始地址(FF00)。因此，其后微型计算机10根据该写入控制程序执行如下处理。

如上述，步骤201中，微型计算机10由USB电缆连接，通过设在微型计算机10侧的上拉电阻使USB差分信号(D⁺、D^-)改变，例如从(L、L)改变为(H、L)。根据该USB差分信号(D⁺、D^-)的改变，个人计算机100检测到微型计算机10已被连接到USB网络，在规定时间后发出USB总线复位信号。步骤202处于USB总线复位信号的等待状态。

步骤203为是否收到USB总线复位信号的判定步骤，判定为NO时，维持待机状态；判定为YES时，进入下一步骤204。

步骤204，进行通过枚举(Enumeration)完成的USB初始化。此处所说的枚举，一般是为设定可在微型计算机10与个人计算机100之间进行USB数据发送与接收的环境而采用的一系列软件处理。

通过枚举进行的主要处理包括：个人计算机100的初始化与给个人计算机100管理的设备指定地址的处理。在后者中，将分配给个人计算机100的指定地址存储在USB接口电路30的控制寄存器(地址寄存器)内。由此，微型计算机10将个人计算机100传送来的USB分组内的地址跟上述地址寄存器内的地址核对，只在二者一致时才对被传送来的USB数据进行处理。

这样，就完成了对可能进行USB数据的发送与接收的环境的设定，随后进入步骤205，在该步骤中应从个人计算机100写入闪速ROM的程序数据被以USB差分信号数据(D⁺、D^-)的形式输入。

在步骤206中，输入的USB差分信号数据(D⁺、D^-)经USB接口电路30作数据处理。该数据处理的内容跟上述的相同，但其主要处理为将串行数据(8位×4)变换为规定的并行数据(32位)。

在步骤207中，将经并行变换的程序数据从USB接口电路30写入RAM40。于是，写入RAM40的程序数据量一达到规定量(128字节)，便开始以该规定量为单位从RAM40经由总线45向闪速ROM50的第二程序区52写入(步骤208)。此操作基于这样的结构：闪速ROM50被分为多个以128字节为单位的块。因此，RAM40的数据存储量可按照闪速ROM50的块构成作出适当的选择。

实际上，从USB接口电路30向RAM40写入经并行变换的程序数据的操作和从RAM40到闪速ROM50的写入操作并行地进行，因此使高速写入操作得以实现。

步骤208中，开始向闪速ROM的写入，但是需要对其规定时间。因此，在步骤209中微型计算机10以软件方式设定在NACK状态。这是作为USB分组的信号交换分组中的一种，为了通知不能接收来自作为主机的个人计算机100的数据，将该分组返回个人计算机100。

接着，在步骤210判定写入是否结束。如判定结果为NO，则维持NACK状态。如判定结果为YES，则设定在ACK状态，ACK向个人计算机100返回，通知能够在微型计算机10侧进行数据接收。

接着，在下一步骤212中，判定向闪速ROM50写入程序数据是否完全结束。如判定结果为NO，回到步骤205，继续进行剩余程序数据的写入。这里，为了程序数据的写入能以块(页面)单位(例如128字节)进行，该项处理反复进行，直到全部页面被写入。

判定结果为YES时，程序计数器60的值跳转到第二程序区52的起始地址(0000)。于是，微型计算机10将来自个人计算机100的程序数据读出，CPU70根据译码后的程序指令开始执行微型计算机10的操作。

再有，上述实施例中仅就个人计算机100对微型计算机10的闪速ROM50的程序数据写入的情况作了说明，实际还能够将写入闪速ROM50的程序数据读出，送回个人计算机100进行校验。这时，数据处理顺序跟上述的相反。

也就是，从闪速ROM50读出的程序数据在RAM40中暂时存储后，依次向USB接口电路30传输。然后，进行跟在USB接口电路30上写入时相反的数据处理，将并行数据变换为规定的串行数据，之后经由USB电缆向个人计算机100传送。

另外，上述的实施例中，用以写入程序数据的第二程序区在初始状态时为空状态，但本实施例不受此限制，对于随程序的版本更新而进行的程序改写也同样适用。

如上所述，按照本实施例，利用用以连接主机(例如个人计算机)与外围设备的USB电缆，可以从主机向微型计算机高速写入程序。

另外，因为利用USB进行程序传输，所以可以不需要特殊的串行线路或外部电缆及通信软件等。

进而，通过利用微型计算机的RAM的数据区，作为用以暂时存储程序数据的数据存储器，还具有不需要特殊的数据缓冲器的优点。

接着，就本发明第二实施例的微型计算机进行说明。图4给出了本发明第二实施例的微型计算机的结构框图。本实施例跟第一实施例的不同之处在于闪速ROM50的结构。如上所述，在闪速ROM50中设有：预先写入、存储了USB控制程序(USB的初始化程序与程序数据的写入控制程序)的第一程序区53与用以将来自个人计算机100的程序数据经由RAM40写入的第二程序区52。

按照本实施例，在邻接第一程序区53处还设有供应商ID数据区54。供应商ID数据区54包含用以指定微型计算机供应商的识别信息数据。而且，如供应商ID数据区54在闪速ROM中，可以设在任一地址区，但是其地址必须确定。

关于本实施例微型计算机10的操作，对照图5所示的流程图进行说明。其中步骤200～203跟第一实施例的相同，说明从略。

步骤204，通过枚举(Enumeration)对USB初始化。通过枚举所作的主要处理包括：个人计算机100的初始化，以及对个人计算机100管理的设备进行地址分配处理；但在本实施例中，除以上处理外，还进行供应商ID的核对。在供应商ID核对(步骤204A)过程中，从闪速ROM50的供应商ID数据区54读取供应商ID数据，经由USB接口电路30传送给个人计算机100。在个人计算机100侧，核对该供应商ID数据是否被正常登录。

另外，微型计算机10将个人计算机100分配的指定地址存储在USB接口电路30内的控制寄存器(地址寄存器)内。由此，微型计算机10，在USB初始化后对个人计算机100传送来的USB分组内的地址跟上述地址寄存器内的地址核对，只当二者一致时才对传送来的USB数据进行处理。

这样，在完成对可进行USB数据的发送与接收的环境设定后，随即在步骤205，将应从个人计算机100写入闪速ROM的程序数据，以USB差分信号数据(D⁺、D^-)的形式输入。

此后的步骤205～213跟第一实施例的相同，说明从略。

这样，按照本实施例，用以存储指定微型计算机的供应商的识别信息(供应商ID)的存储区被设于微型计算机内的非易失性存储器内，在USB初始化时，使得从该存储区读取的识别信息被传送到主机，所以可在高效地保持识别信息的同时，在主机侧顺利进行识别信息的核对。

接着，就本发明第三实施例的微型计算机进行说明。图6给出了本发明第三实施例的微型计算机的结构的框图。本实施例跟第一实施例的不同之处在于闪速ROM50的结构。如上所述，在闪速ROM50中分为：预先写入、存储了USB控制程序(写入控制程序)的第一程序区53与用以将来自个人计算机100的程序数据经由RAM40写入的第二程序区52。

按照本实施例，还在第二程序区52中的一个部分设置核对码数据区52A。在该核对码数据区52A中，根据第一程序区53的写入控制程序，在写入来自个人计算机100的程序数据后写入核对码数据。

该核对码数据，例如有128字节的数据量，预先写入第一程序区53中的一个部分。或者，将核对码数据随上述程序数据由个人计算机100发送也行。

当该核对码数据区52A的数据跟预先存入第一程序区53之一部分的核对码数据一致时，微型计算机10获知程序数据的写入已经完成，不进行USB初始化就执行该程序数据。

另一方面，当该核对码数据区52A的数据跟预先存入第一程序区53之一部分的核对码数据不一致时，经USB初始化后传输到程序数据的写入操作。

由此，如后述，可以提高有关程序装入及执行方面的用户友好性。

下面，参照附图7的流程图就上述微型计算机10的控制方法进行说明。

如第一实施例中所说明的，在最初的步骤200中微型计算机10跟USB电缆连接。这时，微型计算机10，经USB电缆的电源线路接入电源，从而由微型计算机10内装的加电复位电路复位。

接着，在步骤201开始“写入控制程序”。这时，程序计数器60的值跳转到第一程序区53的起始地址(FF00)。因此，其后的微型计算机10根据该写入控制程序进行如下的处理。

在步骤204中，通过枚举(Enumeration)使USB初始化。

由此，在完成对可进行USB数据的发送与接收的环境设定后，在步骤215进行来自个人计算机100的程序的装入。

步骤215的详细描述如图8所示，其中步骤205～步骤212跟图3所示的第一实施例的相同。

执行步骤215后，在执行从个人计算机100写入的程序的过程(步骤220)中，再次判定是否进行程序数据的写入(步骤221)。当判定为YES时，返回步骤203进行程序数据的再装入。由此，可对因USB电缆的断开等通信错误造成的程序装入失败作出应对。

实际使用中，考虑到从微型计算机10拔掉USB电缆使电源断开后，再次连接USB电缆接通电源的情况，尽管将当前应执行的程序数据装入，可是按照图7的流程图，就会启动写入控制程序，发生连不需要的程序步骤也被执行的不适当情况。而为了避免这种情况，考虑采用通过外部的跳线开关将两个程序交换的方法，对用户又非常不便。

因此，如图9的流程图所示，在写入控制程序的执行过程中，具体而言，就是在写入控制程序开始(步骤201)后，设置对程序数据写入进行判定的步骤202A。换言之，在第二程序区52之一部分设置核对码数据区52A。

在该核对码数据区52A中写入程序数据后(步骤218)，核对码数据被写入。如前所述，也可以将例如有128K字节的数据量的核对码数据预先写入程序区53之一部分中，或者随程序数据从个人计算机100发送也行。在步骤202A中，将核对码数据区52A的数据读出，跟预先写入第一程序区53或存入微型计算机内指定的寄存器中的核对码数据进行比较。核对结果一致时，微型计算机获知程序数据的写入已经完成，于是不进行USB的初始化而开始执行该程序数据。

另一方面，当核对码数据区52A中的数据跟核对码数据不一致时，则经USB初始化后传输到程序数据的写入操作。由此，可以通过软件进行两个程序的切换，从而提高用户友好性。

另外，需再写入版本更新的程序数据时，可以改写上述的核对码数据区52A的核对码数据，或者通过删除其1位数据的方法等，造成核对的判定结果不一致，从而可以再装入。

如此，按照本实施例，在非易失性存储器的一部分区域写入核对码数据，进行程序数据的写入是否完成的判定，从而可通过软件实现写入控制程序跟应执行程序的切换，因此具有提高用户友好性的优点。

附图说明

图1：表示与本发明实施例有关的微型计算机的框图。

图2：表示与本发明实施例有关的微型计算机的RAM及外围设备的框图。

图3：表示与本发明实施例有关的微型计算机10操作过程的流程图。

图4：表示与本发明第二实施例有关的微型计算机的框图。

图5：表示与本发明第二实施例有关的微型计算机10操作过程的流程图。

图6：表示与本发明第三实施例有关的微型计算机的框图。

图7：表示与本发明第三实施例有关的微型计算机10操作的流程图。

图8：表示与本发明第三实施例有关的微型计算机10操作过程的流程图。

图9：表示与本发明第三实施例有关的微型计算机10操作过程的流程图。

图10：利用USB连接个人计算机和外围设备的结构示意图。

图11：向闪速ROM写入程序数据的先有技术方法的示意图。

图12：向闪速ROM写入程序数据的先有技术方法的示意图。符号说明10 微型计算机20 输入输出电路30 USB接口电路40 RAM45 总线50 闪速ROM51 地址译码器52 第二程序区53 第一程序区60 程序计数器70 CPU

Claims

1.一种微型计算机，其特征如下，

所述微型计算机包括：进行主机与微型计算机之间数据发送与接收对接的USB接口电路；可用电方式改写与读取的用以存放程序的非易失性存储器；暂时存放经所述USB接口电路并行变换的来自主机的程序数据的数据存储器；以及执行从所述非易失性存储器读出的程序指令的CPU；

所述用以存放程序的非易失性存储器设有：存有写入控制程序的第一程序区与用以写入所述程序数据的第二程序区；按照所述第一程序区中存放的写入控制程序，在所述数据存储器中暂时存放的程序数据被写入第二程序区。

2.权利要求1的微型计算机，其特征在于：设有控制所述用以存放程序的非易失性存储器的地址的程序计数器，随着微型计算机的复位使所述程序计数器的值跳转到所述第一程序区的起始地址。

3.权利要求1的微型计算机，其特征在于所述数据存储器为RAM。

4.权利要求3的微型计算机，其特征在于所述RAM可通过所述USB接口电路与所述CPU访问。

5.权利要求4的微型计算机，其特征在于：设有选择所述USB接口电路输出的第一地址信号与所述CPU输出的第二地址信号，然后输入所述RAM地址译码器的地址选择电路；可通过USB接口电路与所述CPU访问所述RAM的数据区。

6.权利要求5的微型计算机，其特征在于：所述地址选择电路，在接收来自主机的数据过程中，选择从所述USB接口电路输出的第一地址信号。

7.一种微型计算机，其特征如下，

所述微型计算机包括：进行主机与微型计算机之间数据发送与接收对接的USB接口电路；设于所述USB接口电路内的、暂时存储数据的、发送与接收用暂存器；以及可从微型计算机内的CPU与所述发送与接收用暂存器访问的RAM；

可进行所述暂存器与所述RAM之间的数据传输。

8.权利要求7的微型计算机，其特征在于：设有选择所述USB接口电路输出的第一地址信号与所述CPU输出的第二地址信号，然后输入所述RAM地址译码器的地址选择电路；可通过所述USB接口电路与所述CPU访问所述RAM的数据区。

9.权利要求8的微型计算机，其特征在于：所述地址选择电路，在接收来自主机的数据过程中，选择从所述USB接口电路输出的第一地址信号。

10.一种微型计算机，其特征如下，

所述微型计算机包括：进行主机与微型计算机之间数据发送与接收对接的USB接口电路，可用电方式改写与读取的用以存放程序的非易失性存储器，以及执行从所述非易失性存储器读出的程序的CPU；

所述非易失性存储器设有用以指定所述微型计算机供应商的识别信息；在USB初始化时，从所述指定的存储器区读出的所述识别信息经由所述USB接口电路传送给主机。

11.权利要求10的微型计算机，其特征在于：存储所述识别信息的所述非易失性存储器的指定存储区为邻接所述第一程序区设置的存储区。

12.权利要求11或12(？)的微型计算机，其特征在于：所述非易失性存储器设有存放写入控制程序的第一程序区和写入程序数据的第二程序区；程序数据，按照存入所述第一程序区的写入控制程序，被写入第二程序区。

13.一种微型计算机控制方法，其特征如下，

所述微型计算机包括：进行主机与微型计算机之间数据发送与接收对接的USB接口电路；设有存入了写入控制程序的第一程序区与被写入程序数据的第二程序区的、可用电方式改写与读取的非易失性存储器；以及执行从所述非易失性存储器读出的程序的CPU；

所述微型计算机控制方法包括：随着微型计算机的复位开始执行所述写入控制程序的第一步骤；执行所述USB初始化的第二步骤；将来自所述主机的程序数据写入所述非易失性存储器的第二程序区的第三步骤；以及执行被写入所述第二程序区的程序的第四步骤。

14.权利要求13的微型计算机控制方法，其特征在于所述微型计算机的复位为加电复位。

15.权利要求13的微型计算机控制方法，其特征在于：在所述第四步骤后设有判定来自所述主机的程序数据是否被再写入的步骤；进行再写入时，通过再次重复第一至第四步骤将来自所述主机的程序数据再次写入所述非易失性存储器的第二程序区，并执行该再次写入后的程序。

16.权利要求13的微型计算机控制方法，其特征在于：在所述第三步骤后设有在所述第二程序区内指定区域写入核对码数据的步骤，并在所述第一步骤后设有将所述指定区域的数据跟核对码数据比较的步骤；当二者不相一致时，转移至所述第三步骤，二者一致时，不在所述非易失性存储器的第二程序区再次写入来自所述主机的程序数据而执行已写入所述第二程序区的程序。