CN1335646A - 表面粘着型排列二极体及其制造方法 - Google Patents

表面粘着型排列二极体及其制造方法 Download PDF

Info

Publication number
CN1335646A
CN1335646A CN 00121466 CN00121466A CN1335646A CN 1335646 A CN1335646 A CN 1335646A CN 00121466 CN00121466 CN 00121466 CN 00121466 A CN00121466 A CN 00121466A CN 1335646 A CN1335646 A CN 1335646A
Authority
CN
China
Prior art keywords
strip
bond end
line
insulation glue
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 00121466
Other languages
English (en)
Other versions
CN1177367C (zh
Inventor
黄文彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNB001214667A priority Critical patent/CN1177367C/zh
Publication of CN1335646A publication Critical patent/CN1335646A/zh
Application granted granted Critical
Publication of CN1177367C publication Critical patent/CN1177367C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种表面粘着型排列二极体及其制造方法。为提供一种生产效率高、成本低、成品质量高、使用组装方便的电子元件及其制造方法,提出本发明,本发明的排列二极体包括两侧分别形成间隔排列的左、右接触端及左、右搭接端的左、右料带、固设于每一对左、右搭接端的晶片及绝缘胶层;包覆于左、右料带外的绝缘胶层底部设有凹沟;左、右接触端露在绝缘胶层外,本发明的制造方法包括冲压、设置晶片、射出成型绝缘胶层及冲制凹沟。

Description

表面粘着型排列二极体及其制造方法
本发明属于电子元件及其制造方法，特别是一种表面粘着型排列二极体及其制造方法。
在多数的电子产品、器具上二极体是不可缺少的电子零件。藉由二极体所具有的截波整流功能，以令电子产品在使用上电流更为稳定。而依各种不同的电子产品所需的二极体零件也有所不同；有一次一个二极体分开使用，亦有一次两个或数个二极体一起使用，即对二极体的使用并无特定的数目，因此，在一次需要使用多个二极体的产品上，必须将数个二极体逐一安装结合，并要调整数个二极体间的距离，以免二极体太接近而相互碰撞，或者距离过大占用过多空间，线路也不好安排，即对于二极体的使用也存在有些技术的及制造上的问题及麻烦。
如图1、图2、图3所示，目前所使用的二极体其制造方法通常为：首先如图1所示，将制作二极体的导片1B以冲压方式制成单个，并于两个成型的导片1B间设置晶片1C；然后，如图2所示，在两导片1B外侧以绝缘胶层1D塑模成型；最后，如图3所示，将经以绝缘胶层1D塑模成型后的两导片1B的极脚1E折拗于绝缘胶层1D底部，以制成二极体1A。
上述以习知的二极体制造方法所制成的二极体均是单一个体。当电子产品上需要多数个二极体一起使用时，就必须将每一二极体一一排列、对齐，其中所耗用的时间、人力也相当可观，并增加了产品的成本，颇不符经济效益。并在制造过程中也存在不少缺失：
(1)制造过程中采用单个二极体制作，一一地制成，耗时、费工，工作效率不佳。
(2)制造过程中，二极体成型后，导片的端脚必须弯折于绝缘胶层下方，在弯折的过程中，若左、右弯折不对称，会使成型的二极体左、右边的高低不平，当二极体置放于电路板上时，容易产生左、右晃动的情况，且若衔接不妥当，也会使通过的电流受影响。
(3)二极体均为单个制造成型，且体积较大，在一次要使用多个二极体时，必须逐一排置多个二体体，而排列的前后位置、距离、空间等均需考虑，造成工作人员作业不便，耗时费工。
(4)多数个二体体逐一装置于电路板上后，必须一一检视每一个二极体间是否分开，极脚是否重叠等问题，以免产生误差，增加了工作人员的作业时间。
(5)二极体制造时必须弯折极脚，因此，在制作过程中常发生折断极脚，或弯折不当等情况，使不良品率增加，颇浪费资源。
本发明的目的是提供一种生产效率高、成本低、成品质量高、使用组装方便的表面粘着型排列二极体及其制造方法。
本发明的排列二极体包括左料带、右料带、复数晶片及绝缘胶层；左料带两侧分别形成间隔排列的左接触端及左搭接端；右料带两侧分别形成间隔排列的右接触端及右搭接端；左、右料带以其左、右搭接端相对，复数晶片固设于每一对左、右搭接端之间；绝缘胶层包覆于左、右料带外，并令左、右料带的左、右接触端露在绝缘胶层外，绝缘胶层底部对应于每两晶片、间隔排列的两左、右接触端及左、右搭接端之间设有凹沟。
本发明的排列二极体的制造方法包括如下步骤：
步骤一：冲压
将呈长条形的左料带、右料带内侧冲压出相对应间隔排列的左搭接端、右搭接端及外侧冲压出连续的左接触端、右接触端；
步骤二：设置晶片
将左、右料带以其左、右搭接端相对，并于每一对左、右搭接端之间固设晶片，以将左、右料带的每一对左、右搭接端接合；
步骤三：射出成型绝缘胶层
在左、右料带外缘射出成型绝缘胶层，以形成长条状体，并令左、右料带的左、右接触端露在绝缘胶层外；
步骤四：冲制凹沟
于成型绝缘胶层后形成长条状体的对应于每两晶片之间外缘绝缘胶层的底部冲制凹沟，制成本发明的排列二极体，并藉由凹沟将露出绝缘胶层外的左、右料带的连续左、右接触端隔离成间隔排列的左、右接触端；
步骤五：切断
根据每一电子产品一次所需的二极体的个数，于排列二极体上的凹沟处切断，形成单个二极体或多个排列的多个二极体。
其中：
晶片可直接焊固于每一对左、右搭接端之间；以将左、右料带的每一对左、右搭接端接合。
晶片亦可以导电胶层粘接固定于每一对左、右搭接端之间，以将左、右料带的每一对左、右搭接端接合。
步骤二中晶片可直接焊固于每一对左、右搭接端之间。
步骤二中晶片以导电胶层粘接固定于每一对左、右搭接端之间。
步骤二中晶片与左、右料带的左、右搭接端以平面接触。
由于本发明排列二极体包括左、右料带、复数晶片及绝缘胶层；左、右料带两侧分别形成间隔排列的左、右接触端及左、右搭接端；复数晶片固设于每一对左、右搭接端之间；绝缘胶层包覆于左、右料带外，并令左、右接触端露在绝缘胶层外，绝缘胶层底部设有凹沟；本发明的制造方法包括冲压、设置晶片、射出成型绝缘胶层及冲制凹沟。本发明以形成间隔排列的左、右接触端及左、右搭接端的左、右料带配合晶片，制成长条状排列二极体，并在长条状排列二极体的绝缘胶层底部对应于每两晶片、间隔排列的两左、右接触端及左、右搭接端之间设有凹沟，当欲使用二极体时，依选定的单个二极体的数量，由长条排列二极体的凹沟处切断，以取下数个以绝缘胶层连接的数个单个二极体，各相邻单个二极体之间既保持独立的电路，又保持一定的间距，使用时无须调整，不仅生产效率高、成本低、成品质量高，而且使用组装方便，从而达到本发明的目的。
图1、为习用的二极体制造方法示意图(冲压叠置)。
图2、为习用的二极体制造方法示意图(塑模成型)。
图3、为习用的二极体制造方法示意图(折拗极脚)。
图4、为本发明的制造方法步骤一及步骤二示意图。
图5、为本发明的制造方法步骤三示意图。
图6、为本发明的制造方法步骤四示意图。
图7、为本发明的制造方法步骤四示意图。
图8、为本发明的制造方法步骤四示意图。
图9、为本发明的制造方法步骤五示意图。
下面结合附图对本发明进一步详细阐述。
本发明制造方法包括：
步骤一：冲压
如图4所示，将呈长条形的左料带30、右料带40内侧冲压出相对应间隔排列的左搭接端32、右搭接端42及外侧冲压出连续的左接触端31、右接触端41；
步骤二：设置晶片
如图4所示，将左、右料带30、40以其左、右搭接端32、42相对，并于每一对左、右搭接端32、42之间固设晶片50，各晶片50可直接焊固于每一对左、右搭接端32、42之间；亦可如图5所示，各晶片50藉由导电胶层60粘接固定于每一对左、右搭接端32、42之间；并令晶片50与左、右料带30、40的左、右搭接端32、42以平面接触；
步骤三：射出成型绝缘胶层
如图5所示，在左、右料带30、40外缘射出成型绝缘胶层70，以形成长条状体20’，并令左、右料带30、40的左、右接触端31、41露在绝缘胶层70外；
步骤四：冲制凹沟
如图6、图7所示，于成型绝缘胶层70后形成长条状体20’的对应于每两晶片50之间外缘绝缘胶层70的底部冲制凹沟21，制成排列二极体20，并藉由凹沟21将露出绝缘胶层70外的左、右料带30、40的连续左、右接触端31、41隔离成间隔排列的左、右接触端31、41’；
步骤五：切断
如图8、图9所示，使用时，根据每一电子产品一次所需的二极体10的个数，于排列二极体20上的凹沟21处切断，形成单个二极体10或多个排列的多个二极体10。
如图4、图5、图6所示，本发明的排列二极体20包括左料带30、右料带40、复数晶片50及绝缘胶层70。
左料带30两侧分别形成间隔排列的左接触端31’及左搭接端32。
右料带40两侧分别形成间隔排列的右接触端41’及右搭接端42。
左、右料带30、40以其左、右搭接端32、42相对，复数晶片50固设于每一对左、右搭接端32、42之间，各晶片50可直接焊固于每一对左、右搭接端32、42之间；各晶片50亦可藉由导电胶层60粘接固定于每一对左、右搭接端32、42之间，以将左、右料带30、40的每一对左、右搭接端32、42接合；绝缘胶层70包覆于藉由复数晶片50接合的左、右料带30、40外，并令左、右料带30、40的左、右接触端31、41露在绝缘胶层70外，绝缘胶层70底部对应于每两晶片50、间隔排列的两左、右接触端31’、41’及左、右搭接端32、42之间设有凹沟。排列二极体20的各二极体10之间的左接触端31’、右接触端41’、左搭接端32、右搭接端42及晶体50构成的电路均为单独个体。使用时含数个单个二极体10的排列二极体20藉由绝缘胶层70连接，但各单个二极体10之间不会相互干扰。
本发明以形成间隔排列的左、右接触端31’、41’及左、右搭接端32、42的左、右料带30、40配合晶片50，制成长条状体20’，并在长条状体20’的绝缘胶层70底部对应于每两晶片50、间隔排列的两左、右接触端31’、41’及左、右搭接端32、42之间设有凹沟21，当欲使用二极体10时，依选定的单个二极体10的数量，由长条排列二极体20的凹沟21处切断，以取下数个以绝缘胶层70连接的数个单二极体10，各相邻单个二极体10之间既保持独立的电路，又保持一定的间距，使用时无须调整。

Claims (7)

1、一种表面粘着型排列二极体，其特征在于它包括左料带、右料带、复数晶片及绝缘胶层；左料带两侧分别形成间隔排列的左接触端及左搭接端；右料带两侧分别形成间隔排列的右接触端及右搭接端；左、右料带以其左、右搭接端相对，复数晶片固设于每一对左、右搭接端之间；绝缘胶层包覆于左、右料带外，并令左、右料带的左、右接触端露在绝缘胶层外，绝缘胶层底部对应于每两晶片、间隔排列的两左、右接触端及左、右搭接端之间设有凹沟。
2、根据权利要求1所述的表面粘着型排列二极体，其特征在于所述的晶片可直接焊固于每一对左、右搭接端之间；以将左、右料带的每一对左、右搭接端接合。
3、根据权利要求1所述的表面粘着型排列二极体，其特征在于所述的晶片亦可以导电胶层粘接固定于每一对左、右搭接端之间，以将左、右料带的每一对左、右搭接端接合。
4、一种表面粘着型排列二极体的制造方法，其特征在于它包括如下步骤：
步骤一：冲压
将呈长条形的左料带、右料带内侧冲压出相对应间隔排列的左搭接端、右搭接端及外侧冲压出连续的左接触端、右接触端；
步骤二：设置晶片
将左、右料带以其左、右搭接端相对，并于每一对左、右搭接端之间固设晶片，以将左、右料带的每一对左、右搭接端接合；
步骤三：射出成型绝缘胶层
在左、右料带外缘射出成型绝缘胶层，以形成长条状体，并令左、右料带的左、右接触端露在绝缘胶层外；
步骤四：冲制凹沟
于成型绝缘胶层后形成长条状体的对应于每两晶片之间外缘绝缘胶层的底部冲制凹沟，制成本发明的排列二极体，并藉由凹沟将露出绝缘胶层外的左、右料带的连续左、右接触端隔离成间隔排列的左、右接触端；
步骤五：切断
根据每一电子产品一次所需的二极体的个数，于排列二极体上的凹沟处切断，形成单个二极体或多个排列的多个二极体。
5、根据权利要求4所述的表面粘着型排列二极体的制造方法，其特征在于所述的步骤二中晶片可直接焊固于每一对左、右搭接端之间。
6、根据权利要求4所述的表面粘着型排列二极体的制造方法，其特征在于所述的步骤二中晶片以导电胶层粘接固定于每一对左、右搭接端之间。
7、根据权利要求4所述的表面粘着型排列二极体的制造方法，其特征在于所述的步骤二中晶片与左、右料带的左、右搭接端以平面接触。
CNB001214667A 2000-07-24 2000-07-24 表面粘着型排列二极管及其制造方法 Expired - Fee Related CN1177367C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001214667A CN1177367C (zh) 2000-07-24 2000-07-24 表面粘着型排列二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001214667A CN1177367C (zh) 2000-07-24 2000-07-24 表面粘着型排列二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN1335646A true CN1335646A (zh) 2002-02-13
CN1177367C CN1177367C (zh) 2004-11-24

Family

ID=4588814

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001214667A Expired - Fee Related CN1177367C (zh) 2000-07-24 2000-07-24 表面粘着型排列二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN1177367C (zh)

Also Published As

Publication number Publication date
CN1177367C (zh) 2004-11-24

Similar Documents

Publication Publication Date Title
CN1077729C (zh) 复合电子组件及其制造方法
CN1099711C (zh) 半导体器件及其制造方法
CN106531829A (zh) 一种太阳能叠片电池片间互连结构与太阳能叠片电池
EP2113948B1 (en) Solar cell module
CN1529901A (zh) 插入组件和方法
US20080131761A1 (en) Multi-cells connection board (mcb) assembly and its fabrication method
CN1691417A (zh) 用于太阳能电池组件的端子盒以及端子盒制造方法
CN1958249A (zh) 柔性电路板的冲切方法
CN1126214C (zh) 集成电路插座
CN1684277A (zh) 太阳能电池组件的端子盒及其安装方法
CN1073289C (zh) 组式电池的制造方法
CN1177367C (zh) 表面粘着型排列二极管及其制造方法
CN111293184B (zh) 一种太阳能电池串、电池组件及其制备方法
CN1174487C (zh) 电子元件
CN111564543A (zh) 一种垂直高压发光二极管芯片及其制作方法
CN114388637B (zh) 光伏电池片及其制作方法和叠瓦组件
CN1198344C (zh) 锂电池铝盖板的制造方法
CN113921653B (zh) 叠瓦光伏组件的制作方法
CN1820368A (zh) 引线框架及其制造方法
CN1130017C (zh) 制造压电共振器的方法
JP5052573B2 (ja) フィルムアンテナの製造方法
CN1060581C (zh) 生产电气转接器的方法
CN211128401U (zh) 电焊机功率器件集成电路板
CN100424847C (zh) 一种晶体管的制备方法及依该方法获得的组合改良结构
CN2745252Y (zh) 一种lga插座端子

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041124

Termination date: 20180724