CN1322075A - 用任意频率的可用时钟产生时钟的装置和方法 - Google Patents

用任意频率的可用时钟产生时钟的装置和方法

Info

Publication number
CN1322075A
CN1322075A CN01116487.5A CN01116487A CN1322075A CN 1322075 A CN1322075 A CN 1322075A CN 01116487 A CN01116487 A CN 01116487A CN 1322075 A CN1322075 A CN 1322075A
Authority
CN
China
Prior art keywords
frequency
clock
cycles
standby
available
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01116487.5A
Other languages
English (en)
Other versions
CN1216470C (zh
Inventor
H·伊兰
O·哈伦
E·贝瑟斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN1322075A publication Critical patent/CN1322075A/zh
Application granted granted Critical
Publication of CN1216470C publication Critical patent/CN1216470C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electronic Switches (AREA)

Abstract

一种由具有任意频率的时钟信号源(34)产生具有要求频率的时钟信号的装置和方法。本发明的机构通过‘吞咽’或吸收可用频率信号源的时钟周期产生一个平均速率,非常接近所要求的最佳速率。通过加入基于较高速率时钟信号源的计数脉冲来实现准确定时。时钟频率发生器(40)包括备用方式状态机(44)和跳动计算处理器(42)。由跳动计算处理器(42)进行定时计算,备用方式状态机(44)用于产生所要求备用方式时钟脉冲频率。状态机利用计数器来跟踪可用时钟的周期数和产生的备用时钟的周期数。

Description

用任意频率的可用时钟 产生时钟的装置和方法
本发明涉及时钟发生器电路,更具体地,涉及由具有任意频率的可用时钟源产生精确时钟的装置和方法。
许多通信系统,例如便携式或移动式系统,以如下两种方式之一的方式操作:有源或正常运行方式和减少功耗的备用方式。对于装置的正常操作使用有源方式,而当不需要装置的一部分或多部分工作时使用备用方式。例如,在移动电话中,当接收一个呼叫并进行交谈时,电话工作在正常有源方式。然而,在空闲时间期间,当电话不在使用状态时,大多数电路可处于通常功耗远小于有源方式的备用方式。
当处于备用方式(通常称为睡眠方式)时,装置可周期性地醒来以便通过中断机构、内部状态机或其它装置与基站或其它中心设备保持同步。因此,在备用方式期间,电话暂时不与网络通信,但是仍然与网络保持同步。在这样的备用方式中,大大减少了装置的功耗,这在电池供电的装置中特别重要。
使用两种运行方式,即正常有源方式和低功耗备用方式,通常需要使用两个不同的时钟脉冲频率信号源。在图1中示出了包括两个通信系统的已有技术装置的方框图,其中每一个通信系统都具有自己的快速时钟源和备用时钟源。通信系统#1 12运行在有源方式或备用方式。每一方式都需要不同的时钟脉冲频率。使用快速时钟源#1 10产生频率为fFAST1的快速时钟,而使用第二慢速时钟源#1 14产生频率为fSTDBY1的备用时钟(即慢时钟)。同样地,通信系统#2 20运行在有源方式或备用方式。每一方式都需要不同的时钟脉冲频率。使用快速时钟源#2 16产生频率为fFAST2的快速时钟,而使用第二慢速时钟源#1 18产生频率为fSTDBY2的备用时钟(即慢时钟)。
在两个系统中,当装置处于有源方式(电流消耗较大)时使用快速频率源,当装置处于备用方式时使用较慢频率源。然而,必须这样选择较慢频率源:由此频率源能获得与网络定时事件对应的适当定时。
当要将通信模块加到现有模块中时,如在将通信系统#2加到已有通信系统#1上的例子中,会出现问题。较慢频率源(即,时钟源#1 14)已经存在,该频率源适合于获得备用状态所需要的时钟定时。当增加通信系统#2时,需要第二慢速时钟源,因为当在通信系统#2中从睡眠或备用方式返回到有源方式时现有的慢时钟源#1可能不再适合并且会导致不正确的接通时间(或太早或太迟)。太早的接通时间导致功耗增加并因而使电池的寿命缩短。太迟的接通时间会使系统与网络失去同步。
本发明是由具有任意频率的时钟源产生具有所要求频率的时钟信号的装置和方法。当利用在此所描述的机构为装置运行的备用方式提供慢时钟时,能使用任何低频信号源提供精确的定时。这将使在不需要运行在有源方式的时间期间消耗的功耗减少。本发明的机构通过“吞咽”或吸收可用频率信号源的时钟来产生平均速率,非常接近所要求的最佳速率。此外,通过基于较高速率时钟信号源的计时脉冲的校正时间间隔可获得精确定时。
时钟脉冲频率发生器用于由可用频率信号源产生备用时钟。时钟脉冲频率发生器包括备用方式状态机和跳动计算处理器(jitter calculation processor)。由跳动计算处理器进行定时计算,备用方式状态机用于产生所要求的备用方式时钟频率。状态机利用计数器跟踪可用时钟的周期数和所产生的备用时钟的周期数。处理器了解状态机中计数器的状态,通常由硬件来实现。
跳动计算处理器根据(1)因在可用时钟频率和所要求时钟频率之间的频率差值所引起的累积定时误差和(2)吸收或吞咽的时钟周期数来确定累积跳动误差(即,待补偿的时间间隔)。当从备用方式转换到有源方式时,使用在适当的时间所驱动的快速时钟速率测量该间隔。仅仅在测量间隔的最后部分时,才能通过给装置中的有源方式电路供电而使装置再进入有源方式。这能使装置的平均功耗减为最小。注意到本发明的机构在产生备用频率时能利用任何可用频率信号源是很重要的。由于不需要附加频率信号源,这样就有可能提供更好的系统集成化(即,减小尺寸,降低功耗等)。
打算将本发明的时钟信号发生装置和方法应用到通信系统中,以获得降低成本的好处。尤其是,想让本发明在将一个第二通信系统(例如符合Bluethooth标准的通信系统)加到一个已有系统(例如,GSM峰窝移动电话手机)的装置中减少功耗并希望使任何附加设备需要的功耗降低到最小。
根据本发明提供了一种由具有第二频率的可用第二时钟信号产生具有要求第一频率的第一时钟信号源的方法,其中所述第二频率高于第一频率,该方法包括如下步骤:通过对预定数量的状态进行排序来产生第一时钟信号,从而,在每一状态吸收第二时钟的第一多个周期和将第二时钟的第二多个周期作为第一时钟的周期输出;在每一序列的末端通过将校正时间间隔加到第一时钟来校正在所要求第一频率和可用第二频率之间的定时差值,使第一时钟的平均频率基本上等于所要求的第一频率;计算补偿间隔以补偿在规定时间间隔内第一时钟信号的累积定时跳动。
根据本发明还提供了一种由具有第二频率的第二时钟信号产生具有所要求的第一频率的第一时钟信号的方法,其中所述第二频率高于第一频率,该方法包括如下步骤:周期性地对第一预定数量的第二时钟信号的周期进行计数;定期输出第二预定数量的第二时钟信号周期;通过对第三预定数量的第二时钟信号的周期进行计数并输出第四预定数量的第二时钟信号周期来校正在所要求的第一频率和可用第二频率之间的累积定时差值,使第一时钟的平均频率基本上等于所要求的第一频率。
根据本发明,进一步地提供了一种在具有有源和备用操作方式的装置中准确确定装置处于备用方式的时间周期的方法,其中,当在备用方式时该装置使用由具有第二频率的可用时钟产生的具有所要求的第一频率的备用时钟,当在有源方式时装置使用具有第三频率的快速时钟,该方法包括如下步骤:对于除序列最后状态以外的所有状态,将可用时钟的输出分成连续重复状态序列;对于序列中的最后状态,对第一预定数量的可用时钟信号的的周期进行计数,输出作为备用时钟的第二预定数量的可用时钟信号的周期数;通过对第三预定数量的可用时钟信号的周期进行计数并输出作为备用时钟的第四预定数量的可用时钟信号周期来校正在当前序列期间在所要求第一频率和第二频率之间的累积定时差值,使备用时钟的平均频率基本上等于所要求的第一频率;当装置处于备用状态时,计算补偿间隔以补偿所累积的备用时钟信号的定时误差,根据直到装置转换到有源方式为止计数所得的可用时钟的周期的总数和在当前序列期间产生的可用时钟的周期的总数所确定的跳动值来得到补偿间隔。
根据本发明还提供了一种在具有有源和备用操作方式的装置中产生备用时钟脉冲频率的设备,其中,当在备用方式时该装置使用具有所要求的第一频率的备用时钟,当在有源方式时装置使用具有第二频率的快速时钟,该装置包括由可用时钟信号源产生所述备用时钟的设备和计算补偿间隔以补偿在装置处于备用方式期间所累积的备用时钟信号的定时误差的设备,根据直到装置转换到有源方式为止时计数所得的可用时钟的周期的总数和在当前序列期间产生的可用时钟的周期的总数所确定的跳动值来得到补偿间隔。所述由可用时钟信号源产生所述备用时钟的设备具有吸收所述可用时钟的第一多个周期的设备、输出所述可用时钟的第二多个周期作为所述备用时钟的设备以及周期性地对由所述备用时钟和所述可用时钟的频率差值引起的累积定时误差进行调整以便使所述备用时钟的平均频率基本上等于所述的所要求的第一频率的设备。
根据本发明进一步提供了一种在具有有源和备用操作方式的装置中产生备用时钟脉冲频率的设备,其中,当在备用方式时该装置使用具有所要求的第一频率的备用时钟,当在有源方式时装置使用具有第二频率的快速时钟,该装置包括一个时钟脉冲频率发生器和一个跳动计算器。时钟脉冲频率发生器适合由可用时钟信号源产生备用时钟,时钟脉冲频率发生器包括备用方式状态机,备用方式状态机吸收可用时钟的第一多个周期、输出可用时钟的第二多个周期作为备用时钟以及周期性地对由备用时钟和可用时钟的频率差值引起的累积定时误差进行调整以便使备用时钟的平均频率基本上等于所要求的第一频率。跳动计算器计算补偿间隔以补偿在装置处于备用方式期间所累积的备用时钟信号的定时误差,根据直到装置转换到有源方式为止时计数所得的可用时钟的周期的总数和在当前序列期间产生的可用时钟的周期的总数所确定的跳动值来得到补偿间隔。在此仅参照附图通过例子来描述本发明,其中:
图1是描述包括两个通信系统的已有技术装置的方框图,其中每一个通信系统都具有自己的快时钟和备用时钟信号源;图2是运行在一个通信系统实例中的本发明的时钟脉冲频率发生器的方框图;图3是描述有源方式和备用方式之间转换时间的示意图;图4是描述本发明的时钟脉冲频率产生器利用具有任何频率的可用时钟产生备用时钟的定时图;图5是描述相对于备用方式状态机定时的、有源方式和备用方式之间转换时间的示意图;图6是备用方式状态机的状态转换图;以及图7A和图B是描述本发明的跳动校正方法的流程图。
在图2中示出了运行在一个通信系统实例中的本发明的时钟脉冲频率发生器的方框图。通信系统,用标号30表示,包括两个时钟信号源:为快速时钟提供频率信号源fFAST的时钟信号源#1 32和为慢速时钟(即备用时钟)提供频率信号源fAVAIL的时钟信号源#2 34。注意时钟信号源#2包括可用时钟信号源并且具有任何频率。通常由具有与在系统中其它地方使用的需要频率不同的频率的时钟信号源来获得时钟信号源#2。
将快速时钟输入到位计数器36中,再传送给帧计数器38。在此给出的通信系统实例中,在有源方式期间使用位计数器和帧计数器为位分界和帧分界提供定时。在典型的通信系统中,以分级的数据单元,例如,位,帧,超帧等传送数据。位计数器用作限定一帧内的位数量,而帧计数器用于对帧数进行计数。此外,通过加入新的计数值能设定位计数器的内容。将位计数器和帧计数器两者的输出输入到用于控制通信系统30运行的处理器46中。
将可用时钟输入到时钟脉冲频率发生器40中,脉冲频率发生器40包括备用方式状态机44和跳动计算处理器42。在备用方式期间使用时钟脉冲频率发生器40来产生具有需要备用频率fSTDBY的备用时钟。将备用方式状态机44的备用时钟信号输出和快速时钟信号源的输出输入给多路复用器(MUX)48。由处理器控制多路复用器的选择。由通信系统30的内部电路使用多路复用器的输出。当系统30处于有源方式时,使MUX输出快速时钟。当系统30处于备用方式时,使MUX输出备用时钟。适当地给处理器编程来控制MUX,从而无论通信系统30处于何种方式都能使系统与网络保持同步。
在图3中示出了描述有源方式和备用方式之间转换时间的示意图。注意,沿时间线的标记表示帧。当系统处于有源方式时,内部操作使用快速时钟。在通常由所使用的通信协议决定的、记作T1的某些时间点,系统接收指令或内部决定从有源方式转换为备用方式。当系统处于备用方式,系统使用备用时钟进行内部运行并且通常消耗很少的功耗。
在通常由所使用的通信协议决定的记作T2的某些时间点,系统决定转换回到有源方式。在装置进入有源方式之前系统从较慢的备用时钟轻微地转换回到快速有源时钟。根据本发明,保持在时间T1和T2上的保持时钟脉冲频率发生器的状态,分别由状态’和状态”表示。注意,按照通信协议,系统仅仅在帧分界上在有源方式和备用方式之间转换。
备用方式状态机44使用可用时钟(即,时钟信号源#2)作为频率信号源产生具有所要求频率的备用时钟。可用时钟可以具有任何频率,因为时钟频率产生器在补偿由跳动引起的误差时能进行时钟速率的必要转换。
备用方式状态机44包括产生备用时钟的电路(即,计数器,寄存器等)。状态机包括多个状态,其中,在每一状态,根据可用时钟周期性地产生一定数量的备用时钟周期。在图4中对此进行了描述,图4示出了由本发明的时钟频率发生器利用具有任何频率的可用时钟所产生的备用时钟的定时图。
图中示出了根据时间将可用时钟分成多个状态。由状态#N和#N+1来描述这一原理。在产生特定数量的备用时钟周期时状态机工作,对可用时钟周期进行计数。备用时钟的每一循环都具有等于1/fAVAIL的周期TSTDBY。为了产生具有等于所要求备用时钟速率的平均频率的时钟,可以吸收或吞咽可用时钟的一个或多个周期。
下面将更详细地描述备用方式状态机的操作。在图5中,描述了关于备用方式状态机定时的、有源方式和备用方式之间的转换时间。所示出的时间线是备用方式状态机的一个完整的循环。限定整个循环具有α个状态。状态机适合自由运行并且由可用时钟源来驱动。状态机从状态#1循环到状态#α并返回到状态#1。在状态#1至状态#α-1期间,产生相同数量的备用时钟周期。在最后的状态#α进行任何需要的时钟补偿。因而,在产生备用时钟周期的α状态之后,当一起取平均值时,能有效地产生所要求的精确备用时钟频率。
然而,在一整个循环期间的任意随机时间点,到该点所产生的大量备用时钟可能不组合以有效地产生所要求的精确备用时钟频率。到该点累积的跳动误差还没有得到补偿。正如前面所述,在最后的状态#α对在状态#1至状态#α-1期间累积的跳动进行补偿。
还需注意的是,转换点时间T1和T2可以出现在状态机循环期间的任意时候。为了准确地确定转换回到有源方式的时间,必须对系统处于备用状态时间(即,从T1至T2的时间间隔)期间所累积的跳动进行补偿。需要注意的是,该时间间隔通常跨过状态机的许多周期,而由于是在每一周期结束时才完全补偿跳动,所以仅仅需要补偿在第一周期和最后周期期间累积的跳动。这与出现两个转换事件的周期对应。
在图6中示出了备用方式状态机的状态转换图。将FSB整体定义为所要求的备用时钟频率,将FAV定义为可用时钟频率。术语GCD定义为FSB和FAV之间的最大整数公约数。然后按下面方程1和2所示,通过除以GCD来计算整数值NSB和NAV N SB = F SB GCD - - - ( 1 ) N AV = F AV GCD - - - ( 2 )
值NAV表示在状态机的一个完整循环中可用时钟的时钟周期的总数。类似地,NSB表示在状态机的一个完整循环中所要求的备用时钟的时钟周期数。值α定义为NAV与NSB的整数比(rounded ratio)如前所述,在状态机循环结束时补偿当由FAV产生FSB时所形成的暂时跳动。状态机工作,产生备用时钟,从而使跳动减少到最小。使状态机包括α个状态。对于状态#1至#α-1(标号50),状态机计数可用时钟的
Figure A0111648700134
时钟周期并产生备用时钟的
Figure A0111648700135
时钟周期。在最后状态#α(标号52)期间,状态机计数
Figure A0111648700136
时钟周期并产生时钟周期。
注意,通常NAV、NSB以及α的值是先验的并且事先计算出这些值。如果用硬件来实现状态机,则在硬件中能容易地固化这些值。
状态机使用第一计数器I来跟踪状态数,并且使用循环计数的第二计数器,当状态处于范围1至α-1时第二计数器在1和[NAV/α]之间计数,当状态处于α状态时第二计数器在1和[NAV-(α-1)[NAV/α]之间计数。I和循环计数器的组合表示备用时钟产生的当前状况。在系统从快速时钟向慢时钟(即高频率向备用时钟)转换的时候,存贮两个计数器的值。这与时间T1对应并将此值表示为I’和循环计数’(cycle_count’),所表示的状态’如图3所示。类似地,在系统从慢速时钟返回到快速时钟的时候,存贮两个计数器的值(以符号I”和循环计数”(cycle_count”)来表示,并表示为状态”)。这与如图3所示的时间T2对应。
使用这四个值I’,I”,循环计数’(cycle_count’)和循环计数”(cycle_count”)能确定所产生的跳动量。通过调整快速时钟计数器(即位计数器)在转换回到有源方式的时候能补偿该跳动误差。
下面将更详细地描述在跳动计算处理器42中进行的跳动校正方法(图2)。在图7A和7B中示出了描述本发明跳动校正方法的流程图。假定通信系统目前处于有源方式,在一些时间点上,它决定从有源方式转换到备用方式(步骤60)。这可由外部实体、通信协议、网络等来确定。为了转换方式,处理器选择输入给多路复用器48(图2)的控制信号以便选择备用时钟。在进行选择之后,跳动计算处理器42读出状态机的当前状态’(即,与时间T1对应的当前状态数I’和产生的循环计数’(cycle_count’)的时钟数)(步骤62)。
然后,处理器42根据下面的方程6计算出从当前状态机循环开始直到时间T1为止(从有源方式到备用方式)所出现的可用时钟信号源的周期数(步骤64)。
Figure A0111648700141
接着,处理器根据下面的方程7计算从当前状态机循环开始直到时间T2为止(从备用方式到有源方式)所出现的可用时钟信号源的周期数(步骤66)。
        N″AV=(N′AV+NFR×NCL)modNAV       (7)其中NFR表示处于备用方式时所计数的帧数,NCL表示一帧中的时钟周期数。
处理器根据下面I’=1至α-1的方程8和I’=α的方程9来计算出从当前状态机循环开始直到时间T1所产生的时钟周期数(步骤68)。
Figure A0111648700152
可由下面的评估来确定特定状态(即,I’的值)和使用哪一方程。如果则使用方程8,否则使用方程9。
处理器根据下面I”=1至α-1时的方程11和I”=α时的方程12来计算出从当前备用方式状态机循环开始到时间T2所产生的时钟周期数(步骤70)。
Figure A0111648700154
可由下面的评估来确定特定状态(即,I”的值)和使用哪一方程。如果满足
Figure A0111648700156
则使用方程11,否则使用方程12。
按下面的方程计算出每一状态在T1和T2时所产生的跳动J。对于状态’ J ′ = N ′ AV F AV - N ′ SB F SB [ sec ] - - - ( 14 ) 对于状态” J ′ ′ = N ′ ′ AV F AV - N ′ ′ SB F SB [ sec ] - - - ( 15 ) 总跳动量J是差值并且由下面的公式给出 J = N ′ AV - N ′ ′ AV F AV - N ′ SB - N ′ ′ SB F SB [ sec ] - - - ( 16 ) 可获得的最大跳动量是有限值并且由下面公式给出
Figure A0111648700163
一旦计算出跳动误差,就能确定快速时钟校正值并且用新计数值修改快速时钟计数器(即,位计数器)(步骤74)。
新计数值=[-J/FFAST]取整数+当前计数值    (18)其中,FFAST表示快速时钟的频率,当前计数值表示在没有本发明的情况下通常设定的快速计数器的值。通常使快速计数器初始化为0,其中用负数或等效数(即在一帧中的位数)初始化计数器。或者,保留原计数器的值,但放弃一部分与跳动误差相同的当前帧的位。或者,为了不损失一帧中的任何位,可使通信系统较早醒来以计算由跳动误差表示的时间。然后作出返回到有源方式的决定并且将新计数值写入快速时钟(步骤76)。
下面给出一个示意性的例子。快速时钟和可用时钟的频率差值为大约10至1的数量级。假定所要求的备用频率是3.2KHz,而可用时钟为用于保持时间的共频32.768KHz。
FAV=32.768KHz
FSB=3.2KHz
将最大整数公约数GCD定为128。可由方程1、2和3来计算出NAV、NSB和α的值。
NAV=256
NSB=25
α=10因而,在状态1至状态α-1期间状态机计数可用时钟的25个周期并产生备用时钟的2个时钟。在最后状态α期间,状态机计数出可用时钟的31个周期并产生备用时钟的7个时钟。因而,在最后状态补偿在状态机循环期间累积的跳动。
假定在从有源方式向备用方式转换的时间T1状态机的状态’包括I’=4(当前状态#4)和循环计数=18个周期。事先知道系统处于备用状态时的时间间隔:帧数NFR=100和每一帧中备用时钟周期的数量NCL=50。
使用这些数,用方程6和7能确定对应N’AV和N”AV的值。
N’AV=18+3×25=93
N”AV=(93+100×50)mod256=229由于方程10评估TRUE,所以使用方程8计算N’SB。类似地,用方程13评估FALSE,则使用方程12计算N”SB
Figure A0111648700171
=6+min(2,18)=8和N″SB=9×2+min(25-9×2,229-9×25)
 =18+min(7,4)
 =22根据方程16计算跳动J如下 J = 93 - 229 32768 - 8 - 22 3200 =-4.15×10-3-(-4.38×10-3)=225μsec假定快速时钟速率为1MHz,根据方程18得到新的计数值如下
新计数值=取(-225)的整数+0
        =225因而,将-225送入计数器或作为等效值将775送入计数器,这里假定每帧1000位(或快速时钟周期)。所以通过使位计数器初始化为775能补偿时钟跳动。
希望所附的权利要求能够覆盖落入在本发明的实质和范围内的所有特征和优点。由于许多变型和修改对于本领域的普通技术人员来说都是显而易见的,所以希望本发明不受在此描述的实施例的限制。因而,应该理解为可以采用落在本发明精神和范围内的所有合适的变化、修改和等同方案。

Claims (25)

1、一种由具有第二频率的可用第二时钟信号产生具有所要求的第一频率的第一时钟信号的方法,其中所述第二频率高于所述第一频率,所述方法包括如下步骤:
通过排序预定数量的状态来产生第一时钟信号,从而在每一状态吸收所述第二时钟的第一多个周期和将第二时钟的第二多个周期作为第一时钟的周期输出;
在所述每一序列的末端通过将校正时间间隔加到第一时钟来校正在所要求第一频率和可用第二频率之间的定时差值,使第一时钟的平均频率基本上等于所要求的第一频率;
计算补偿间隔以补偿在规定时间间隔内第一时钟信号的累积定时跳动。
2、如权利要求1所述的方法,其特征在于所述补偿间隔是在从当前序列开始到规定的时间点的时间周期期间计算出来的。
3、如前面任一权利要求所述的方法,其特征在于所述校正步骤包括对所述第二时钟信号的规定数量的周期数进行计数以便补偿所述第一频率和所述第二频率之间的差值的步骤。
4、如前面任一权利要求所述的方法,其特征在于加入校正时间间隔的步骤包括吸收所述第二时钟信号的第三多个周期并输出所述第二时钟的第四多个时钟周期的的步骤。
5、如前面任一权利要求所述的方法,其特征在于预定数量的状态α由所述第二频率与所述第一频率的比来确定。
6、如权利要求1-4的任一权利要求所述的方法,其特征在于根据下面的公式来确定所述称为α的预定数量状态
其中,NAV表示在一个完整序列的状态中所述第二时钟的时钟周期的总数,NSB表示在一个完整序列的状态中所述第一时钟的时钟周期的总数,FAV表示所述第二频率的值,FSB表示所述第一频率的植。
7、如权利要求1-4的任一权利要求所述的方法,其特征在于,对于所述序列除最后状态以外的所有状态,所述第一多个周期等于,这里NAV=FAV/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数并且α是所述第二频率与所述第一频率的比值。
8、如权利要求1-4的任一权利要求所述的方法,其特征在于,对于所述序列除最后状态以外的所有状态,所述第二多个周期等于,这里NSB=FSB/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数并且α是所述第二频率与所述第一频率的比值。
9、如前面任一权利要求所述的方法,其特征在于所述产生步骤包括如下步骤:对于所述序列的最后状态,吸收所述第二时钟周期1至NAV-(α-1)·[NAV/α],这里NAV=FAV/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数并且α是所述第二频率与所述第一频率的比值。
10、如权利要求1-8的任一权利要求所述的方法,其特征在于所述产生步骤包括如下步骤:对于所述序列的最后状态,输出所述第二时钟的NSB-(α-1)·[NSB/α]周期,这里NSB=FSB/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数并且α是所述第二频率与所述第一频率的比值。
11、一种由具有第二频率的第二时钟信号产生具有所要求的第一频率的第一时钟信号的方法,所述方法包括如下步骤:
周期性地对所述第一预定数量的第二时钟信号的周期进行计数;
周期性地输出第二预定数量的第二时钟信号周期;
通过对第三预定数量的第二时钟信号的周期进行计数并输出第四预定数量的第二时钟信号周期来校正在所要求的第一频率和第二频率之间的累积定时差值,使第一时钟的平均频率基本上等于所要求的第一频率。
12、如权利要求11所述的方法,进一步地包括如下步骤:计算bm在规定时间间隔内累积的定时跳动。
13、如权利要求3或12所述的方法,进一步地包括如下步骤:提供在有源方式期间使用的具有第三频率的第三时钟信号源,所述第三频率高于所述第一频率和所述第二频率,根据所述计算的定时跳动调整与所述第三时钟信号相应的位计数器。
14、如权利要求11、12或13的任一权利要求所述的方法,其特征在于所述的校正步骤包括如下步骤:对规定数量的所述第二时钟信号的周期进行计数以便补偿在所述第一频率和所述第二频率之间的差。
15、如权利要求11-14的任一权利要求所述的方法,其特征在于将所述计数和输出步骤的周期分成重复序列,其中将每一序列分为α个状态,根据下面的公式来确定所述α的值
Figure A0111648700041
其中,
NAV表示在一个完整序列的状态中所述第二时钟的时钟周期的总数,
NSB表示在一个完整序列的状态中所述第一时钟的时钟周期的总数,
FAV表示所述第二频率的值,
FSB表示所述第一频率的植。
16、如权利要求15所述的方法,其特征在于,对于所述序列除最后状态以外的所有状态,所述第一预定数量的周期数等[NAV/α],这里NAV=FAV/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数。
17、如权利要求15所述的方法,其特征在于,对于所述序列除最后状态以外的所有状态,所述第二预定数量的周期数等于[NSB/α],这里NSB=FSB/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数。
18、在具有有源操作方式和备用操作方式的装置中,准确确定所述装置处于备用方式的时间周期的定时方法,其中,当在备用方式时所述装置使用由具有第二频率的可用时钟产生具有所要求第一频率的备用时钟,当在有源方式时所述装置使用具有第三频率的快速时钟,所述方法包括如下步骤:
将可用时钟的输出分成连续重复的状态序列;
对于除所述序列最后状态以外的所有状态:
对第一预定数量的可用时钟信号的周期进行计数;
输出作为备用时钟的第二预定数量的可用时钟信号的周期数;
对序列中的最后状态:
通过对第三预定数量的可用时钟信号的周期进行计数并输出作为备用时钟的第四预定数量的可用时钟信号周期来校正在当前序列期间在所要求的第一频率和第二频率之间的累积定时差值,使备用时钟的平均频率基本上等于所要求的第一频率;
当装置处于备用状态时,计算补偿间隔以补偿所累积的备用时钟信号的定时误差,根据直到装置转换到有源方式为止计数所得的可用时钟的周期的总数和在当前序列期间产生的可用时钟的周期的总数所确定的跳动值来得到补偿间隔。
19、如权利要求18所述的方法,其特征在于,所述第一预定数量等于[NAV/α]周期,这里NAV=FAV/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数并且α为所述第二频率与所述第一频率的比值取整数。
20、如权利要求18所述的方法,其特征在于,所述第二预定数量等于[NSB/α]周期,这里NSB=FSB/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数并且α是所述第二频率与所述第一频率的比值取整数。
21、如权利要求15或18所述的方法,其特征在于所述第三预定数等于NAV-(α-1)·[NAV/α],这里NAV=FAV/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数并且α是所述第二频率与所述第一频率的比值。
22、如权利要求15或18所述的方法,其特征在于所述第四预定数等于NSB-(α-1)·[NSB/α]周期,这里NSB=FSB/GCD,GCD表示在所述第一频率和所述第二频率之间的最大公约数并且α是所述第二频率与所述第一频率的比值。
23、如前面任一权利要求所述的方法,其特征在于所述补偿间隔包括由下式给出的总累积跳动 J = N ′ AV - N ′ ′ AV F AV - N ′ SB - N ′ ′ SB F SB ( sec )
其中
J表示总累积跳动,
FAV表示所述第二频率的值,
FSB表示所述第一频率的植,
N’AVN”AV分别表示从序列的开始到所述规定时间间隔开始所累积的所述可用时钟的时钟周期的总数和从序列的开始到所述规定时间间隔终止所累积的所p 述可用时钟的时钟周期的总数,
N’SBN”SB分别表示从序列的开始到所述规定时间间隔开始所产生的所述备用时钟的时钟周期的总数和从序列的开始到所述规定时间间隔终止所产生的所述备用时钟的时钟周期的总数。
24、一种在具有有源操作方式和备用操作方式的装置中产生备用时钟脉冲频率的设备,其中,当在备用方式时该装置使用具有所要求的第一频率备用时钟,当在有源方式时该装置使用具有第二频率的快速时钟,该装置包括:
由可用时钟信号源产生所述备用时钟的设备,它包括:
吸收所述可用时钟的第一多个周期的设备;
输出所述可用时钟的第二多个周期作为所述备用时钟的设备;
周期性地对由所述备用时钟和所述可用时钟的频率差值引起的累积定时误差进行调整以便使所述备用时钟的平均频率基本上等于所述的所要求的第一频率的设备;以及
计算补偿间隔以补偿在装置处于备用方式期间所累积的备用时钟信号的定时误差的设备,根据直到装置转换到有源方式为止时计数所得的可用时钟的周期的总数和在当前序列期间产生的可用时钟的周期的总数所确定的跳动值得到补偿间隔。
25、一种在具有运行的有源操作方式和备用操作方式的装置中产生备用时钟脉冲频率的设备,其中,当在备用方式时该装置使用具有所要求的第一频率备用时钟,当在有源方式时装置使用具有第二频率的快速时钟,该设备包括:
一个适合由可用时钟信号源产生备用时钟的时钟脉冲频率发生器,所述时钟脉冲频率发生器包括:
备用方式状态机,备用方式状态机吸收可用时钟的第一多个周期、输出可用时钟的第二多个周期作为备用时钟以及周期性地对因备用时钟和可用时钟的频率差值所引起的累积定时误差进行调整以便使备用时钟的平均频率基本上等于所要求的第一频率;
计算补偿间隔以补偿在装置处于备用方式期间所累积的备用时钟信号的定时误差的跳动计算器(jitter calculator),根据直到装置转换到有源方式为止时计数所得的所述可用时钟的周期的总数和在当前序列期间产生的所述可用时钟的周期的总数所确定的跳动值来得到补偿间隔。
CN01116487.5A 2000-04-04 2001-04-04 用任意频率的可用时钟产生时钟的装置和方法 Expired - Lifetime CN1216470C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/542,297 US6629256B1 (en) 2000-04-04 2000-04-04 Apparatus for and method of generating a clock from an available clock of arbitrary frequency
US09/542,297 2000-04-04
EP01201261A EP1248373B1 (en) 2000-04-04 2001-04-05 Apparatus for and method of generating a clock from an available clock of arbitrary frequency

Publications (2)

Publication Number Publication Date
CN1322075A true CN1322075A (zh) 2001-11-14
CN1216470C CN1216470C (zh) 2005-08-24

Family

ID=29737898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01116487.5A Expired - Lifetime CN1216470C (zh) 2000-04-04 2001-04-04 用任意频率的可用时钟产生时钟的装置和方法

Country Status (4)

Country Link
US (1) US6629256B1 (zh)
EP (1) EP1248373B1 (zh)
JP (1) JP2002026723A (zh)
CN (1) CN1216470C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102355270A (zh) * 2005-08-03 2012-02-15 阿尔特拉公司 可编程逻辑器件集成电路上用于高速串行数据发射机的串行化器电路
CN106075722A (zh) * 2016-06-03 2016-11-09 苏州景昱医疗器械有限公司 植入式神经刺激装置的频率校正方法及校正系统
CN110023854A (zh) * 2016-12-03 2019-07-16 Wago管理有限责任公司 冗余处理单元的控制
CN111490867A (zh) * 2020-04-26 2020-08-04 杭州锐讯科技有限公司 一种面向分布式应用的采样时钟同步系统及方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263393B (en) * 2001-10-15 2006-10-01 Winbond Electronics Corp Switching method of modulating frequency source and the circuit structure
US6988217B1 (en) * 2002-02-27 2006-01-17 Advanced Micro Devices, Inc. Method and mechanism for generating a clock signal with a relatively linear increase or decrease in clock frequency
US7188060B1 (en) * 2002-03-29 2007-03-06 Unisys Corporation Emulation of a high-speed, high-stability clock
JP4082211B2 (ja) * 2002-12-27 2008-04-30 株式会社デンソー マイクロコンピュータ
US8233540B2 (en) * 2005-03-10 2012-07-31 Qualcomm Incorporated Method of time base reconstruction for discrete time labeled video
EP1818388B1 (en) 2006-02-10 2010-04-28 Carotech SDN. BHD Process for production of highly enriched fractions of natural compounds from Palm Oil with supercritical and near critical fluids
KR100723537B1 (ko) * 2006-09-12 2007-05-30 삼성전자주식회사 클럭 신호 발생 방법 및 장치와 이를 이용한 클럭 주파수제어 방법 및 장치
US20090080442A1 (en) * 2007-09-26 2009-03-26 Narayan Ananth S Conserving power in a multi-node environment
JP2009088818A (ja) * 2007-09-28 2009-04-23 Rohm Co Ltd 情報通信端末、無線通信装置および無線通信ネットワーク
US8412105B2 (en) * 2007-11-26 2013-04-02 Apple Inc. Electronic devices with radio-frequency collision resolution capabilities
DE102008051222B4 (de) * 2008-10-14 2017-05-11 Atmel Corp. Schaltung eines Funksystems, Verwendung und Verfahren zum Betrieb
EP2333954B1 (en) 2009-11-25 2015-07-22 ST-Ericsson SA Clock recovery in a battery powered device
US8504854B2 (en) 2010-06-21 2013-08-06 Advanced Micro Devices, Inc. Managing multiple operating points for stable virtual frequencies
US9261949B2 (en) 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
US8682632B1 (en) * 2011-02-16 2014-03-25 Qlogic, Corporation Simulation system and method thereof
US9229506B1 (en) * 2012-03-21 2016-01-05 Marvell Israel (M.I.S.L) Ltd. Dynamic power regulation
US9490826B1 (en) * 2015-08-19 2016-11-08 Qualcomm Incorporated Methods and apparatus for synchronizing frequency dividers using a pulse swallowing technique
US9898565B2 (en) * 2015-11-25 2018-02-20 Synopsys, Inc. Clock jitter emulation
TWI670593B (zh) * 2018-03-27 2019-09-01 瑞昱半導體股份有限公司 效能監視單元的計數電路
TWI722590B (zh) * 2019-10-02 2021-03-21 瑞昱半導體股份有限公司 目標時脈調整方法及其無線裝置
US11994082B1 (en) * 2023-04-27 2024-05-28 Renesas Electronics Corporation Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928813A (en) * 1974-09-26 1975-12-23 Hewlett Packard Co Device for synthesizing frequencies which are rational multiples of a fundamental frequency
US3976945A (en) * 1975-09-05 1976-08-24 Hewlett-Packard Company Frequency synthesizer
US4939389A (en) 1988-09-02 1990-07-03 International Business Machines Corporation VLSI performance compensation for off-chip drivers and clock generation
US5457409A (en) 1992-08-03 1995-10-10 Advanced Micro Devices, Inc. Architecture of a multiple array high density programmable logic device with a plurality of programmable switch matrices
FR2666184A1 (fr) * 1990-08-24 1992-02-28 Alcatel Radiotelephone Horloge a division de frequence fractionnaire et asservissement de cette horloge.
US5517521A (en) * 1993-06-25 1996-05-14 Digital Wireless Corporation Method and apparatus for synchronization between real-time sampled audio applications operating full-duplex over a half-duplex radio link
GB2297884B (en) 1995-02-07 1999-05-26 Nokia Mobile Phones Ltd Radio telephone
SG64286A1 (en) 1995-10-28 1999-04-27 Inst Of Microelectronics Multiple clock generation in a baseband simulator for testing a radio frequency section of a mobile communications transceiver
US5834956A (en) * 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
GB9610801D0 (en) * 1996-05-23 1996-07-31 Philips Electronics Nv Frequency generating circuit
US5805608A (en) 1996-10-18 1998-09-08 Samsung Electronics Co., Ltd. Clock generation for testing of integrated circuits
US5943613A (en) 1996-11-07 1999-08-24 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing standby current in communications equipment
JPH10190568A (ja) 1996-12-27 1998-07-21 Matsushita Electric Ind Co Ltd 無線受信装置
US6333939B1 (en) 1998-08-14 2001-12-25 Qualcomm Incorporated Synchronization of a low power oscillator with a reference oscillator in a wireless communication device utilizing slotted paging
US6157376A (en) * 1998-09-30 2000-12-05 Genesis Microchip, Corp. Method and apparatus for generating a target clock signal having a frequency of X/Y times the frequency of a reference clock signal
US6157232A (en) * 1999-03-18 2000-12-05 Nec Corporation Local clock generator
FR2793570A1 (fr) 1999-05-11 2000-11-17 Koninkl Philips Electronics Nv Processeur ayant une frequence de fonctionnement adaptable
US6289067B1 (en) * 1999-05-28 2001-09-11 Dot Wireless, Inc. Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102355270A (zh) * 2005-08-03 2012-02-15 阿尔特拉公司 可编程逻辑器件集成电路上用于高速串行数据发射机的串行化器电路
CN106075722A (zh) * 2016-06-03 2016-11-09 苏州景昱医疗器械有限公司 植入式神经刺激装置的频率校正方法及校正系统
CN106075722B (zh) * 2016-06-03 2018-10-16 苏州景昱医疗器械有限公司 植入式神经刺激装置的频率校正方法及校正系统
CN110023854A (zh) * 2016-12-03 2019-07-16 Wago管理有限责任公司 冗余处理单元的控制
CN110023854B (zh) * 2016-12-03 2022-04-01 Wago管理有限责任公司 冗余处理单元的控制
CN111490867A (zh) * 2020-04-26 2020-08-04 杭州锐讯科技有限公司 一种面向分布式应用的采样时钟同步系统及方法
CN111490867B (zh) * 2020-04-26 2021-02-12 杭州锐讯科技有限公司 一种面向分布式应用的采样时钟同步系统及方法

Also Published As

Publication number Publication date
EP1248373B1 (en) 2011-07-20
US6629256B1 (en) 2003-09-30
JP2002026723A (ja) 2002-01-25
EP1248373A1 (en) 2002-10-09
CN1216470C (zh) 2005-08-24

Similar Documents

Publication Publication Date Title
CN1322075A (zh) 用任意频率的可用时钟产生时钟的装置和方法
CN1130096C (zh) 一种控制工作于时隙寻呼环境的移动站的电路和方法
US7529531B2 (en) Apparatus and methods for estimating a sleep clock frequency
AU724481B2 (en) Methods and apparatus for generating timing signals in a radiocommunication unit
JP3555252B2 (ja) 間欠受信制御装置
CN1199355C (zh) 频率综合器
CN1201496C (zh) 无线通信装置中利用增加的待机时间减少功率消耗的方法
CN1082272A (zh) 降低移动通信接收机功率消耗的装置和方法
CN1315077A (zh) 同步通信网的从属时钟发生系统与方法
KR20110020277A (ko) 단일 카운터에 의해 다수의 클럭 주기들을 사용하는 클럭을 보정하는 방법 및 관련된 디바이스 및 방법
CN101171754A (zh) 用于确定休眠时钟计时的设备和方法
US6292062B1 (en) Method and apparatus for implementing a high-precision interval timer utilizing multiple oscillators including a non-optimal oscillator
JP2002535908A (ja) 較正方法を用いた発振器
US20060045215A1 (en) Method and apparatus for frequency correcting a periodic signal
EP0924947A1 (en) Power saving in a digital cellular system terminal
CN103650601B (zh) 用于维持无线电时基的技术
US6618456B1 (en) Asynchronous timing oscillator re-synchronizer and method
EP2424158B1 (en) Power consumption management method of hand-hold device and system thereof
US20060195281A1 (en) System and method for correcting an inaccurate clock
US11895588B2 (en) Timing precision maintenance with reduced power during system sleep
CN1197257C (zh) 具有标准补偿降低功率控制的无线电通信设备及它的操作方法
WO2013124667A1 (en) Waveform generation
CN112953514A (zh) 校准蓝牙时钟的方法和装置
CN104579554A (zh) 数据传输装置与数据传输方法
US7321247B2 (en) Timer facility for high frequency processors with minimum dependency of processor frequency modes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1083223

Country of ref document: HK

CX01 Expiry of patent term

Granted publication date: 20050824

CX01 Expiry of patent term